JP2001352005A - 配線基板および半導体装置 - Google Patents

配線基板および半導体装置

Info

Publication number
JP2001352005A
JP2001352005A JP2000174200A JP2000174200A JP2001352005A JP 2001352005 A JP2001352005 A JP 2001352005A JP 2000174200 A JP2000174200 A JP 2000174200A JP 2000174200 A JP2000174200 A JP 2000174200A JP 2001352005 A JP2001352005 A JP 2001352005A
Authority
JP
Japan
Prior art keywords
wiring
thickness
layer
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000174200A
Other languages
English (en)
Other versions
JP3916850B2 (ja
Inventor
Hiroyuki Tenmyo
浩之 天明
Atsushi Kazama
敦 風間
Mitsuko Ito
光子 伊藤
Kazuma Miura
一真 三浦
Yoshihide Yamaguchi
欣秀 山口
Hiroyuki Hozoji
裕之 宝蔵寺
Kosuke Inoue
康介 井上
Noriyuki Dairoku
範行 大録
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000174200A priority Critical patent/JP3916850B2/ja
Publication of JP2001352005A publication Critical patent/JP2001352005A/ja
Application granted granted Critical
Publication of JP3916850B2 publication Critical patent/JP3916850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、はんだの拡散を防止する膜を
低コストで形成し、信頼性の高い配線基板または半導体
装置を提供することである。 【解決手段】本発明は、上記目的を達成するために、配
線層の上にニッケル層を形成し、そのニッケル層の厚さ
を0.8〜5.0マイクロメートルとするものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板および半
導体装置に関するものである。
【0002】
【従来の技術】従来、導体の上に直接はんだを接続した
際に、はんだが拡散することを防止するため、拡散防止
層を別途形成することが一般的である。例えば、(株)
技術情報協会刊 「ベアチップ実装」ページ125に
は、金バンプをめっきで形成する際に、アルミ電極への
金の拡散を防止し、金属間化合物の形成を防止するバリ
ア層として、UBM(Under Bump Meta
l)を形成する方法が掲載されている。その方法は、図
10に示すように、まず、(1)半導体素子が形成され
たシリコンウェハ19上に、アルミパッド2を開口する
ようにパッシベーション膜4を形成する。次に、(2)
UBM材料1をスパッタ成膜し、(3)はんだバンプを
形成するための逆パターン(レジスト7)を形成し、
(4)金めっき10を行う。(5)最後にレジスト7と
UBM材料1の不要な部分をエッチング除去する。
【0003】
【発明が解決しようとする課題】しかし、上記従来の技
術では、UBMの形成を金バンプ形成工程、アルミ電極
形成工程と全く独立して行うため配線基板または半導体
装置の製造工程が増え、さらにUBMの形成にはスパッ
タ、露光・現像工程、エッチング工程と煩雑な工程が必
要であったため、コストを上昇させる原因となってい
た。本発明の目的は、はんだの拡散を防止する膜を低コ
ストで形成し、信頼性の高い配線基板または半導体装置
を提供することである。
【0004】
【課題を解決するための手段】本発明は上記目的を達成
するために、特許請求の範囲の通りに構成するものであ
る。すなわち、銅のように良好な導電性を有する配線層
の上にニッケル層を形成し、配線を形成するために用い
たレジストパターンをそのままニッケル層のパターン形
成に用いることで達成される。
【0005】また、ニッケル層の厚さの上限値および下
限値を設けることにより、高信頼性の配線基板及び半導
体装置を提供することができる。具体的には、ニッケル
層の下限値を約0.8マイクロメートル以上にすること
ではんだが拡散し配線層に達するのを防止することがで
き、上限値を約5.0マイクロメートル以下にすること
でニッケル層の応力によりウエハまたは、有機材料、無
機材料から成る基板が反ることにより発生する配線層及
びニッケル層の露光・現像工程で問題を通常の露光装置
により解決することができる。なお、より好ましくは、
ニッケル層の厚さは約0.8マイクロメートル以上約
3.0マイクロメートルであり、もっとも好ましくは約
0.8マイクロメートル以上約1.6マイクロメートル
である。また、ニッケル層はニッケル100%で形成さ
れる必要はなく、不純物、例えば銅等を含んだニッケル
合金層であってもよい。
【0006】
【発明の実施の形態】以下、本発明の一実施例について
図を併用しつつ説明する。なお、全ての図において、同
一符号は同一部位を示しているため、重複する説明を省
いている場合があり、また説明を容易にするため各部の
寸法比を実際とは変えてある。
【0007】本発明に係る実装基板、例えば配線用実装
基板の製造方法を第一の実施例として、図1から図2を
用いて説明する。図1により第一工程から第三工程まで
を、図2により第四工程から第六工程を説明する。
【0008】第一工程では、基板18として、半導体工
程が完了したシリコンウェハ、配線が形成されたプリン
ト基板、配線が形成されたガラスセラミクス基板など、
外部の回路と接続するための端子を有する基板を用いる
ことができる。また、基板18として、前記に示した半
導体工程が完了したシリコンウェハ、配線が形成された
プリント配線基板、ガラスセラミクス配線基板が有して
いる内層配線や半導体素子などの、外部の回路と接続す
るための端子を有していない、有機材料基板や無機材料
基板を用いることが出来る。
【0009】第二工程では、必要に応じて、基板18の
上に保護膜16を形成する。保護膜16は無機材料また
は有機材料を用いて形成される。また、無機材料の上に
有機材料を用いて重ねて形成してもよい。ここで、有機
材料を塗布することは、基板の表面凹凸が大きいセラミ
クス基板の場合に有用である。また、ここに塗布した有
機樹脂を厚くすることで、後に形成するはんだボールと
実装したときの応力を低減することが可能となる。
【0010】第三工程では、電気めっきを実施するため
の給電膜9を半導体ウェーハ全面に形成する。ここで
は、蒸着や、無電解銅めっき、CVDなども用いること
が可能であるが、ポリイミドとの接着強度が強いためス
パッタを用いることとした。スパッタの前処理として、
導体の導通を確保するためにスパッタエッチングを行っ
た。
【0011】本実施例におけるスパッタ膜としては、ク
ロム(75ナノメートル)/銅(0.5マイクロメート
ル)の多層膜を形成した。ここでのクロムの機能は、そ
の上下に位置する銅と応力緩和層等との接着を確保する
ことにあり、その膜厚はそれらの接着を維持する最低限
でかまわない。所要膜厚は、スパッタエッチングおよび
スパッタの条件、クロムの膜質などによっても変動す
る。なお、本実施例で使用したクロム膜に代えてチタン
膜やチタン/白金膜、タングステンなどでも代替でき
る。
【0012】一方、銅の膜厚は、後の工程で行う電気銅
めっき及び電気ニッケルめっきを行ったときに、膜厚分
布が生じない最小限度の膜厚が好ましく、めっき前処理
として行なう酸洗などでの膜減り量も考慮に入れたうえ
で膜厚分布を誘発しない膜厚を決定する。銅の膜厚を必
要以上に厚くした場合、例えば1マイクロメートルを越
える銅厚の場合には、スパッタ時間が長くなって生産効
率が低下するという問題に加えて、後の工程で実施する
給電膜9のエッチング除去の際に長時間エッチングが避
けられず、その結果として再配線用配線11のサイドエ
ッチングが大きくなる。次に、ホトリソグラフィー技術
を用い、再配線用配線11を形成する部分のみが開口し
た配線の逆パターン14をレジストを用いて形成する。
なお、再配線用配線11は配線13とその上に形成され
るはんだ拡散防止膜12からなる。
【0013】第四工程では、給電膜9および配線の逆パ
ターン14を利用して電気めっきを行い、再配線用配線
11およびバンプパッド6の形成を行う。なお、再配線
用配線11の一端をバンプパッド6と兼用してもよい。
【0014】また、必要に応じて電気銅めっきを繰り返
すことで図9に示すように、配線13を多層構造とする
ことも可能である。多層配線とする場合は最表層、つま
りはんだバンプ5と接する配線のみに電気ニッケルめっ
きを行うようにしてもよい。なお、本実施例では、再配
線用配線11は1層として図示している。
【0015】配線13は、硫酸・硫酸銅めっき液を用
い、界面活性剤による洗浄、水洗、希硫酸による洗浄、
水洗を行った後、給電膜9を陰極に接続し、リンを含有
する銅板を陽極に接続して電気銅めっき膜を形成した。
はんだ拡散防止膜12は、給電膜9を陰極に接続し、ニ
ッケル板を陽極に接続して電気ニッケル膜を形成した。
電気ニッケルめっき前に、界面活性剤による洗浄、水
洗、希硫酸による洗浄、水洗を行うと良好な膜質の電気
ニッケルめっき膜が得られる場合がある。なお、銅、ニ
ッケルとも電気めっきを用いて導体を形成する方法を示
したが、無電解めっきを用いることも可能である。ま
た、配線13は銅以外に、金または銀を包含するもので
あってもよく、はんだ拡散防止膜12はニッケル合金で
あってもよい。
【0016】次に、はんだ拡散防止膜12であるニッケ
ル層の厚さについて説明する。まず、ニッケル層の下限
値をはんだのリフロー回数とはんだが拡散するニッケル
層の厚さの関係より規定する。図11ははんだのリフロ
ー回数とはんだが拡散するニッケル層の厚さの関係を調
べた実験結果、図7はそれを表にまとめたものである。
図7より、一度のはんだリフローでニッケル層の表面か
ら約0.8マイクロメートルまではんだが拡散している
ことが分かる。したがって、はんだが配線に拡散しない
ために、ニッケル層は少なくとも0.8マイクロメート
ル以上でなければならないことが分かる。
【0017】また、本実施例で記述する配線基板、また
は第二の実施例の半導体パッケージの製造工程におい
て、はんだリフローが行われるのは、はんだボール搭
載、基板表面への実装、基板裏面への実装、表面リペア
時のチップ取り外し、裏面リペア時のチップ取り外し、
表面リペア時の実装、裏面リペア時の実装などであり、
7回のはんだリフローが考えられる。図7より、はんだ
のリフローを7回行った場合にはニッケル層表面から約
1.5マイクロメータのところまではんだが拡散してい
ることがわかる。したがって、7回リフローした場合に
配線基板においてはんだが銅配線に拡散しないために、
ニッケル層の厚さは約1.5マイクロメートル以上有し
ていることが望ましい。
【0018】次に、ニッケル層の上限値をニッケル層の
厚さとニッケル層の応力との関係より規定する。ニッケ
ル層はその膜応力が銅に比べて大きので、膜厚を厚くす
るとウエハの反りが大きくなり、ニッケル層の上にカバ
ーコート層を形成する際に露光・現像工程で問題が生じ
るおそれがある。そこで、シリコンウエハの上にニッケ
ル層を形成した場合に、ニッケル膜の応力を調べ、続い
てニッケルの膜応力とウエハの反りの関係のシミュレー
ションを行った。その結果を図8に示す。
【0019】例えば、2.0マイクロメータのニッケル
層をシリコンウエハの上に形成した場合、ニッケル層の
膜応力の実測値は約20MPaであった。このときのニ
ッケルの膜応力とウエハの反りの関係をシミュレーショ
ンすると、直径200mm、厚さが0.725mmのシ
リコンウエハの上にニッケル層を形成した場合のシリコ
ンウエハの反りは1mmであり、直径300mm、厚さ
が1.000mmのシリコンウエハの上にニッケル層を
形成した場合のシリコンウエハの反りは1.7mmであ
った。
【0020】また、5.0マイクロメートルのニッケル
層を直径200mm、厚さが0.725mmのシリコン
ウエハの上に形成した場合、その応力の実測値は約50
MPaであった。上記と同じシミュレーションを行う
と、直径200mm、厚さが0.725mmのシリコン
ウエハの上にニッケル層を形成した場合のシリコンウエ
ハの反りは2.5mmであり、直径300mm、厚さが
1.000mmのシリコンウエハの上にニッケル層を形
成した場合のシリコンウエハの反りは4.25mmであ
った。
【0021】本実施例を実現するために、通常、基板を
真空吸着している露光機では約4mm程度の反りが矯正
できるため、ウエハが約4mm反るニッケル層の厚さ
5.0マイクロメートルを最大値とした。但し、矯正値
については露光機の装置の依存性が大きく、ニッケル層
の厚さの最大値は露光機が矯正できるウエハの反りに大
きく依存する。
【0022】また、ニッケルの抵抗率は6.9×10
−8Ωmであり、銅の抵抗率1.69×10−8Ωmよ
り高いため、あまりニッケル層を厚くすることは好まし
くない。
【0023】よって、上記はんだリフローとニッケル層
へのはんだ拡散の関係、およびニッケル層の厚さとウエ
ハの反りの関係を考慮すると、配線層の上に形成される
ニッケル層の厚さは約0.8〜約5.0マイクロメート
ルであることが望ましい。なお、より好ましくは、ニッ
ケル層の厚さは約0.8〜約3.0マイクロメートル、
もっとも好ましくは、約0.8〜約1.6マイクロメー
トルである。約0.8〜約1.6マイクロメートルであ
れば、ウエハの反りを気にせず、8回以内のリフローに
対応できる。
【0024】第五工程ではフォトレジストからなる配線
の逆パターン14および電気めっきの給電膜9をエッチ
ング処理により除去する。電気銅めっきおよび電気ニッ
ケルめっきを行ったのちにレジストを使用した配線の逆
パターン14を除去し、エッチング処理をすることで予
め成膜した給電膜9を除去する。銅のエッチングには、
塩化鉄、アルカリ系エッチング液等の種類があるが、本
実施例では硫酸/過酸化水素水を主成分とするエッチン
グ液を用いた。10秒以上のエッチング時間がないと制
御が困難となって実用的観点では不利であるが、あまり
に長い時間エッチングを行なうと、例えば5分を越えて
エッチングするような場合には、サイドエッチングが大
きくなったりタクトが長くなるという問題も生じるた
め、エッチング液およびエッチング条件は、適宜実験に
より求めるのがよい。引き続いて実施する給電膜9のク
ロム部分のエッチングには、本願発明では過マンガン酸
カリウムとメタケイ酸を主成分とするエッチング液を用
いた。
【0025】第六工程では有機材料または無機材料を用
い表面保護膜15を形成する。そして、このパターンを
利用してバンプパッド6の最表面に無電解金めっき17
を行う。この無電解金めっきは、はんだと電気ニッケル
めっきの濡れ性が良好な場合は、不要である。
【0026】第七工程では、バンプパッド6上にフラッ
クスと共にはんだボールを搭載し、加熱することでバン
プパッド6にはんだボールを接続し、はんだバンプ5を
形成する。はんだバンプは半導体装置側に形成すること
が一般的であるが、実装基板側に形成することも可能で
ある。例えば、はんだボール搭載装置とリフロー炉を使
用しバンプを形成する。つまり、はんだボール搭載装置
を利用することで、バンプパッド6上に所定量のフラッ
クスとはんだボールを搭載する。この際、はんだボール
はフラックスの粘着力によりバンプパッド上に仮固定さ
れる。はんだボールが搭載された実装基板または半導体
ウェーハをリフロー炉に投入することではんだボールは
一旦溶融し、その後再び固体化することで、図3に示し
たバンプパッド6に接続したはんだバンプ5となる。こ
のほかにも印刷機を用いてはんだペーストをバンプパッ
ド6上に印刷塗布し、これをリフローすることではんだ
バンプ5を形成する方法もある。何れの方法においても
はんだ材料は様々なものを選択することが可能となり、
現時点において市場に供給されているはんだ材料の多く
が使用できる。この他、はんだ材料は限定されるもの
の、めっき技術を用いることで、はんだバンプ5を形成
する方法もある。また、金や銅を核としたボールを使用
したバンプや導電材料を配合した樹脂を使用して形成し
たバンプを使用しても良い。先に、第五工程の項で記述
したが、本実施例では、はんだ拡散による拡散層の厚さ
によって、電気ニッケルの必要膜厚を決定し、その条件
として、はんだの種類やリフロー条件によって異なって
くることを記述した。はんだボール搭載時のリフロー条
件は、ベルト式のリフロー炉を用い、最大温度245
℃、230℃以上で30秒保持される時間でリフローを
行った。また、用いたはんだボールは、Snを主成分と
し、他の成分として、Cu、Bi、Agを添加したも
の、例えばSn-Cu、Sn-Ag、Sn-Ag-Cuが考
えられる。具体的には、Sn-0.5〜3.5Ag-0.
5〜1.0Cuであり、実施例ではその一例として、S
n-1.0Ag-0.5Cuを用いた。
【0027】なお、はんだバンプとニッケル層により形
成される合金層の厚さは、はんだバンプとニッケル層と
の結合を考慮すると、約0.5マイクロメートルから約
5.0マイクロメートル、より好ましくは約2.5マイ
クロメートルから約3.5マイクロメートルである。ま
た合金層の主成分はNi-Snである。
【0028】第一工程から第七工程までの工程を経るこ
とではんだ拡散防止層を有する実装基板を形成すること
が出来る。
【0029】次に、第二の実施例として、本発明に係る
はんだ拡散防止膜を半導体装置に適用した例を示す。本
実施例において、前記第一の実施例に示した部分と共通
する事項については、その旨を本文中に記す。
【0030】まず、本実施例にかかる半導体装置の構造
について説明する。半導体装置は、ウェーハ単位で多数
個が一括して製造されるが、以下では説明を容易にする
ために、その一部を取り出して説明する。図6に本実施
例の半導体装置の部分断面図を示し、その半導体装置の
製造工程の一例を説明する。図4により第一工程から第
三工程までを、図5により第四工程から第七工程を、図
6により第八工程を説明する。なお、いずれの図におい
ても、本実施例における半導体装置の断面構造がわかり
やすいように、一部分を取り出した断面図としてある。
【0031】第一工程において、半導体素子が形成され
たウェーハ19とは、半導体製造工程でいうところの前
工程を終了したウェーハであり、多数個の半導体装置に
分割切断前のものである。各半導体装置には外部用接続
端子、例えばアルミパッド2が形成されている。このア
ルミパッド2は従来型の半導体装置において、QFP
(Quad Flat Package)などの半導体
パッケージにおさめる場合に、金ワイヤ等を接続し、半
導体パッケージの外部端子との導通を実現するために使
用されている。
【0032】第二工程では、半導体回路が形成された半
導体装置の表面をアルミパッド2上および多数個の半導
体が形成されたウェーハをチップ状の半導体装置に切断
する際の切断部3およびその周辺を除き、保護膜16で
覆う。この保護膜16には厚さ1乃至10マイクロメー
トル程度の無機材料からなる絶縁樹脂単独あるいは有機
材料からなる絶縁樹脂を併用している。保護膜16は、
無機材料を用いて半導体製造工程におけるいわゆる前工
程において既に形成される場合もあり、また、更に無機
材料の上に有機材料を用いて重ねて形成する場合もあ
る。
【0033】第三工程では、ペースト状ポリイミド材料
を応力緩和層8の形成予定箇所に印刷塗布し、その後こ
れを加熱することで硬化させる。これにより保護膜16
上に応力緩和層5が形成される。なお、本実施例では、
アンダーフィルを実施せず半導体装置をフリップチップ
接続した場合について記述しているが、応力緩和層8を
形成せずアンダーフィルを充填することを前提とした構
造であってもよいことはいうまでもない。
【0034】本実施例では、保護膜16の上には厚さ3
5乃至150マイクロメートルの応力緩和層8が選択的
に形成されている。応力緩和層の膜厚は、半導体素子の
サイズ、応力緩和層の弾性率、半導体素子厚などにも依
存していて一概には断定できないが、一般的に使用され
る半導体素子厚はおよそ150乃至750マイクロメー
トルであり、半導体素子とその表面に形成される応力緩
和層とからなるバイメタルモデルで応力シミュレーショ
ン実験をおこなったところ、所要の応力緩和層膜厚は1
0乃至200マイクロメートルが望ましく、更に好まし
くは35乃至150マイクロメートルであることがわか
ったため本実施例はこの膜厚範囲で形成した。
【0035】第四工程では、電気めっきに用いるための
給電膜9をスパッタ等の方法で形成し、給電膜9の上に
配線の逆パターン14を形成しする。本実施例の給電膜
9の形成方法は、前記第一の実施例の第三工程と同様で
ある。
【0036】第五工程では、給電膜9の上に、配線13
とはんだ拡散防止膜12を形成し、再配線用配線11お
よびバンプパッド6の形成を行う。また、図9に示すよ
うに、必要に応じて電気銅めっきを繰り返すことで配線
13を多層構造とすることも可能である。多層配線とす
る場合には、最表層層の配線のみに電気ニッケルめっき
を行ってもよいことは前記第一の実施例と同様である。
本実施例の配線13およびはんだ拡散防止膜12の形成
方法は、前記第一の実施例の第四工程と同様である。
【0037】第六工程では、フォトレジストからなる配
線の逆パターン14および電気めっきの給電膜9をエッ
チング処理により除去する。本実施例の第六工程の内容
は、前記第一の実施例の第五工程と同様である。
【0038】第七工程では、ソルダーレジストを用い表
面保護膜15を形成する。そして、このパターンを利用
してバンプパッド6の最表面に無電解金めっき17を行
う。ここでは表面保護膜15としてソルダーレジストを
使用し、これを半導体装置の全面に塗布した後に露光、
現像することでパターンを形成する。なお、ソルダーレ
ジストの他にも感光性ポリイミドや印刷用ポリイミドな
どの材料を用いて表面保護膜15を形成することも可能
であるが、半導体素子の特性変動やバンプパッド部金属
の組織・表面状態の変化を回避するという観点から、そ
の最終硬化温度が400℃以下の材料が望ましく、さら
に好ましくは250℃以下、最も好ましくは200℃以
下である。ここで、最終硬化温度が350℃を下回った
処理を行った場合には、無電解金めっきを行うことな
く、はんだと電気ニッケルめっきを接合することが可能
であった。以上のような工程を経ることで、表面保護膜
15は、再配線用配線11、応力緩和層8、保護膜16
などを完全に覆うこととなる。このため、表面保護膜1
5は、再配線用配線11、応力緩和層8、保護膜16が
刺激性物質により変質、剥離、腐蝕することを抑止でき
る。表面保護膜15に使用する材料は、このような保護
膜としての特性と上述の最終硬化温度という特性とを勘
案して決定する。
【0039】第八工程ではバンプパッド6上にフラック
スと共にはんだボールを搭載し、加熱することでバンプ
パッド6にはんだボールを接続し、はんだバンプ5を形
成する。本実施例の第八工程におけるはんだバンプ5の
形成方法は、前記第一の実施例の第七工程と同様であ
る。
【0040】第九工程では、本工程は、特に図示しない
が、上記工程までを半導体が形成されたウェーハ上で複
数個一括して形成してきたものを、ウェーハダイシング
技術により半導体装置に切断する。
【0041】本実施例の第一工程から第九工程までの工
程を経ることではんだの拡散を防止するニッケル層が形
成された再配線用配線11を有する半導体装置が少ない
工程数で形成される。また、応力緩和層8を有し、再配
線用配線11の途中に応力が集中する屈曲部が存在しな
い半導体装置が実現できる。また、印刷技術を使用する
ことで、露光や現像技術を用いることなく厚膜の絶縁層
である応力緩和層8をパターン形成することができ、そ
の応力緩和層8は再配線用配線11を形成するための斜
面を有することができる。本実施例によれば、アンダー
フィルを実施せず半導体装置をフリップチップ接続した
場合でも半導体装置の接続信頼性が大幅に向上する。
【0042】
【発明の効果】本発明によれば、はんだの拡散を防止
し、信頼性の高い配線基板または半導体装置を低コスト
で提供することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の製造工程を示す図(1)
【図2】本発明の配線基板の製造工程を示す図(2)
【図3】本発明の配線基板の製造工程を示す図(3)
【図4】はんだ拡散防止層を有する半導体パッケージの
製造工程を示す図(1)
【図5】はんだ拡散防止層を有する半導体パッケージの
製造工程を示す図(2)
【図6】はんだ拡散防止層を有する半導体パッケージの
製造工程を示す図(3)
【図7】はんだリフロー回数とはんだ拡散厚さの関係を
示す図
【図8】界面膜応力と、ウェハの反りの関係を示す図
【図9】本発明の配線基板において、配線層を多層化し
た図
【図10】従来のはんだ拡散防止層形成方法を示す図
【図11】はんだリフロ回数によるニッケル層へのはん
だ拡散深度の変化を示す写真
【符号の説明】
1…UBM材料、2…アルミパッド、3…チップ状の半
導体装置に切断する際の切断部、4…パッシベーション
膜、5…はんだバンプ、6…バンプパッド、7…レジス
ト、8…応力緩和層、9…給電膜、10…金めっき、1
1…再配線用配線、12…はんだ拡散防止膜、13…配
線、14…配線の逆パターン、15…表面保護膜、16
…保護膜、17…無電解金めっき、18…基板、19…
半導体素子が形成されたシリコンウェハ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 光子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 三浦 一真 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山口 欣秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 井上 康介 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 大録 範行 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】半導体素子と、該半導体素子の上に形成さ
    れた絶縁層と、該絶縁層の上に形成され該半導体素子の
    有する電極と外部接続端子と電気的に接続する配線と、
    該配線の上に形成され、かつ約0.8マイクロメートル
    以上約5.0マイクロメートル以下の厚さを有するニッ
    ケル層を有することを特徴とする半導体装置。
  2. 【請求項2】半導体素子と、粒子を含有する絶縁材料を
    該半導体素子の上にマスク印刷することで形成された絶
    縁層と、該絶縁層の上に形成され該半導体素子の有する
    電極と外部接続端子と電気的に接続する配線と、該配線
    の上に形成され、かつ約0.8マイクロメートル以上約
    5.0マイクロメートル以下の厚さを有するニッケル層
    を有することを特徴とする半導体装置。
  3. 【請求項3】請求項2に記載の半導体装置において、前
    記絶縁層の厚さが約35マイクロメートルから約150
    マイクロメートルであることを特徴とする半導体装置。
  4. 【請求項4】請求項1から3のいずれかに記載の半導体
    装置において、上記ニッケル層の厚さが約0.8マイク
    ロメートル以上約3.0マイクロメートル以下であるこ
    とを特徴とする半導体装置。
  5. 【請求項5】請求項4に記載の半導体装置において、上
    記ニッケル層の厚さが約0.8マイクロメートル以上約
    1.6マイクロメートル以下であることを特徴とする半
    導体装置。
  6. 【請求項6】請求項1から5のいずれかに記載の半導体
    装置において、前記外部接続端子がはんだバンプであ
    り、該はんだバンプと上記ニッケル層により形成された
    合金層の厚さが約0.5マイクロメートル以上約5.0
    マイクロメートル以下であることを特徴とする半導体装
    置。
  7. 【請求項7】請求項6に記載の半導体装置において、上
    記合金層の厚さが2.5マイクロメートル以上3.5マ
    イクロメートル以下であることを特徴とする半導体装
    置。
  8. 【請求項8】請求項6または7に記載の半導体装置にお
    いて、前記合金層の主成分がNiとSnであることを特
    徴とする半導体装置。
  9. 【請求項9】請求項6から8のいずれかに記載の半導体
    装置において、前記はんだバンプの成分にSn、Agを
    有することを特徴とする半導体装置。
  10. 【請求項10】請求項1から9のいずれかに記載の半導
    体装置において、前記配線と前記ニッケル層または前記
    ニッケル合金層は電気めっきまたは無電解めっきを用い
    て形成されたことを特徴とする半導体装置。
  11. 【請求項11】無機材料基板または有機材料基板の上
    に、第一の外部電極と第二の外部電極とを電気的に接続
    する配線と、該配線の上に形成され、かつ0.8マイク
    ロメートル以上5.0マイクロメートル以下の厚さを有
    するニッケル層を有することを特徴とする配線基板。
  12. 【請求項12】請求項11に記載の配線基板において、
    前記無機材料基板がガラス基板またはシリコンウェハで
    あり、前記有機材料基板がプリント基板であることを特
    徴とする配線基板。
  13. 【請求項13】請求項11または12に記載の配線基板
    において、上記ニッケル層の厚さが約0.8マイクロメ
    ートル以上約3.0マイクロメートル以下であることを
    特徴とする配線基板。
  14. 【請求項14】請求項13に記載の配線基板において、
    上記ニッケル層の厚さが約0.8マイクロメートル以上
    約1.6マイクロメートル以下であることを特徴とする
    配線基板。
  15. 【請求項15】請求項11から14のいずれかに記載の
    配線基板において、すくなくとも前記第一の外部電極と
    第二の外部電極のどちらかがはんだバンプであり、該は
    んだバンプと上記ニッケル層により形成された合金層の
    厚さが約0.5マイクロメートル以上約5.0マイクロ
    メートル以下であることを特徴とする配線基板。
  16. 【請求項16】請求項15に記載の配線基板において、
    上記合金層の厚さが2.5マイクロメートル以上3.5
    マイクロメートル以下であることを特徴とする配線基
    板。
  17. 【請求項17】請求項15または16に記載の配線基板
    において、前記合金層の主成分がNiとSnであること
    を特徴とする配線基板。
  18. 【請求項18】請求項15から17のいずれかに記載の
    配線基板において、前記はんだバンプの成分がSn、A
    gを有することを特徴とする配線基板。
  19. 【請求項19】請求項10から18のいずれかに記載の
    配線基板において、前記配線と前記ニッケル層または前
    記ニッケル合金層は電気めっきまたは無電解めっきを用
    いて形成されたことを特徴とする配線基板。
JP2000174200A 2000-06-06 2000-06-06 半導体装置 Expired - Fee Related JP3916850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000174200A JP3916850B2 (ja) 2000-06-06 2000-06-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000174200A JP3916850B2 (ja) 2000-06-06 2000-06-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2001352005A true JP2001352005A (ja) 2001-12-21
JP3916850B2 JP3916850B2 (ja) 2007-05-23

Family

ID=18676279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000174200A Expired - Fee Related JP3916850B2 (ja) 2000-06-06 2000-06-06 半導体装置

Country Status (1)

Country Link
JP (1) JP3916850B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237573A (ja) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd 回路装置の製造方法
JP2006237561A (ja) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008098212A (ja) * 2006-10-06 2008-04-24 Hitachi Ltd 電子装置およびその製造方法
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237573A (ja) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd 回路装置の製造方法
JP2006237561A (ja) * 2005-01-31 2006-09-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008098212A (ja) * 2006-10-06 2008-04-24 Hitachi Ltd 電子装置およびその製造方法
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
US10276515B2 (en) 2015-09-25 2019-04-30 Dai Nippon Printing Co., Ltd. Mounting component, wiring substrate, electronic device and manufacturing method thereof
US10672722B2 (en) 2015-09-25 2020-06-02 Dai Nippon Printing Co., Ltd. Mounting component and electronic device

Also Published As

Publication number Publication date
JP3916850B2 (ja) 2007-05-23

Similar Documents

Publication Publication Date Title
JP3748785B2 (ja) 鉛フリーバンプの形成方法
US7391112B2 (en) Capping copper bumps
KR100319813B1 (ko) 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US7863741B2 (en) Semiconductor chip and manufacturing method thereof
US20130149857A1 (en) Solder interconnect by addition of copper
JP2000260801A (ja) 半導体素子およびその製造方法
JP2001093928A (ja) 半導体装置及びその製造方法
KR20040012877A (ko) 반도체 장치 및 그 제조 방법
US20040121267A1 (en) Method of fabricating lead-free solder bumps
JP2009239278A (ja) 電子部品搭載用基板、及び、その製造方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3682227B2 (ja) 電極の形成方法
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2001060760A (ja) 回路電極およびその形成方法
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
JP3916850B2 (ja) 半導体装置
JP2000349111A (ja) はんだ接合用電極
JP2000012605A (ja) 半導体チップの電極部の形成方法
KR100534108B1 (ko) 무연 솔더범프 제조 방법
JP2005268442A (ja) 半導体装置およびその製造方法
JP3980473B2 (ja) 電子部品の製造方法
JP2011243746A (ja) 半導体装置の製造方法
KR19990048003A (ko) 금속 범프 제조 방법
TWI313051B (en) Method and structure to enhance height of solder ball
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees