JP3682227B2 - 電極の形成方法 - Google Patents
電極の形成方法 Download PDFInfo
- Publication number
- JP3682227B2 JP3682227B2 JP2000399292A JP2000399292A JP3682227B2 JP 3682227 B2 JP3682227 B2 JP 3682227B2 JP 2000399292 A JP2000399292 A JP 2000399292A JP 2000399292 A JP2000399292 A JP 2000399292A JP 3682227 B2 JP3682227 B2 JP 3682227B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- plating
- electrode layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11502—Pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、めっき法を用いてＳｎ−Ａｇ三元系ハンダからなる電極の形成方法に関する。
【０００２】
【従来の技術】
現行のＰｂを含むハンダが用いられたプリント配線基板有する電子機器が廃棄時に戸外に放置されて雨が当たると、ハンダからＰｂが次第に溶け出す。Ｐｂは、環境や人体に悪影響を及ぼす恐れがある。そのため、Ｐｂを含まないハンダ、いわゆるＰｂフリーハンダへの置き換えが図られている。
【０００３】
現在、Ｐｂフリーハンダとしては、Ｓｎ−Ａｇ三元系のハンダがある。Ｓｎ−Ａｇ三元系ハンダは、Ｓｎ，Ａｇに微量のＣｕ又はＢｉを添加（０．５〜４重量％）した合金である。
【０００４】
ＩＣ又は実装基板に形成されるハンダバンプにも同様に鉛を用いないハンダを用いることが提唱されている。ハンダバンプの形成には、めっき法、蒸着法等が用いられる。
【０００５】
蒸着法では、全面に電極材を堆積した後、必要な部分以外の電極材を除去する。バンプに必要な部分は微小であるので、蒸着法では電極材の無駄が多くなる。Ｓｎ−Ａｇ−Ｃｕ三元系ハンダ用のバンプは高価なＡｇを含んでおり、材料の無駄が多い蒸着法は向かない。
【０００６】
そこで、Ｓｎ−Ａｇ三元系のハンダバンプは、めっき法を用いて形成されることが考えられている。ところが、めっき法を用いて面内の組成が均一な三元系のめっき膜を形成する技術は無いという問題があった。その結果、面内のハンダの組成のばらつきにより、ハンダバンプの融点が面内で異なり、実装時の歩留まり低下が懸念されるという問題があった。
【０００７】
【発明が解決しようとする課題】
上述したように、めっき法を用いて面内の組成が均一な三元系のめっき膜を形成する技術が無い。よって、面内のハンダの組成のバラツキにより、実装時の歩留まり低下が懸念されるという問題があった。
【０００８】
本発明の目的は、めっき法を用いたＳｎ−Ａｇ三元系ハンダからなる電極の形成方法において、面内のハンダの組成を均一にし、歩留まりの向上が図り得る電極形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
【００１０】
（１）本発明（請求項１）に係わる電極の形成方法は、被処理基板上に第１の電極層を形成する工程と、第１の電極層上に、貴金属を含む第２の電極層を形成する工程と、前記第２の電極層上に開口を有するマスク層を形成する工程と、前記マスク層の開口の底部に露出する第２の電極層上に選択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成する工程と、前記マスク層及び第２の電極層を除去し、露出する第１の電極層の表面を酸化して絶縁膜を形成する工程と、前記絶縁膜が形成された状態で、電解めっき法を用いて、前記積層膜の表面に選択的にめっき膜を形成する工程と、前記積層膜とめっき膜との合金を形成する工程と、前記合金をマスクにして、第１の電極層を除去する工程とを含むことを特徴とする。
第２の電極層は、Ｎｉ膜と貴金属膜とが順次積層された積層膜であることが好ましい。
【００１１】
第１の電極層は、Ｔｉ又はＴａを主成分とすることが好ましい。
（２）本発明（請求項４）に係わる電極形成方法は、被処理基板上に貴金属を含む電極層を形成する工程と、前記電極層上に開口を有するマスク層を形成する工程と、前記マスク層の開口の底部に露出する前記電極層上に選択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成する工程と、前記マスク層を除去した後に、前記積層膜をマスクにして前記電極層を除去する工程と、前記電極層が除去された後に、無電解めっき法を用いて前記積層膜の表面にめっき膜を形成する工程と、前記積層膜とめっき膜との合金を形成する工程とを含むことを特徴とする。
前記バリアメタル層は、Ｔｉ膜又はＴａ膜と、Ｎｉ膜と、Ｐｄ膜とが順次積層された積層膜であることが好ましい。
上記二つの発明においては、前記めっき膜がＣｕ膜或いはＢｉ膜であることが好ましい。
【００１２】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
【００１３】
以上説明したように本発明によれば、電極を構成する元素の組成比に応じて、各めっき膜を順次形成することによって、組成制御が容易になる。さらに、貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉを含むめっき膜を形成することによって、精密な組成制御を行うことができる。
【００１４】
Ｔｉ膜或いはＴａ膜を第１の電極層として用いることによって、第２の電極層を除去した後に、第１の電極層を大気にさらすことによって、第１の電極層の表面に自然酸化膜が形成されるので、特別な処理を用いずに、露出する第１の電極層の表面に選択的に絶縁膜を形成することができる。
【００１５】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。なお、本発明は、ＩＣのダイ、又は実装基板に形成されるハンダバンプに適用することができる。
【００１６】
［第１実施形態］
図１は、本発明の第１の実施形態に係わるハンダバンプの製造工程を示す工程断面図である。
先ず、図１（ａ）に示すように、絶縁層１０１のコンタクトホール内に形成されたプラグ１０２に接続するパッド電極１０３を絶縁層１０１上に形成する。次に全面にポリイミド等のパッシベーション層１０４を形成した後、パッシベーション層１０４に底部にパッド電極１０３が露出する開口を形成する。次に、電解めっき時の通電層及びバリアメタルとして、スパッタ法を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を同一チャンバ内で連続して蒸着する。
【００１７】
次いで、図１（ｂ）に示すように、全面に５０μｍ以上のレジスト膜１０７を塗布した後、リソグラフィ手法により、バンプを形成する箇所のみレジスト膜１０７に開口１０８を形成する。通常、レジスト膜１０７に形成される開口の位置は、パッド電極上である。
【００１８】
次いで、図１（ｃ）に示すように、Ｔｉ膜１０５及びＮｉ／Ｐｄ積層膜１０６に通電して、電解めっき法を用いて、Ａｇめっき膜１０９，Ｃｕめっき膜１１０，Ｓｎめっき膜１１１の順で、２μｍ，０．５μｍ，５０μｍの膜厚比で積層する。電解めっき法を用いているので、Ａｇめっき膜１０９，Ｃｕめっき膜１１０及びＳｎめっき膜１１１の積層膜は、開口の底部に露出するＮｉ／Ｐｄ積層膜１０６上に選択的に形成される。
【００１９】
なお、卑金属上に貴金属を堆積することは難しいので上述した順番で順次めっき膜を形成することが好ましい。
【００２０】
次いで、レジスト膜１０７を剥離する。次いで、Ａｇ／Ｃｕ／Ｓｎめっき積層膜１０９，１１０，１１１をマスクとして、不要となったＴｉ膜１０５及びＮｉ／Ｐｄ積層膜１０６をエッチングする。
【００２１】
最後に、通常のハンダリフロー処理により、Ａｇめっき膜１０９，Ｃｕめっき膜１１０，及びＳｎめっき膜１１１を共晶化により合金化し、ハンダバンプ１１２を形成する。
【００２２】
本実施形態に説明したように、最終的にハンダバンプを構成する元素の成分比に応じて、めっき膜を順次形成することによって、面内のハンダバンプの組成を均一にすることができる。
【００２３】
（第１の実施形態における問題点）
上述した方法によれば、元素の成分比に応じた膜厚比のめっき膜を順次形成することによって、ハンダに応じたバンプを形成することができる。ところが、以下に示すような問題点があった。
【００２４】
バリアメタル層内のＰｄを除去するためには、強い酸を用いたエッチング溶液を用いる必要がある。Ｐｄのウエットエッチング時にＣｕめっき膜も優先的にエッチングされてしまい、ウェハ面内でのハンダバンプ組成にバラツキが生じ、実装時の歩留まり低下が懸念されるという問題があった。
【００２５】
この問題を回避するために、Ｃｕのエッチング量を考慮してＣｕめっき膜を形成して、組成比を合わせるという方法が考えられる。元々のハンダバンプ中のＣｕの量は微量（重量比で０．５〜４％以下程度）であり、Ｃｕのエッチング量を見積もることは非常に難しいので、精密な組成制御が困難であるという問題があった。
次の第２，３の実施形態では、より精密に組成制御を行うことが出来る電極形成方法について説明する。
【００２６】
（第２の実施形態）
図２は、本発明の第２の実施形態に係わるハンダ電極の形成方法を示す工程断面図である。
先ず、図２（ａ）に示すように、絶縁層１０１のコンタクトホール内に形成されたプラグ１０２に接続するパッド電極１０３を絶縁層１０１上に形成する。次に全面にポリイミド等のパッシベーション層１０４を形成した後、パッシベーション層１０４にパッド電極１０３が露出する開口を形成する。次に、電解めっき時の通電層及びバリアメタルとして、スパッタ法を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続して蒸着し、バリアメタル層を形成する。
【００２７】
次いで、図２（ｂ）に示すように、全面に５０μｍ以上のレジスト膜１０７を塗布した後、リソグラフィ手法により、バンプを形成する箇所のみレジスト膜１０７に開口１０８を形成する。
【００２８】
次いで、図２（ｃ）に示すように、電解めっき法を用いて、開口に底部に露出するＮｉ／Ｐｄ積層膜１０６上に、Ａｇめっき膜１０９及びＳｎめっき膜１１１を順次積層する。Ａｇめっき膜１０９の膜厚は２μｍ、Ｓｎめっき膜１１１の膜厚は５０μｍである。なお、Ｓｎ膜上にＡｇ膜を堆積することは難しいので上述した順番で順次めっき膜を形成することが好ましい。
【００２９】
次いで、図２（ｄ）に示すように、レジスト膜１０７の剥離を行う。次いで、図２（ｅ）に示すように、Ａｇめっき膜１０９及びＳｎめっき膜１１１をマスクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチングにより除去する。この際、用いられるエッチング溶液としては、逆王水系のエッチング液が挙げられる。積層膜のエッチング後、大気にさらされることによって、Ｔｉ膜１０５上には、自然酸化膜２０１が形成される。
【００３０】
次いで、図２（ｆ）に示すように、自然酸化膜２０１を貫通し、Ｔｉ膜１０５に接続する導電ピンに通電しつつ、電解めっき法を用いてＡｇめっき膜１０９及びＳｎめっき膜１１１の表面にＣｕめっき膜１１０を選択的に堆積させる。Ｔｉ膜１０５の表面には自然酸化膜２０１が形成されているので、Ｃｕめっき膜１１０は電解めっき法によりＡｇめっき膜１０９及びＳｎめっき膜１１１の表面に選択的に形成される。
【００３１】
次いで、図２（ｇ）に示すように、通常のハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及びＣｕめっき膜１１０を共晶化させて合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２を形成する。次に、ハンダバンプ１１２をマスクに残存するＴｉ膜１０５をウエットエッチングにより除去するこの際用いられるエッチング駅としては過酸化水素水を含有するエッチング液が挙げられる。なお、リフロー処理とＴｉ膜のエッチング工程との順番を逆にしても良い。リフロー処理の前にＴｉ膜のエッチングを行う場合には、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及びＣｕめっき膜１１０がマスクとして用いられる。
【００３２】
ハンダバンプを構成する元素の成分比に応じて、めっき膜を順次形成することによって、ハンダバンプを容易に形成することができるとういう効果に加えて以下の効果がある。貴金属を含む金属層をウエットエッチングした後に、Ｃｕめっき膜を形成することによって、Ｃｕめっき膜の堆積量の制御が容易となり、ハンダバンプの組成制御が容易になる。
【００３３】
Ｔｉ膜の代わりにＴａ膜を用いても上層の積層膜をエッチングした後大気にさらすことによって、同様に自然酸化膜が形成される。よって、電解めっき法を用いてＳｎとＡｇとの積層膜の表面に選択的にめっき膜を形成することができる。
【００３４】
（第３の実施形態）
図３は、本発明の第３の実施形態に係わるハンダバンプの製造工程を示す工程断面図である。
先ず、図３（ａ）に示すように、絶縁層１０１のコンタクトホール内に形成されたプラグ１０２に接続するパッド電極１０３を絶縁層１０１上に形成する。次に全面にポリイミド等のパッシベーション層１０４を形成した後、パッシベーション層１０４にパッド電極１０３が露出する開口を形成する。次に、電解めっき時の通電層及びバリアメタルとして、スパッタ法を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続して蒸着する。
【００３５】
次いで、図３（ｂ）に示すように、全面に５０μｍ以上のレジスト膜１０７を塗布した後、リソグラフィ手法により、バンプを形成する箇所のみレジスト膜１０７に開口１０８を形成する。
【００３６】
次いで、図３（ｃ）に示すように、電解めっき法を用いて、開口１０８の底部に露出するＮｉ／Ｐｄ積層膜１０６上に、Ａｇめっき膜１０９及びＳｎめっき膜１１１を順次堆積する。Ａｇめっき膜１０９の膜厚は２μｍ、Ｓｎめっき膜１１１の膜厚は５０μｍである。
【００３７】
次いで、図３（ｄ）に示すように、レジスト膜を除去する。
次いで、図３（ｅ）に示すように、Ａｇめっき膜１０９及びＳｎめっき膜１１１の積層膜をマスクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチングにより除去する。その後、Ｔｉ膜１０５をウエットエッチングにより除去する。
【００３８】
次いで、図３（ｆ）に示すように、無電解めっき法によりＡｇめっき膜及びＳｎめっき膜の表面に選択的に、Ｃｕめっき膜１１０を形成する。Ｃｕめっき膜１１０の膜厚は０．５μｍである。
【００３９】
次いで、図３（ｇ）に示すように、通常のハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及びＣｕめっき膜１１０を共晶化させて合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２を形成する。
【００４０】
本実施形態においても、貴金属を含む層を除去した後に、Ｃｕ膜を形成しているので、第２の実施形態と同様の効果がある。
なお、本実施形態では、バリアメタル層として、３層構造の電極材を用いたが、貴金属を含めば２層であっても良い。
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、Ｃｕを添加したＳｎ−Ａｇ三元系ハンダバンプについて説明したが、Ｂｉを添加したＳｎ−Ａｇ三元系ハンダバンプについても本発明を適用することができる。
【００４２】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００４３】
【発明の効果】
以上説明したように本発明によれば、電極を構成する元素の組成比に応じて、各めっき膜を順次形成することによって、組成制御が容易になる。さらに、貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉを含むめっき膜を形成することによって、更に精密な組成制御を行うことができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるハンダバンプの形成方法を示す図。
【図２】第２の実施形態に係わるハンダバンプの形成方法を示す図。
【図３】第３の実施形態に係わるハンダバンプの形成方法を示す図。
【符号の説明】
１０１…絶縁層
１０２…プラグ
１０３…パッド電極
１０４…パッシベーション層
１０５…Ｔｉ膜
１０６…Ｎｉ／Ｐｄ積層膜
１０７…レジスト膜
１０８…開口
１０９…Ａｇめっき膜
１１０…Ｃｕめっき膜
１１１…Ｓｎめっき膜
１１２…ハンダバンプ
２０１…自然酸化膜
【発明の属する技術分野】
本発明は、めっき法を用いてＳｎ−Ａｇ三元系ハンダからなる電極の形成方法に関する。
【０００２】
【従来の技術】
現行のＰｂを含むハンダが用いられたプリント配線基板有する電子機器が廃棄時に戸外に放置されて雨が当たると、ハンダからＰｂが次第に溶け出す。Ｐｂは、環境や人体に悪影響を及ぼす恐れがある。そのため、Ｐｂを含まないハンダ、いわゆるＰｂフリーハンダへの置き換えが図られている。
【０００３】
現在、Ｐｂフリーハンダとしては、Ｓｎ−Ａｇ三元系のハンダがある。Ｓｎ−Ａｇ三元系ハンダは、Ｓｎ，Ａｇに微量のＣｕ又はＢｉを添加（０．５〜４重量％）した合金である。
【０００４】
ＩＣ又は実装基板に形成されるハンダバンプにも同様に鉛を用いないハンダを用いることが提唱されている。ハンダバンプの形成には、めっき法、蒸着法等が用いられる。
【０００５】
蒸着法では、全面に電極材を堆積した後、必要な部分以外の電極材を除去する。バンプに必要な部分は微小であるので、蒸着法では電極材の無駄が多くなる。Ｓｎ−Ａｇ−Ｃｕ三元系ハンダ用のバンプは高価なＡｇを含んでおり、材料の無駄が多い蒸着法は向かない。
【０００６】
そこで、Ｓｎ−Ａｇ三元系のハンダバンプは、めっき法を用いて形成されることが考えられている。ところが、めっき法を用いて面内の組成が均一な三元系のめっき膜を形成する技術は無いという問題があった。その結果、面内のハンダの組成のばらつきにより、ハンダバンプの融点が面内で異なり、実装時の歩留まり低下が懸念されるという問題があった。
【０００７】
【発明が解決しようとする課題】
上述したように、めっき法を用いて面内の組成が均一な三元系のめっき膜を形成する技術が無い。よって、面内のハンダの組成のバラツキにより、実装時の歩留まり低下が懸念されるという問題があった。
【０００８】
本発明の目的は、めっき法を用いたＳｎ−Ａｇ三元系ハンダからなる電極の形成方法において、面内のハンダの組成を均一にし、歩留まりの向上が図り得る電極形成方法を提供することにある。
【０００９】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
【００１０】
（１）本発明（請求項１）に係わる電極の形成方法は、被処理基板上に第１の電極層を形成する工程と、第１の電極層上に、貴金属を含む第２の電極層を形成する工程と、前記第２の電極層上に開口を有するマスク層を形成する工程と、前記マスク層の開口の底部に露出する第２の電極層上に選択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成する工程と、前記マスク層及び第２の電極層を除去し、露出する第１の電極層の表面を酸化して絶縁膜を形成する工程と、前記絶縁膜が形成された状態で、電解めっき法を用いて、前記積層膜の表面に選択的にめっき膜を形成する工程と、前記積層膜とめっき膜との合金を形成する工程と、前記合金をマスクにして、第１の電極層を除去する工程とを含むことを特徴とする。
第２の電極層は、Ｎｉ膜と貴金属膜とが順次積層された積層膜であることが好ましい。
【００１１】
第１の電極層は、Ｔｉ又はＴａを主成分とすることが好ましい。
（２）本発明（請求項４）に係わる電極形成方法は、被処理基板上に貴金属を含む電極層を形成する工程と、前記電極層上に開口を有するマスク層を形成する工程と、前記マスク層の開口の底部に露出する前記電極層上に選択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成する工程と、前記マスク層を除去した後に、前記積層膜をマスクにして前記電極層を除去する工程と、前記電極層が除去された後に、無電解めっき法を用いて前記積層膜の表面にめっき膜を形成する工程と、前記積層膜とめっき膜との合金を形成する工程とを含むことを特徴とする。
前記バリアメタル層は、Ｔｉ膜又はＴａ膜と、Ｎｉ膜と、Ｐｄ膜とが順次積層された積層膜であることが好ましい。
上記二つの発明においては、前記めっき膜がＣｕ膜或いはＢｉ膜であることが好ましい。
【００１２】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
【００１３】
以上説明したように本発明によれば、電極を構成する元素の組成比に応じて、各めっき膜を順次形成することによって、組成制御が容易になる。さらに、貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉを含むめっき膜を形成することによって、精密な組成制御を行うことができる。
【００１４】
Ｔｉ膜或いはＴａ膜を第１の電極層として用いることによって、第２の電極層を除去した後に、第１の電極層を大気にさらすことによって、第１の電極層の表面に自然酸化膜が形成されるので、特別な処理を用いずに、露出する第１の電極層の表面に選択的に絶縁膜を形成することができる。
【００１５】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。なお、本発明は、ＩＣのダイ、又は実装基板に形成されるハンダバンプに適用することができる。
【００１６】
［第１実施形態］
図１は、本発明の第１の実施形態に係わるハンダバンプの製造工程を示す工程断面図である。
先ず、図１（ａ）に示すように、絶縁層１０１のコンタクトホール内に形成されたプラグ１０２に接続するパッド電極１０３を絶縁層１０１上に形成する。次に全面にポリイミド等のパッシベーション層１０４を形成した後、パッシベーション層１０４に底部にパッド電極１０３が露出する開口を形成する。次に、電解めっき時の通電層及びバリアメタルとして、スパッタ法を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を同一チャンバ内で連続して蒸着する。
【００１７】
次いで、図１（ｂ）に示すように、全面に５０μｍ以上のレジスト膜１０７を塗布した後、リソグラフィ手法により、バンプを形成する箇所のみレジスト膜１０７に開口１０８を形成する。通常、レジスト膜１０７に形成される開口の位置は、パッド電極上である。
【００１８】
次いで、図１（ｃ）に示すように、Ｔｉ膜１０５及びＮｉ／Ｐｄ積層膜１０６に通電して、電解めっき法を用いて、Ａｇめっき膜１０９，Ｃｕめっき膜１１０，Ｓｎめっき膜１１１の順で、２μｍ，０．５μｍ，５０μｍの膜厚比で積層する。電解めっき法を用いているので、Ａｇめっき膜１０９，Ｃｕめっき膜１１０及びＳｎめっき膜１１１の積層膜は、開口の底部に露出するＮｉ／Ｐｄ積層膜１０６上に選択的に形成される。
【００１９】
なお、卑金属上に貴金属を堆積することは難しいので上述した順番で順次めっき膜を形成することが好ましい。
【００２０】
次いで、レジスト膜１０７を剥離する。次いで、Ａｇ／Ｃｕ／Ｓｎめっき積層膜１０９，１１０，１１１をマスクとして、不要となったＴｉ膜１０５及びＮｉ／Ｐｄ積層膜１０６をエッチングする。
【００２１】
最後に、通常のハンダリフロー処理により、Ａｇめっき膜１０９，Ｃｕめっき膜１１０，及びＳｎめっき膜１１１を共晶化により合金化し、ハンダバンプ１１２を形成する。
【００２２】
本実施形態に説明したように、最終的にハンダバンプを構成する元素の成分比に応じて、めっき膜を順次形成することによって、面内のハンダバンプの組成を均一にすることができる。
【００２３】
（第１の実施形態における問題点）
上述した方法によれば、元素の成分比に応じた膜厚比のめっき膜を順次形成することによって、ハンダに応じたバンプを形成することができる。ところが、以下に示すような問題点があった。
【００２４】
バリアメタル層内のＰｄを除去するためには、強い酸を用いたエッチング溶液を用いる必要がある。Ｐｄのウエットエッチング時にＣｕめっき膜も優先的にエッチングされてしまい、ウェハ面内でのハンダバンプ組成にバラツキが生じ、実装時の歩留まり低下が懸念されるという問題があった。
【００２５】
この問題を回避するために、Ｃｕのエッチング量を考慮してＣｕめっき膜を形成して、組成比を合わせるという方法が考えられる。元々のハンダバンプ中のＣｕの量は微量（重量比で０．５〜４％以下程度）であり、Ｃｕのエッチング量を見積もることは非常に難しいので、精密な組成制御が困難であるという問題があった。
次の第２，３の実施形態では、より精密に組成制御を行うことが出来る電極形成方法について説明する。
【００２６】
（第２の実施形態）
図２は、本発明の第２の実施形態に係わるハンダ電極の形成方法を示す工程断面図である。
先ず、図２（ａ）に示すように、絶縁層１０１のコンタクトホール内に形成されたプラグ１０２に接続するパッド電極１０３を絶縁層１０１上に形成する。次に全面にポリイミド等のパッシベーション層１０４を形成した後、パッシベーション層１０４にパッド電極１０３が露出する開口を形成する。次に、電解めっき時の通電層及びバリアメタルとして、スパッタ法を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続して蒸着し、バリアメタル層を形成する。
【００２７】
次いで、図２（ｂ）に示すように、全面に５０μｍ以上のレジスト膜１０７を塗布した後、リソグラフィ手法により、バンプを形成する箇所のみレジスト膜１０７に開口１０８を形成する。
【００２８】
次いで、図２（ｃ）に示すように、電解めっき法を用いて、開口に底部に露出するＮｉ／Ｐｄ積層膜１０６上に、Ａｇめっき膜１０９及びＳｎめっき膜１１１を順次積層する。Ａｇめっき膜１０９の膜厚は２μｍ、Ｓｎめっき膜１１１の膜厚は５０μｍである。なお、Ｓｎ膜上にＡｇ膜を堆積することは難しいので上述した順番で順次めっき膜を形成することが好ましい。
【００２９】
次いで、図２（ｄ）に示すように、レジスト膜１０７の剥離を行う。次いで、図２（ｅ）に示すように、Ａｇめっき膜１０９及びＳｎめっき膜１１１をマスクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチングにより除去する。この際、用いられるエッチング溶液としては、逆王水系のエッチング液が挙げられる。積層膜のエッチング後、大気にさらされることによって、Ｔｉ膜１０５上には、自然酸化膜２０１が形成される。
【００３０】
次いで、図２（ｆ）に示すように、自然酸化膜２０１を貫通し、Ｔｉ膜１０５に接続する導電ピンに通電しつつ、電解めっき法を用いてＡｇめっき膜１０９及びＳｎめっき膜１１１の表面にＣｕめっき膜１１０を選択的に堆積させる。Ｔｉ膜１０５の表面には自然酸化膜２０１が形成されているので、Ｃｕめっき膜１１０は電解めっき法によりＡｇめっき膜１０９及びＳｎめっき膜１１１の表面に選択的に形成される。
【００３１】
次いで、図２（ｇ）に示すように、通常のハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及びＣｕめっき膜１１０を共晶化させて合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２を形成する。次に、ハンダバンプ１１２をマスクに残存するＴｉ膜１０５をウエットエッチングにより除去するこの際用いられるエッチング駅としては過酸化水素水を含有するエッチング液が挙げられる。なお、リフロー処理とＴｉ膜のエッチング工程との順番を逆にしても良い。リフロー処理の前にＴｉ膜のエッチングを行う場合には、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及びＣｕめっき膜１１０がマスクとして用いられる。
【００３２】
ハンダバンプを構成する元素の成分比に応じて、めっき膜を順次形成することによって、ハンダバンプを容易に形成することができるとういう効果に加えて以下の効果がある。貴金属を含む金属層をウエットエッチングした後に、Ｃｕめっき膜を形成することによって、Ｃｕめっき膜の堆積量の制御が容易となり、ハンダバンプの組成制御が容易になる。
【００３３】
Ｔｉ膜の代わりにＴａ膜を用いても上層の積層膜をエッチングした後大気にさらすことによって、同様に自然酸化膜が形成される。よって、電解めっき法を用いてＳｎとＡｇとの積層膜の表面に選択的にめっき膜を形成することができる。
【００３４】
（第３の実施形態）
図３は、本発明の第３の実施形態に係わるハンダバンプの製造工程を示す工程断面図である。
先ず、図３（ａ）に示すように、絶縁層１０１のコンタクトホール内に形成されたプラグ１０２に接続するパッド電極１０３を絶縁層１０１上に形成する。次に全面にポリイミド等のパッシベーション層１０４を形成した後、パッシベーション層１０４にパッド電極１０３が露出する開口を形成する。次に、電解めっき時の通電層及びバリアメタルとして、スパッタ法を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続して蒸着する。
【００３５】
次いで、図３（ｂ）に示すように、全面に５０μｍ以上のレジスト膜１０７を塗布した後、リソグラフィ手法により、バンプを形成する箇所のみレジスト膜１０７に開口１０８を形成する。
【００３６】
次いで、図３（ｃ）に示すように、電解めっき法を用いて、開口１０８の底部に露出するＮｉ／Ｐｄ積層膜１０６上に、Ａｇめっき膜１０９及びＳｎめっき膜１１１を順次堆積する。Ａｇめっき膜１０９の膜厚は２μｍ、Ｓｎめっき膜１１１の膜厚は５０μｍである。
【００３７】
次いで、図３（ｄ）に示すように、レジスト膜を除去する。
次いで、図３（ｅ）に示すように、Ａｇめっき膜１０９及びＳｎめっき膜１１１の積層膜をマスクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチングにより除去する。その後、Ｔｉ膜１０５をウエットエッチングにより除去する。
【００３８】
次いで、図３（ｆ）に示すように、無電解めっき法によりＡｇめっき膜及びＳｎめっき膜の表面に選択的に、Ｃｕめっき膜１１０を形成する。Ｃｕめっき膜１１０の膜厚は０．５μｍである。
【００３９】
次いで、図３（ｇ）に示すように、通常のハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及びＣｕめっき膜１１０を共晶化させて合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２を形成する。
【００４０】
本実施形態においても、貴金属を含む層を除去した後に、Ｃｕ膜を形成しているので、第２の実施形態と同様の効果がある。
なお、本実施形態では、バリアメタル層として、３層構造の電極材を用いたが、貴金属を含めば２層であっても良い。
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、Ｃｕを添加したＳｎ−Ａｇ三元系ハンダバンプについて説明したが、Ｂｉを添加したＳｎ−Ａｇ三元系ハンダバンプについても本発明を適用することができる。
【００４２】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００４３】
【発明の効果】
以上説明したように本発明によれば、電極を構成する元素の組成比に応じて、各めっき膜を順次形成することによって、組成制御が容易になる。さらに、貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉを含むめっき膜を形成することによって、更に精密な組成制御を行うことができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるハンダバンプの形成方法を示す図。
【図２】第２の実施形態に係わるハンダバンプの形成方法を示す図。
【図３】第３の実施形態に係わるハンダバンプの形成方法を示す図。
【符号の説明】
１０１…絶縁層
１０２…プラグ
１０３…パッド電極
１０４…パッシベーション層
１０５…Ｔｉ膜
１０６…Ｎｉ／Ｐｄ積層膜
１０７…レジスト膜
１０８…開口
１０９…Ａｇめっき膜
１１０…Ｃｕめっき膜
１１１…Ｓｎめっき膜
１１２…ハンダバンプ
２０１…自然酸化膜
Claims (6)
- 被処理基板上に第１の電極層を形成する工程と、
第１の電極層上に、貴金属を含む第２の電極層を形成する工程と、
前記第２の電極層上に開口を有するマスク層を形成する工程と、
前記マスク層の開口の底部に露出する第２の電極層上に選択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成する工程と、
前記マスク層及び第２の電極層を除去し、露出する第１の電極層の表面を酸化し絶縁膜を形成する工程と、
前記絶縁膜が形成された状態で、電解めっき法を用いて、前記積層膜の表面に選択的にめっき膜を形成する工程と、
前記積層膜とめっき膜との合金を形成する工程と、
前記合金をマスクにして、第１の電極層を除去する工程とを含むことを特徴とする電極の形成方法。 - 第２の電極層は、Ｎｉ膜と貴金属膜とが順次積層された積層膜であることを特徴とする請求項１に記載の電極の形成方法。
- 第１の電極層は、Ｔｉ又はＴａを主成分とすることを特徴とする請求項１に記載の電極の形成方法。
- 被処理基板上に貴金属を含む電極層を形成する工程と、
前記電極層上に開口を有するマスク層を形成する工程と、
前記マスク層の開口の底部に露出する前記電極層上に選択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成する工程と、
前記マスク層を除去した後に、前記積層膜をマスクにして前記電極層を除去する工程と、
前記電極層を除去した後に、無電解めっき法を用いて前記積層膜の表面にめっき膜を形成する工程と、
前記積層膜とめっき膜との合金を形成する工程とを含むことを特徴とする電極の形成方法。 - 前記電極層は、Ｔｉ膜又はＴａ膜と、Ｎｉ膜と、Ｐｄ膜とが順次積層された積層膜であることを特徴とする請求項４に記載の電極の形成方法。
- 前記めっき膜が、Ｃｕ膜或いはＢｉ膜であることを特徴とする請求項１又は４に記載の電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399292A JP3682227B2 (ja) | 2000-12-27 | 2000-12-27 | 電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399292A JP3682227B2 (ja) | 2000-12-27 | 2000-12-27 | 電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203868A JP2002203868A (ja) | 2002-07-19 |
| JP3682227B2 true JP3682227B2 (ja) | 2005-08-10 |
Family
ID=18864089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399292A Expired - Fee Related JP3682227B2 (ja) | 2000-12-27 | 2000-12-27 | 電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3682227B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
| AU2003256360A1 (en) | 2002-06-25 | 2004-01-06 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
| EP1766673A1 (en) * | 2004-06-30 | 2007-03-28 | Unitive International Limited | Methods of forming lead free solder bumps and related structures |
| JP2008218643A (ja) | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100850212B1 (ko) | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법 |
| JP4922251B2 (ja) * | 2008-06-20 | 2012-04-25 | 株式会社東芝 | 半田バンプの製造方法 |
| JP5659821B2 (ja) | 2011-01-26 | 2015-01-28 | 三菱マテリアル株式会社 | Ｓｎ合金バンプの製造方法 |
| JP6015240B2 (ja) | 2012-08-24 | 2016-10-26 | Tdk株式会社 | 端子構造及び半導体素子 |
| JP6326723B2 (ja) | 2012-08-24 | 2018-05-23 | Tdk株式会社 | 端子構造及び半導体素子 |
| JP6155571B2 (ja) | 2012-08-24 | 2017-07-05 | Tdk株式会社 | 端子構造、並びにこれを備える半導体素子及びモジュール基板 |
| JP6015239B2 (ja) | 2012-08-24 | 2016-10-26 | Tdk株式会社 | 端子構造、並びにこれを備える半導体素子及びモジュール基板 |
| JPWO2016056656A1 (ja) * | 2014-10-10 | 2017-09-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
-
2000
- 2000-12-27 JP JP2000399292A patent/JP3682227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002203868A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JP3748785B2 (ja) | 鉛フリーバンプの形成方法 | |
| JP3682227B2 (ja) | 電極の形成方法 | |
| US6614113B2 (en) | Semiconductor device and method for producing the same | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| TWI338344B (en) | Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same | |
| JPH1032208A (ja) | 半導体装置の製造方法 | |
| JP2008028112A (ja) | 半導体装置の製造方法 | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| JPWO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JP2001118872A (ja) | バンプの形成方法 | |
| JP2000349111A (ja) | はんだ接合用電極 | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JP3916850B2 (ja) | 半導体装置 | |
| EP1322146A1 (en) | Method of electroplating solder bumps on an organic circuit board | |
| JP3162464B2 (ja) | 半導体装置の製造方法 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| TWI287285B (en) | Fabricating method of solder bump and structure thereof | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JPH0845938A (ja) | 半導体装置及びその製造方法 | |
| JP4157693B2 (ja) | 半導体装置及びその製造方法 | |
| KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
| KR20010003445A (ko) | 반도체 패키지의 제조 방법 | |
| JP3748419B2 (ja) | フリップチップ型ｉｃの製造方法 | |
| JP4270788B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |