JPWO2016056656A1 - 合金バンプの製造方法 - Google Patents

合金バンプの製造方法 Download PDF

Info

Publication number
JPWO2016056656A1
JPWO2016056656A1 JP2016553173A JP2016553173A JPWO2016056656A1 JP WO2016056656 A1 JPWO2016056656 A1 JP WO2016056656A1 JP 2016553173 A JP2016553173 A JP 2016553173A JP 2016553173 A JP2016553173 A JP 2016553173A JP WO2016056656 A1 JPWO2016056656 A1 JP WO2016056656A1
Authority
JP
Japan
Prior art keywords
plating film
alloy
acid
plating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016553173A
Other languages
English (en)
Inventor
伊内　祥哉
祥哉 伊内
賢 幡部
賢 幡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ishihara Chemical Co Ltd
Original Assignee
Ishihara Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishihara Chemical Co Ltd filed Critical Ishihara Chemical Co Ltd
Publication of JPWO2016056656A1 publication Critical patent/JPWO2016056656A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

合金バンプを製造するために、基板１０の上に、該基板１０を露出する開口部１３を有するレジストパターン１２を形成し、開口部１３内における基板１０の上にアンダーバンプメタル１１を形成し、アンダーバンプメタル１１の上に、電気めっきにより第１めっき膜１４を形成し、第１めっき膜１４の上に、電気めっきにより第１めっき膜１４が含む金属成分を含まない第２めっき膜１５を形成し、レジストパターン１２を除去し、基板１１に熱処理を施して、第１めっき膜１４と第２めっき膜１５とを合金化することにより合金バンプ１６を形成する。

Description

本発明は、合金バンプの製造方法に関し、特に、めっき法を用いる合金バンプの製造方法に関する。
従来、回路基板に電子部品等を実装する際にフリップチップ実装等が用いられているが、この場合、回路基板には突起電極（バンプ）が形成される。このバンプを形成する方法としては、例えば金属めっきが用いられ、特に電気めっきが用いられる。
電気めっきを用いて金属バンプを形成する方法については、例えば特許文献１に開示されている。具体的に、電気めっきを用いて金属バンプを形成するために、まず、回路基板の上に開口部を有するレジストパターンを形成し、続いて、電気めっきによって開口部内の回路基板上に金属めっき膜からなる金属バンプを形成する。このようにすると、レジストの厚さにより金属バンプの高さを制御でき、例えばレジストを厚くすることによりアスペクト比が高い金属バンプを形成することができる。
金属バンプの材料としては、スズ（Ｓｎ）をはじめ、鉛（Ｐｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）、銅（Ｃｕ）又は銀（Ａｇ）等の種々の金属が用いられ、特に、近年ではこれらの金属成分を含む合金が多く用いられている。合金からなるバンプを形成する場合、例えば上記金属を２種以上含むめっき液を調製し、そのめっき液を用いて電気めっきにより合金めっき膜を形成する方法を用いることができる。
しかしながら、近年の電子回路の微細化により、レジストを厚くしてアスペクト比が高い合金バンプを形成する際に、バンプが形成されるレジストの開口部の底部に一方の金属が析出し難く、他方の金属が多く析出する場合があり、めっきの組成が不安定となる問題があった。このような問題を解決するために、例えば特許文献２には、Ｓｎ−Ａｇ合金バンプの金属組成を安定させる方法が提示されている。特許文献２では、Ｓｎ−Ａｇ合金めっき液を用いて電気めっきにより合金めっき膜を形成する際に、めっき液の酸濃度をモニタリングし、その酸濃度に基づいてめっき液中のＡｇ濃度を調整するようにしている。このようにすることにより、Ａｇの析出量を一定に保つことができて、合金バンプの金属組成を一定に保つことができるとしている。
特開平９−１８６１６１号公報 特開２０１３−８８２９号公報
しかしながら、上述のとおり合金めっき液の組成管理は極めて困難であり、引用文献２のように、適宜、合金めっき液の組成を調整することも可能ではあるが、酸濃度のモニタリングを続ける必要があり、組成の細かい調整は困難であり、より簡便に、合金めっき膜の組成を安定化させることができる方法が求められる。
本発明は、前記の問題に鑑みてなされたものであり、その目的は、より簡便に合金バンプの組成管理をすることができ、組成に偏りがない均一な合金バンプを得られるようにすることにある。
前記の目的を達成するために、本発明では、電気めっきを用いて、少なくとも２層のめっき膜を重ねた後に、加熱処理を施してそれらのめっき膜を合金化することによって、合金バンプを形成した。
具体的に、本発明に係る合金バンプの製造方法は、基板の上に、該基板を露出する開口部を有するレジストパターンを形成する工程と、開口部内における前記基板の上にアンダーバンプメタルを形成する工程と、アンダーバンプメタルの上に、電気めっきにより第１めっき膜を形成する工程と、第１めっき膜の上に、電気めっきにより第１めっき膜が含む金属成分を含まない第２めっき膜を形成する工程と、レジストパターンを除去する工程と、基板に熱処理を施して第１めっき膜と第２めっき膜とを合金化することにより合金バンプを形成する工程とを備えていることを特徴とする。
本発明に係る合金バンプの製造方法によると、互いに異なる金属からなる第１めっき膜と第２めっき膜とを積層した後に、加熱処理を施してそれらを合金化することにより合金バンプを形成するため、複雑な工程を必要とせずに、簡便に、所望の組成の合金バンプを組成のばらつきなく、安定して得ることができる。また、第１金属めっき膜及び第２金属めっき膜のそれぞれの膜厚を調整することにより、簡便に得られる合金バンプの組成を調整することができる。さらには、低融点の金属をめっき膜として積層することで合金化のための熱処理の温度を、めっき膜に使用された金属単体の融点よりも下げることができる。
本発明に係る合金バンプの製造方法は、第２めっき膜を形成した後に、第２めっき膜の上に、電気めっきにより第３めっき膜を形成する工程をさらに備えていてもよい。
このようにすると、単一の金属成分を含むめっき膜を３層重ねることにより、三元合金からなる合金バンプを簡便に均一な組成で得ることができる。
また、本発明に係る合金バンプの製造方法では、第３めっき膜を、第１めっき膜と同一の金属により形成してもよい。
この場合、第３めっき膜を、第１めっき膜及び第２めっき膜よりも薄い膜厚で形成することが好ましい。
このようにすると、表面形状が平滑な外観が得られやすく、熱処理後のバンプ表面が平滑で均一なバンプが形成される。
本発明に係る合金バンプの製造方法において、第１めっき膜、第２めっき膜及び第３めっき膜は、それぞれ、スズ、ビスマス、インジウム、亜鉛、銀、及びそれらの合金のうちのいずれか１つからなることが好ましい。
このようにすると、Ｓｎ及びＳｎ合金バンプ等の製造において従来から用いられているめっき膜形成プロセスと同等のプロセスを適用できるため、置き換えが容易であり、且つ低融点合金バンプを得ることができる。
本発明に係る合金バンプの製造方法において、第１めっき膜、第２めっき膜及び第３めっき膜は、それぞれ単一の金属からなることが好ましい。
このようにすると、各めっき膜が単一金属からなるため、各めっき膜自体の組成のばらつきが生じることなく、それらの膜厚を調整することにより最終的に得られる合金バンプが所望の組成で安定して得ることができる。
本発明に係る合金バンプの製造方法において、第１めっき膜はＳｎからなり、第２めっき膜はＩｎ又はＢｉからなることが好ましい。
このようにすると、第１めっき膜と第２めっき膜との接触面において、Ｓｎ、及びＩｎ又はＢｉの融点よりも低い温度で合金化が開始されるため、熱処理温度を低減することができる。
本発明に係る合金バンプの製造方法において、第１めっき膜はＳｎからなり、第２めっき膜はＩｎからなり、第２めっき膜の上に更なる金属膜を形成することなく、合金バンプを形成する工程を行うことが好ましい。
Ｉｎめっき膜を先に形成した場合、ＩｎよりもＳｎの方が電位が貴であるため、Ｉｎめっき膜を形成した後にＳｎのめっき液に浸漬すると、電解めっきを開始する前に置換反応によってＩｎめっき膜の表面にＳｎが析出する。この状態で電解めっきは正常に行うことができるが、上記置換反応で析出したＳｎ膜の密着性が悪いため、後のレジストの除去工程でＳｎ膜が脱落するおそれがある。従って、まず、Ｓｎめっき膜を形成した後に、Ｉｎめっき膜を形成することが好ましい。また、この理由から、Ｓｎめっき膜の上に形成されたＩｎめっき膜の上に、さらにＳｎめっき膜を形成することなく、２層のめっき膜を溶融して合金バンプを形成することが好ましい。工程の簡略化のためにもそのようにすることが好ましい。
本発明に係る合金バンプの製造方法において、第１めっき膜はＳｎからなり、第２めっき膜はＢｉからなり、第３めっき膜はＳｎからなり、第３めっき膜の上に更なる金属膜を形成することなく、合金バンプを形成する工程を行うことが好ましい。
Ｓｎよりも融点が高いＢｉのめっき膜を最下層に形成すると、熱処理時にＢｉの溶融が十分に進まず、溶融しない部分が残って合金バンプの組成の均一性が悪化するおそれがあるため、第１めっき膜をＳｎめっき膜にすることが好ましい。また、Ｂｉめっき膜の表面は酸化しやすいため、Ｂｉめっき膜を最上層に設けるとＢｉめっき膜の表面が酸化してその酸化層が熱処理時に溶融せずに残留するおそれがあるため、Ｂｉめっき膜（第２めっき膜）の上にＳｎめっき膜（第３めっき膜）を積層する形態が特に好ましい。また、工程の簡略化のためにも第３めっき膜の上に更なる膜を形成せずに合金バンプを形成することが好ましい。
本発明に係る合金バンプの製造方法によると、複雑な工程を必要とせずに、簡便に、所望の組成の合金バンプを組成のばらつきなく安定して得ることができる。
（ａ）〜（ｄ）は、本発明の第１の実施形態に係る合金バンプの製造方法を工程順に示す図である。 （ａ）〜（ｅ）は、本発明の第２の実施形態に係る合金バンプの製造方法を工程順に示す図である。
以下、本発明を実施するための形態を図面に基づいて説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用方法或いはその用途を制限することを意図するものではない。
（第１の実施形態）
まず、本発明の第１の実施形態に係る合金バンプの製造方法について図１を参照しながら説明する。本実施形態ではスズ（Ｓｎ）とインジウム（Ｉｎ）との２種の金属成分を含むＩｎ−Ｓｎ合金からなる合金バンプを基板上に形成する方法について説明する。
図１（ａ）に示すように、例えば半導体等からなる基板１０の表面に、常法により該基板１０の表面を覆うように膜厚が約７０μｍのレジスト膜を形成し、基板１０を露出する開口部１３を有するレジストパターン１２を形成する。次に、開口部１３内における基板１０の上にＵＢＭ１１として、例えばニッケル（Ｎｉ）からなる膜厚が約３μｍのめっき膜を形成しておく。形成するＵＢＭ１１の材料としては、当然にＮｉに限られず、後にその上に形成する合金バンプの材料等に基づいて適宜選択することができ、ＵＢＭの膜厚も適宜変更することができる。また、ＵＢＭ１１はめっき膜に限らず、スパッタ法等の他の方法により形成された金属膜であっても構わない。
本実施形態では、まず、基板１０を覆うようにレジスト膜を形成し、後にＵＢＭ１１を形成する領域のレジスト膜を除去することによりレジストパターン１２を形成したが、印刷法等を用いて、後にＵＢＭ１１を設ける領域に開口部を有するレジストパターン１２を形成するようにしてもよい。また、レジストパターンの厚さは、最終的に形成する合金バンプの高さに応じて適宜決定することができる。
次に、図１（ｂ）に示すように、Ｓｎめっき液を用いて、電気めっきにより開口部１３内におけるＵＢＭ１１上にＳｎめっき膜（第１めっき膜）１４を形成する。ここで、用いられるＳｎめっき液は、基本的に、可溶性第一スズ塩と、液ベースとしての酸またはその塩と、必要に応じて、酸化防止剤、安定剤、錯化剤、界面活性剤、光沢剤、平滑剤、ｐＨ調整剤、導電性塩、防腐剤等の各種添加剤を含有する。また、上記可溶性第一スズ塩としては、例えば、メタンスルホン酸、エタンスルホン酸、２−プロパノールスルホン酸、スルホコハク酸、ｐ−フェノールスルホン酸等の有機スルホン酸の第一スズ塩をはじめ、ホウフッ化第一スズ、硫酸第一スズ、酸化第一スズ、塩化第一スズ、スズ酸ナトリウム、スズ酸カリウム等を用いることができる。
上記酸化防止剤は、浴中のＳｎ２＋の酸化を防止するものであり、例えば、次亜リン酸又はその塩、アスコルビン酸又はその塩、ハイドロキノン、カテコール、レゾルシン、フロログルシン、クレゾールスルホン酸又はその塩、フェノールスルホン酸又はその塩、カテコールスルホン酸又はその塩、ハイドロキノンスルホン酸又はその塩、ヒドラジン等を用いることができる。
上記安定剤は、めっき浴の安定又は分解を防止するためのものであり、例えば、シアン化合物、チオ尿素類、チオ硫酸塩、亜硫酸塩、アセチルシステインなどの含イオウ化合物、クエン酸等のオキシカルボン酸類等の公知の安定剤を用いることができる。
上記錯化剤は、中性領域でＳｎ２＋を安定化させて、白色沈殿が生じたり、浴が分解したりすることを防止するために含有され、例えば、オキシカルボン酸、ポリカルボン酸、モノカルボン酸等を用いることができ、具体的には、グルコン酸、クエン酸、グルコヘプトン酸、グルコノラクトン、グルコヘプトラクトン、ギ酸、酢酸、プロピオン酸、酪酸、アスコルビン酸、シュウ酸、マロン酸、コハク酸、グリコール酸、リンゴ酸、酒石酸、ジグリコール酸、或いはこれらの塩等を用いることができる。特に、グルコン酸、クエン酸、グルコヘプトン酸、グルコノラクトン、グルコヘプトラクトン、或いはこれらの塩が好ましい。さらに、エチレンジアミン、エチレンジアミン四酢酸(ＥＤＴＡ)、ジエチレントリアミン五酢酸(ＤＴＰＡ)、ニトリロ三酢酸(ＮＴＡ)、イミノジ酢酸(ＩＤＡ)、イミノジプロピオン酸(ＩＤＰ)、ヒドロキシエチルエチレンジアミン三酢酸(ＨＥＤＴＡ)、トリエチレンテトラミン六酢酸(ＴＴＨＡ)、エチレンジオキシビス(エチルアミン)−Ｎ,Ｎ,Ｎ′,Ｎ′−テトラ酢酸、グリシン類、ニトリロトリメチルホスホン酸、１−ヒドロキシエタン−１,１−ジホスホン酸、或いはこれらの塩等も用いることができる。
上記界面活性剤は、めっき膜の外観、緻密性、平滑性、密着性等の改善に寄与し、通常のノニオン系、アニオン系、両性、或いはカチオン系等の各種界面活性剤を用いることができる。上記アニオン系界面活性剤としては、アルキル硫酸塩、ポリオキシエチレンアルキルエーテル硫酸塩、ポリオキシエチレンアルキルフェニルエーテル硫酸塩、アルキルベンゼンスルホン酸塩、アルキルナフタレンスルホン酸塩等を用いることができる。カチオン系界面活性剤としては、モノ〜トリアルキルアミン塩、ジメチルジアルキルアンモニウム塩、トリメチルアルキルアンモニウム塩などが挙げられる。ノニオン系界面活性剤としては、Ｃ1〜Ｃ20アルカノール、フェノール、ナフトール、ビスフェノール類、Ｃ1〜Ｃ25アルキルフェノール、アリールアルキルフェノール、Ｃ1〜Ｃ25アルキルナフトール、Ｃ1〜Ｃ25アルコキシルリン酸(塩)、ソルビタンエステル、ポリアルキレングリコール、Ｃ1〜Ｃ22脂肪族アミドなどにエチレンオキシド(ＥＯ)及び／又はプロピレンオキシド(ＰＯ)を２〜３００モル付加縮合させたもの等を用いることができる。両性界面活性剤としては、カルボキシベタイン、スルホベタイン、イミダゾリンベタイン、アミノカルボン酸等を用いることができる。
上記光沢剤又は半光沢剤としては、例えば、ベンズアルデヒド、ｏ−クロロベンズアルデヒド、２,４,６−トリクロロベンズアルデヒド、ｍ−クロロベンズアルデヒド、ｐ−ニトロベンズアルデヒド、ｐ−ヒドロキシベンズアルデヒド、フルフラール、１−ナフトアルデヒド、２−ナフトアルデヒド、２−ヒドロキシ−１−ナフトアルデヒド、３−アセナフトアルデヒド、ベンジリデンアセトン、ピリジデンアセトン、フルフリリデンアセトン、シンナムアルデヒド、アニスアルデヒド、サリチルアルデヒド、クロトンアルデヒド、アクロレイン、グルタルアルデヒド、パラアルデヒド、バニリンなどの各種アルデヒド、トリアジン、イミダゾール、インドール、キノリン、２−ビニルピリジン、アニリン、フェナントロリン、ネオクプロイン、ピコリン酸、チオ尿素類、Ｎ―(３―ヒドロキシブチリデン)―ｐ―スルファニル酸、Ｎ―ブチリデンスルファニル酸、Ｎ―シンナモイリデンスルファニル酸、２,４―ジアミノ―６―(２′―メチルイミダゾリル(１′))エチル―１,３,５―トリアジン、２,４―ジアミノ―６―(２′―エチル―４―メチルイミダゾリル(１′))エチル―１,３,５―トリアジン、２,４―ジアミノ―６―(２′―ウンデシルイミダゾリル(１′))エチル―１,３,５―トリアジン、サリチル酸フェニル、或いは、ベンゾチアゾール、２―メチルベンゾチアゾール、２−メルカプトベンゾチアゾール、２―アミノベンゾチアゾール、２―アミノ―６―メトキシベンゾチアゾール、２―メチル―５―クロロベンゾチアゾール、２―ヒドロキシベンゾチアゾール、２―アミノ―６―メチルベンゾチアゾール、２―クロロベンゾチアゾール、２,５―ジメチルベンゾチアゾール、５―ヒドロキシ―２―メチルベンゾチアゾール等のベンゾチアゾール類等を用いることができる。
上記平滑剤としては、上記光沢剤等と重複するが、β−ナフトール、β−ナフトール−６−スルホン酸、β−ナフタレンスルホン酸、ｍ−クロロベンズアルデヒド、ｐ−ニトロベンズアルデヒド、ｐ−ヒドロキシベンズアルデヒド、(ｏ−、ｐ−)メトキシベンズアルデヒド、バニリン、(２,４−、２,６−)ジクロロベンズアルデヒド、(ｏ−、ｐ−)クロロベンズアルデヒド、１−ナフトアルデヒド、２−ナフトアルデヒド、２(４)−ヒドロキシ−１−ナフトアルデヒド、２(４)−クロロ−１−ナフトアルデヒド、２(３)−チオフェンカルボキシアルデヒド、２(３)−フルアルデヒド、３−インドールカルボキシアルデヒド、サリチルアルデヒド、ｏ−フタルアルデヒド、ホルムアルデヒド、アセトアルデヒド、パラアルデヒド、ブチルアルデヒド、イソブチルアルデヒド、プロピオンアルデヒド、ｎ−バレルアルデヒド、アクロレイン、クロトンアルデヒド、グリオキサール、アルドール、スクシンジアルデヒド、カプロンアルデヒド、イソバレルアルデヒド、アリルアルデヒド、グルタルアルデヒド、１−ベンジリデン−７−ヘプタナール、２,４−ヘキサジエナール、シンナムアルデヒド、ベンジルクロトンアルデヒド、アミン−アルデヒド縮合物、酸化メシチル、イソホロン、ジアセチル、ヘキサンジオン−３,４、アセチルアセトン、３−クロロベンジリデンアセトン、ｓｕｂ.ピリジリデンアセトン、ｓｕｂ.フルフリジンアセトン、ｓｕｂ.テニリデンアセトン、４−(１−ナフチル)−３−ブテン−２−オン、４−(２−フリル)−３−ブテン−２−オン、４−(２−チオフェニル)−３−ブテン−２−オン、クルクミン、ベンジリデンアセチルアセトン、ベンザルアセトン、アセトフェノン、(２,４−、３,４−)ジクロロアセトフェノン、ベンジリデンアセトフェノン、２−シンナミルチオフェン、２−(ω−ベンゾイル)ビニルフラン、ビニルフェニルケトン、アクリル酸、メタクリル酸、エタクリル酸、アクリル酸エチル、メタクリル酸メチル、メタクリル酸ブチル、クロトン酸、プロピレン−１,３−ジカルボン酸、ケイ皮酸、(ｏ−、ｍ−、ｐ−)トルイジン、(ｏ−、ｐ−)アミノアニリン、アニリン、(ｏ−、ｐ−)クロロアニリン、(２,５−、３,４−)クロロメチルアニリン、Ｎ−モノメチルアニリン、４,４′−ジアミノジフェニルメタン、Ｎ−フェニル−(α−、β−)ナフチルアミン、メチルベンズトリアゾール、１,２,３−トリアジン、１,２,４−トリアジン、１,３,５−トリアジン、１,２,３−ベンズトリアジン、イミダゾール、２−ビニルピリジン、インドール、キノリン、モノエタノールアミンとｏ−バニリンの反応物、ポリビニルアルコール、カテコール、ハイドロキノン、レゾルシン、ポリエチレンイミン、エチレンジアミンテトラ酢酸二ナトリウム、ポリビニルピロリドン等を用いることができる。また、ゼラチン、ポリペプトン、Ｎ-(３-ヒドロキシブチリデン)-ｐ-スルファニル酸、Ｎ-ブチリデンスルファニル酸、Ｎ-シンナモイリデンスルファニル酸、２,４-ジアミノ-６-(２'-メチルイミダゾリル(１'))エチル-１,３,５-トリアジン、２,４-ジアミノ-６-(２'-エチル-４-メチルイミダゾリル(１'))エチル-１,３,５-トリアジン、２,４-ジアミノ-６-(２'-ウンデシルイミダゾリル(１'))エチル-１,３,５-トリアジン、サリチル酸フェニル、或いは、ベンゾチアゾール類も平滑剤として有効である。上記ベンゾチアゾール類としては、ベンゾチアゾール、２-メチルベンゾチアゾール、２-メルカプトベンゾチアゾール、２-(メチルメルカプト)ベンゾチアゾール、２-アミノベンゾチアゾール、２-アミノ-６-メトキシベンゾチアゾール、２-メチル-５-クロロベンゾチアゾール、２-ヒドロキシベンゾチアゾール、２-アミノ-６-メチルベンゾチアゾール、２-クロロベンゾチアゾール、２,５-ジメチルベンゾチアゾール、６-ニトロ-２-メルカプトベンゾチアゾール、５-ヒドロキシ-２-メチルベンゾチアゾール、２-ベンゾチアゾールチオ酢酸等を用いることができる。
上記ｐＨ調整剤としては、塩酸、硫酸等の各種の酸、アンモニア水、水酸化カリウム、水酸化ナトリウム等の各種の塩基等を用いることができ、さらに、ギ酸、酢酸、プロピオン酸などのモノカルボン酸類、ホウ酸類、リン酸類、シュウ酸、コハク酸などのジカルボン酸類、乳酸、酒石酸などのオキシカルボン酸類等も用いることができる。
上記導電性塩としては、硫酸、塩酸、リン酸、スルファミン酸、スルホン酸等のナトリウム塩、カリウム塩、マグネシウム塩、アンモニウム塩、アミン塩等を用いることができ、なお、上記ｐＨ調整剤で共用できる場合もある。
上記防腐剤としては、ホウ酸、５−クロロ−２−メチル−４−イソチアゾリン−３−オン、塩化ベンザルコニウム、フェノール、フェノールポリエトキシレート、チモール、レゾルシン、イソプロピルアミン、グアヤコール等を用いることができる。
本実施形態では、組成がメタンスルホン第一スズをスズとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、カテコール３ｇ／Ｌ、ビスフェノールＡポリエトキシレート（ＥО１３モル）１０ｇ／ＬのＳｎめっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、３０℃として膜厚が３２μｍのＳｎめっき膜１４を形成する。
次に、図１（ｃ）に示すように、Ｉｎめっき液を用いて、電気めっきによりＳｎめっき膜１４の上にＩｎめっき膜（第２めっき膜）１５を形成する。ここで、用いられるＩｎめっき液は、基本的に、可溶性インジウム塩を必須成分とし、これに浴ベースとしての酸又はその塩、さらには、必要に応じて、酸化防止剤、安定剤、錯化剤、界面活性剤、光沢剤、平滑剤、ｐＨ調整剤、導電性塩、防腐剤等の各種添加剤を含有する。また、可溶性インジウム塩としては、例えば塩化インジウム、硫酸インジウム、酸化インジウム、有機スルホン酸のインジウム塩等を用いることができる。本実施形態では、組成が塩化インジウムをインジウムとして６０ｇ／Ｌ、メタンスルホン酸２００ｇ／Ｌ、グリシン７５ｇ／Ｌ、ポリビニルピロリドン１ｇ／Ｌ、シスタミン１ｇ／Ｌ、ｐＨ２のＩｎめっき液を用いて、電気めっき条件を２Ａ／ｄｍ２、３０℃として膜厚が３５μｍのＩｎめっき膜１５を形成する。
その後、図１（ｄ）に示すように、例えばエッチング等の方法によりレジストパターン１２を除去し、基板１０に対してピーク温度２００℃で３分間の熱処理を行い、Ｓｎめっき膜１４及びＩｎめっき膜１５を溶融させて略球状のＳｎとＩｎとの質量比が４８：５２である合金からなる合金バンプ１６を形成する。なお、熱処理は、Ｓｎめっき膜１４及びＩｎめっき膜１５を溶融できれば、上記処理条件に特に限定されず、適宜調整できる。
以上のとおり、本実施形態に係る合金バンプの製造方法によると、合金バンプを構成する金属材料のめっき膜を２層形成した後に、熱処理によりそれらを溶融するといった極めて簡便な方法で合金バンプを形成することができて、また、金属成分組成が均一な合金バンプを得ることができる。また、本実施形態のようにＳｎめっき膜とＩｎめっき膜とを積層し、それらを溶融して合金バンプを形成する場合、溶融の温度を、めっき膜に使用された金属単体の融点よりも下げることができるため、低温で溶融することができて有利である。
本実施形態では、下層をＳｎめっき膜とし、上層をＩｎめっき膜としたが、Ｓｎめっき膜とＩｎめっき膜とを積層する場合は、この順番で積層することが好ましい。Ｉｎめっき膜を先に形成した場合、ＩｎよりもＳｎの方が電位が貴であるため、Ｉｎめっき膜を形成した後にＳｎのめっき液に浸漬すると、電解めっきを開始する前に置換反応によってＩｎめっき膜の表面にＳｎが析出する。この状態で電解めっきは正常に行うことができるが、上記置換反応で析出したＳｎ膜の密着性が悪いため、後のレジストの除去工程でＳｎ膜が脱落するおそれがある。従って、まず、Ｓｎめっき膜を形成した後に、Ｉｎめっき膜を形成することが好ましい。
また、上記理由と同様の理由から、Ｓｎめっき膜の上に形成されたＩｎめっき膜の上に、さらにＳｎめっき膜を形成することなく、２層のめっき膜を溶融して合金バンプを形成することが好ましい。工程の簡略化のためにもそのようにすることが好ましい。
（第２の実施形態）
以下に、本発明の第２の実施形態として、３層のめっき膜を形成して、合金バンプを形成する方法について図２を参照しながら説明する。本実施形態では、Ｂｉ−Ｓｎ合金からなるバンプを形成する方法について説明する。
まず、図２（ａ）に示すように、上述の第１の実施形態と同様に、基板２０の上に該基板２０を露出する開口部２３を有するレジストパターン２２を形成する。その後、開口部２３内における基板２０の上にＵＢＭ２１を形成する。
その後、図２（ｂ）に示すように、Ｓｎめっき液を用いて第１めっき膜としてＳｎめっき膜２４を形成する。ここで、Ｓｎめっき液としては、第１の実施形態と同様に可溶性第一スズ塩を必須成分とし、液ベースとしての酸またはその塩と、必要に応じて、酸化防止剤、安定剤、錯化剤、界面活性剤、光沢剤、平滑剤、ｐＨ調整剤、導電性塩、防腐剤等の各種添加剤を加えることができる。本実施形態では、組成はメタンスルホン酸第一スズをスズとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、ハイドロキノンスルホン酸カリウム１．０ｇ／Ｌ、アルキルナフタレンスルホン酸ナトリウム３ｇ／Ｌ、５,５′−ジチオビス(１−フェニル−１Ｈ−テトラゾール)５ｇ／Ｌ、ビスフェノールＦポリエトキシレート（ＥＯ１５モル）１０ｇ／ＬのＳｎめっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、３０℃として膜厚が３０．８μｍのＳｎめっき膜２４を形成する。
次いで、図２（ｃ）に示すように、Ｓｎめっき膜２４の上に、Ｂｉめっき液を用いて、電気めっきによりＢｉめっき膜（第２めっき膜）２５を形成する。用いられるＢｉめっき液は、基本的に、可溶性ビスマス塩を必須成分とし、上記Ｓｎめっき液と同様に、浴ベースとしての酸又はその塩、さらには、必要に応じて、酸化防止剤、安定剤、錯化剤、界面活性剤、光沢剤、平滑剤、ｐＨ調整剤、導電性塩、防腐剤等の各種添加剤を含有する。また、上記可溶性ビスマス塩としては、例えば硫酸ビスマス、酸化ビスマス、塩化ビスマス、臭化ビスマス、硝酸ビスマス、有機スルホン酸のビスマス塩、スルホコハク酸のビスマス塩等を用いることができる。本実施形態では、組成がメタンスルホン酸ビスマスをビスマスとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、ビスフェノールＡポリエトキシレート（ＥО１３モル）１０ｇ／Ｌ、ベンジルジメチルテトラデシルアンモニウムヒドロキシド０．５ｇ／ＬのＢｉめっき液を用いて、電気めっき条件を２Ａ／ｄｍ２、３０℃として膜厚が３４．２μｍのＢｉめっき膜２５を形成する。
次に、図２（ｄ）に示すように、Ｂｉめっき膜２５の上に、上記第１のめっき膜を形成するのに用いためっき液と同一のＳｎめっき液を用いて第３めっき膜としてＳｎめっき膜２６を形成する。本実施形態では、第３めっき膜として、組成がメタンスルホン酸第一スズをスズとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、ハイドロキノンスルホン酸カリウム１．０ｇ／Ｌ、アルキルナフタレンスルホン酸ナトリウム３ｇ／Ｌ、５,５′−ジチオビス(１−フェニル−１Ｈ−テトラゾール)５ｇ／Ｌ、ビスフェノールＦポリエトキシレート（ＥＯ１５モル）１０ｇ／ＬのＳｎめっき液を用いて、電気めっき条件を１Ａ／ｄｍ２、３０℃として膜厚が２．０μｍのＳｎめっき膜２６を形成する。すなわち、第３めっき膜であるＳｎめっき膜２６を第１めっき膜及び第２めっき膜であるＳｎめっき膜及びＢｉめっき膜よりも薄く形成する。これにより、表面が平滑な外観にできる。
その後、図２（ｅ）に示すように、レジストパターン２２を除去し、基板２０に対してピーク温度２６０℃で３分間の熱処理を行い、Ｓｎめっき膜（第１めっき膜）２４、Ｂｉめっき膜（第２めっき膜）２５及びＳｎめっき膜（第３めっき膜）２６を溶融させて略球状のＢｉとＳｎとの質量比が５８：４２である合金からなる合金バンプ２７を形成する。なお、熱処理は、各めっき膜を溶融できれば特にその条件は限定されず、適宜調整できる。
第２の実施形態に係る合金バンプの製造方法によると、合金バンプを構成する金属材料のめっき膜を３層形成した後に、熱処理によりそれらを溶融するといった極めて簡便な方法で合金バンプを形成することができて、また、金属成分組成が均一な合金バンプを得ることができる。
本実施形態では、Ｂｉ−Ｓｎ合金からなるバンプを形成する方法として、Ｓｎめっき膜（第１めっき膜）、Ｂｉめっき膜（第２めっき膜）及びＳｎめっき膜（第３めっき膜）を順次積層したが、第１の実施形態のように、Ｓｎめっき膜（第１めっき膜）及びＢｉめっき膜（第２めっき膜）のみを積層して合金バンプを製造しても構わない。但し、Ｓｎめっき膜とＢｉめっき膜とを積層する場合は、この順番で積層することが好ましい。Ｓｎよりも融点が高いＢｉのめっき膜を最下層に形成すると、熱処理時にＢｉの溶融が十分に進まず、溶融しない部分が残って合金バンプの組成の均一性が悪化するおそれがある。従って、第１めっき膜をＳｎめっき膜にすることが好ましい。
また、Ｂｉめっき膜の表面は酸化しやすいため、Ｂｉめっき膜を最上層に設けるとＢｉめっき膜の表面が酸化してその酸化層が熱処理時に溶融せずに残留するおそれがあるため、上記第２の実施形態のように、Ｓｎめっき膜（第１めっき膜）、Ｂｉめっき膜（第２めっき膜）及びＳｎめっき膜（第３めっき膜）を順次積層する形態が特に好ましい。
以上の第１の実施形態及び第２の実施形態では、Ｉｎ−Ｓｎ二元合金からなる合金バンプ、及びＢｉ−Ｓｎ二元合金からなる合金バンプを形成したが、３種の金属成分からなる三元合金バンプや、それ以上の金属成分を含む合金バンプを形成することも可能である。例えば、三元合金からなる合金バンプを製造する場合、それぞれ異なる単一の金属成分を含むめっき膜を３層重ねた（例えばＢｉめっき膜とＳｎめっき膜とＩｎめっき膜）後に、熱処理によりそれらを溶融することにより、三元合金からなる合金バンプを製造することができる。この他に、単一の金属成分を含むめっき膜（例えばＩｎめっき膜）と二元合金めっき膜（例えばＢｉ−Ｓｎ合金めっき膜）を重ねた後に、熱処理によりそれらを溶融することにより三元合金からなる合金バンプを製造することもできる。また、上記実施形態では、金属材料としてＳｎ、Ｂｉ及びＩｎを用いたが、これらに限られず、例えば亜鉛（Ｚｎ）や銀（Ａｇ）といった金属を用いることもできる。
以下に、本発明に係る合金バンプの製造方法を詳細に説明するための実施例を示す。
本実施例では、本発明に係る合金バンプの製造方法を用いて作製した合金バンプと、めっき膜を積層せずに、複数の金属成分を含む合金めっき液を用いて従来の方法で形成された合金バンプとの組成の均一性を測定し、比較した。
具体的に、実施例１〜５、１５、１７では、本発明の上記第２の実施形態において示したＳｎめっき条件及びＢｉめっき条件と同様の条件（膜厚を除く）を用いて、ＢｉとＳｎとの合金バンプを形成した。各めっき膜の膜厚及び積層の順序は下記表１に示す。
また、実施例６〜９、１４、１８では、本発明の上記第１の実施形態において示したＩｎめっき条件及びＳｎめっき条件と同様の条件（膜厚を除く）を用いて、ＩｎとＳｎとの合金バンプを形成した。また、実施例１０、１１、１６では、本発明の上記第１の実施形態において示したＩｎめっき条件と同様の条件（膜厚を除く）と、本発明の上記第２の実施形態において示したＢｉめっき条件と同様の条件（膜厚を除く）とを用いて、ＩｎとＢｉとの合金バンプを形成した。各めっき膜の膜厚及び積層の順序は下記表１に示す。
また、実施例１２、１３ではＢｉとＳｎとＡｇとの合金バンプを形成した。具体的に、実施例１２では、本発明の上記第２の実施形態において示したＢｉめっき条件と同様の条件（膜厚を除く）を用いて、Ｂｉめっき膜を形成し、その上に、組成がメタンスルホン酸第一スズをスズとして５０ｇ／Ｌ、メタンスルホン酸銀を銀として０．５ｇ／Ｌ、メタンスルホン酸１２０ｇ／Ｌ、チオビス（ジエチレンジグリコール）１２０ｇ／Ｌ、ビスフェノールＡエトキシレート（ＥО１５モル）１０ｇ／Ｌ、カテコール２．０ｇ／ＬのＳｎ‐Ａｇ合金めっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、２５℃として膜厚が３３．１μｍのＳｎ−Ａｇ合金めっき膜を形成した。その後にそれらを溶融して合金バンプを形成した。また、実施例１３では、本発明の上記第２の実施形態において示したＳｎめっき条件及びＢｉめっき条件と同様の条件（膜厚を除く）を用いて、Ｂｉめっき膜及びＳｎめっき膜を順次形成し、その上に、組成がチオ硫酸銀を銀として２０ｇ／Ｌ、チオ硫酸ナトリウム４５０ｇ／Ｌ、ピロ亜硫酸ナトリウム２０ｇ／Ｌ、ＰＥＧ４０００を１ｇ／ＬのＡｇめっき液を用いて、電気めっき条件を２Ａ／ｄｍ２、３０℃として膜厚が０．２μｍのＡｇめっき膜を形成した。さらに、その上に本発明の上記第２の実施形態において示したＳｎめっき条件と同様の条件（膜厚を除く）を用いて、Ｓｎめっき膜を形成し、その後にそれらを溶融して合金バンプを形成した。各めっき膜の膜厚は下記表１に示す。
一方、比較例では、従来の方法により、合金めっき液を用いて１層の合金めっき膜を形成し、これを溶融することにより合金バンプを形成した。具体的に、比較例１では、組成がメタンスルホン酸第一スズをスズとして１５ｇ／Ｌ、メタンスルホン酸ビスマスをビスマスとして４０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、３,３′−ジチオビス−プロパンスルホン酸ジナトリウム塩４．５ｇ／Ｌ、スチレン化ポリエトキシレート（ＥО１０モル）５ｇ／Ｌ、ハイドロキノン３．０ｇ／ＬのＢｉ−Ｓｎ合金めっき液を用いて、めっき条件を２Ａ／ｄｍ２、２５℃として膜厚が７０μｍのＢｉ−Ｓｎ合金めっき膜を形成し、その後、ピーク温度２６０℃で３分間の熱処理を行い、溶融させて略球状のＳｎとＢｉとの質量比が４２：５８である合金からなる合金バンプを形成した。比較例２、３では組成がスルファミン酸第一スズをスズとして５０ｇ／Ｌ、スルファミン酸インジウムをインジウムとして１０ｇ／Ｌ、スルファミン酸１５０ｇ／Ｌ、イミダゾール１０ｇ／Ｌ、ビスフェノールＡポリエトキシレート（ＥО１５モル）１０ｇ／Ｌ、ベンジルトリブチルアンモニウムヒドロキシド２ｇ／Ｌ、ポリエチレンイミン１ｇ／Ｌ、カテコール０．５ｇ／ＬのＩｎ−Ｓｎ合金めっき液を用いて、めっき条件を１．５Ａ／ｄｍ２、３０℃として膜厚が７０μｍのＩｎ−Ｓｎ合金めっき膜を形成し、その後、ピーク温度１６０℃で３分間の熱処理を行い、溶融させて略球状のＩｎとＳｎの質量比が５２：４８と６５：３５である合金からなる合金バンプを形成した。
また、各実施例及び比較例の合金バンプに対して、エネルギー分散型Ｘ線分析装置（ＥＤＸ）を用いて、合金バンプの組成の分析を行った。
以下の表１に各実施例及び比較例のＵＢＭ及び各めっき膜の膜厚及び組成、合金比率、並びに合金比率の差異を示す。

合金比率差異の算出方法
任意の10箇所の合金比率をEDXで含有率を測定し、10点の上限から下限を引いた重量％。
表１に示すように、本発明に係る製造方法を用いて形成された合金バンプである実施例１〜１９では、従来の方法を用いて形成された合金バンプである比較例１〜３と比較して、合金比率の差異が小さく、組成が均一であることがわかる。また、実施例１２及び１３に示す通り、本発明の製造方法を用いると、２元合金バンプのみならず３元合金バンプを形成する場合であっても、組成が均一な合金バンプを得ることができる。さらに、実施例２、３、５、８、９、１１、１３、１５、１７、１８、１９に示すように、形成するめっき膜は２層に限らず、３層以上であっても組成が均一な合金バンプを形成することができる。
次に、本発明の合金バンプの製造方法を用いて形成した合金バンプの組成の均一性を詳細に分析するために、合金バンプの下層域、中層域、上層域の各領域における金属成分の組成比をＥＤＸ分析によって比較検討した。
まず、本発明の合金バンプの製造方法を用いて、ＮｉからなるＵＢＭ上に組成がメタンスルホン酸第一スズをスズとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、カテコールスルホン酸１．０ｇ／Ｌ、ビスフェノールFポリエトキシレート(ＥО１５モル)１０ｇ／ＬのＳｎめっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、３０℃として膜厚が１３．９μｍのＳｎめっき膜及び、組成が硫酸インジウムをインジウムとして４０ｇ／Ｌ、硫酸５０ｇ／Ｌ、硫酸アルミニウム５ｇ／Ｌ、ＰＥＧ２００００を１ｇ／ＬのＩｎめっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、３０℃として膜厚が２６．１μｍのＩｎめっき膜を順次形成した後に、それらを溶融して形成したＩｎ−Ｓｎ合金バンプに対してＥＤＸ分析を行った。具体的に、この合金バンプに対してＥＤＸマッピングを行い、それぞれ均等に３分割されたバンプの下層域、中層域及び上層域におけるＩｎとＳｎとの組成比の測定結果について以下の表２に示す。
また、ＮｉからなるＵＢＭ上に、組成がメタンスルホン酸第一スズをスズとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、ハイドロキノンスルホン酸カリウム１．０ｇ／Ｌ、ベンジルトリブチルアンモニウムヒドロキシド０．５ｇ／Ｌ、クミルフェノールポリエトキシレート（ＥО２０モル）１０ｇ／ＬのＳｎめっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、３０℃として膜厚が１７．６μｍのＳｎめっき膜及び、組成がメタンスルホン酸ビスマスをビスマスとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、ＰＥＧ２００００を８．０ｇ／Ｌ、５−メルカプト−１−メチルイミダゾール１．０ｇ／ＬのＢｉめっき液を用いて、電気めっき条件を２Ａ／ｄｍ２、３０℃として膜厚が２０．４μｍのＢｉめっき膜を形成した後、さらに組成がメタンスルホン酸第一スズをスズとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、ハイドロキノンスルホン酸カリウム１．０ｇ／Ｌ、ベンジルトリブチルアンモニウムヒドロキシド０．５ｇ／Ｌ、クミルフェノールポリエトキシレート（ＥО２０モル）１０ｇ／ＬのＳｎめっき液を用いて、電気めっき条件を１Ａ／ｄｍ２、３０℃として膜厚が２μｍのＳｎめっき膜を順次形成した後に、それらを溶融して形成したＢｉ−Ｓｎ合金バンプに対してＥＤＸ分析を行った。具体的に、この合金バンプに対してＥＤＸマッピングを行い、それぞれ均等に３分割されたバンプの下層域、中層域及び上層域におけるＢｉとＳｎとの組成比の測定結果について以下の表３に示す。
また、ＮｉからなるＵＢＭ上に組成がスルファミン酸インジウムをインジウムとして５０ｇ／Ｌ、スルファミン酸５０ｇ／Ｌ、スルファミン酸ナトリウム１００ｇ／Ｌ、塩化ナトリウム１０ｇ／Ｌ、トリエタノールアミン３ｇ／ＬのＩｎめっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、３０℃として膜厚が３２．３μｍのＩｎめっき膜及び、組成がメタンスルホン酸ビスマスをビスマスとして５０ｇ／Ｌ、メタンスルホン酸１００ｇ／Ｌ、ＰＥＧ２００００を１０ｇ／Ｌ、ジステアリルジメチルアンモニウムクロリド０．２ｇ／ＬのＢｉめっき液を用いて、電気めっき条件を２Ａ／ｄｍ２、３０℃として膜厚が４．７μｍのＢｉめっき膜を形成した後、さらに組成がスルファミン酸インジウムをインジウムとして５０ｇ／Ｌ、スルファミン酸５０ｇ／Ｌ、スルファミン酸ナトリウム１００ｇ／Ｌ、塩化ナトリウム１０ｇ／Ｌ、トリエタノールアミン３ｇ／ＬのＩｎめっき液を用いて、電気めっき条件を３Ａ／ｄｍ２、３０℃として膜厚が３μｍのＩｎめっき膜を形成した後に、それらを溶融して形成したＩｎ−Ｂｉ合金バンプに対してＥＤＸ分析を行った。具体的に、この合金バンプに対してＥＤＸマッピングを行い、それぞれ均等に３分割されたバンプの下層域、中層域及び上層域におけるＩｎとＢｉとの組成比の測定結果について以下の表４に示す。
表２〜表４から、本発明の合金バンプの製造方法により形成された上記の各合金めっきにおいて含まれる複数の金属成分は、下層域、中層域及び上層域において、その含有比率が各領域において差がほとんどなく、それぞれ均一に分布していることがわかる。
以上のとおり、本発明に係る合金バンプの製造方法によると、簡便に組成が均一な合金バンプを得ることができる。
１０，２０ 基板
１１，２１ アンダーバンプメタル（ＵＢＭ）
１２，２２ レジストパターン
１３，２３ 開口部
１４ Ｓｎめっき膜（第１めっき膜）
１５ Ｉｎめっき膜（第２めっき膜）
１６ （Ｉｎ−Ｓｎ）合金バンプ
２４ Ｓｎめっき膜（第１めっき膜）
２５ Ｂｉめっき膜（第２めっき膜）
２６ Ｓｎめっき膜（第３めっき膜）
２７ （Ｂｉ−Ｓｎ）合金バンプ

Claims (9)

  1. 基板の上に、該基板を露出する開口部を有するレジストパターンを形成する工程と、
    前記開口部内における前記基板の上にアンダーバンプメタルを形成する工程と、
    前記アンダーバンプメタルの上に、電気めっきにより第１めっき膜を形成する工程と、
    前記第１めっき膜の上に、電気めっきにより前記第１めっき膜が含む金属成分を含まない第２めっき膜を形成する工程と、
    前記レジストパターンを除去する工程と、
    前記基板に熱処理を施して前記第１めっき膜と第２めっき膜とを合金化することにより合金バンプを形成する工程とを備えていることを特徴とする合金バンプの製造方法。
  2. 前記第２めっき膜を形成した後に、前記第２めっき膜の上に、電気めっきにより第３めっき膜を形成する工程をさらに備えることを特徴とする請求項１に記載の合金バンプの製造方法。
  3. 前記第３めっき膜を、前記第１めっき膜と同一の金属により形成することを特徴とする請求項２に記載の合金バンプの製造方法。
  4. 前記第３めっき膜を、前記第１めっき膜及び第２めっき膜よりも薄い膜厚で形成することを特徴とする請求項３に記載の合金バンプの製造方法。
  5. 前記第１めっき膜、第２めっき膜及び第３めっき膜は、それぞれ、スズ、ビスマス、インジウム、亜鉛、銀、及びそれらの合金のうちのいずれか１つからなることを特徴とする請求項１〜４のいずれか１項に記載の合金バンプの製造方法。
  6. 前記第１めっき膜、第２めっき膜及び第３めっき膜は、それぞれ単一の金属からなることを特徴とする請求項１〜５に記載の合金バンプの製造方法。
  7. 前記第１めっき膜はＳｎからなり、前記第２めっき膜はＩｎ又はＢｉからなることを特徴とする請求項１又は２に記載の合金バンプの製造方法。
  8. 前記第１めっき膜はＳｎからなり、前記第２めっき膜はＩｎからなり、前記第２めっき膜の上に更なる金属膜を形成することなく、前記合金バンプを形成する工程を行うことを特徴とする請求項１に記載の合金バンプの製造方法。
  9. 前記第１めっき膜はＳｎからなり、前記第２めっき膜はＢｉからなり、前記第３めっき膜はＳｎからなり、前記第３めっき膜の上に更なる金属膜を形成することなく、前記合金バンプを形成する工程を行うことを特徴とする請求項３に記載の合金バンプの製造方法。
JP2016553173A 2014-10-10 2015-10-09 合金バンプの製造方法 Pending JPWO2016056656A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014209372 2014-10-10
JP2014209372 2014-10-10
PCT/JP2015/078804 WO2016056656A1 (ja) 2014-10-10 2015-10-09 合金バンプの製造方法

Publications (1)

Publication Number Publication Date
JPWO2016056656A1 true JPWO2016056656A1 (ja) 2017-09-14

Family

ID=55653260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016553173A Pending JPWO2016056656A1 (ja) 2014-10-10 2015-10-09 合金バンプの製造方法

Country Status (6)

Country Link
US (1) US10062657B2 (ja)
EP (1) EP3206225A4 (ja)
JP (1) JPWO2016056656A1 (ja)
KR (2) KR20160145191A (ja)
TW (1) TWI689631B (ja)
WO (1) WO2016056656A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160145191A (ko) 2014-10-10 2016-12-19 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법
US20180016690A1 (en) 2016-07-18 2018-01-18 Rohm And Haas Electronic Materials Llc Indium electroplating compositions containing 2-imidazolidinethione compounds and methods for electroplating indium
US20180016689A1 (en) * 2016-07-18 2018-01-18 Rohm And Haas Electronic Materials Llc Indium electroplating compositions and methods for electroplating indium
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
JP7335036B2 (ja) * 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法
JP7091406B2 (ja) * 2019-09-11 2022-06-27 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
JP7080867B2 (ja) * 2019-09-11 2022-06-06 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
JP7091405B2 (ja) * 2019-09-11 2022-06-27 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法
US20230072996A1 (en) * 2020-02-05 2023-03-09 Ishihara Chemical Co., Ltd. STRUCTURE CONTAINING Sn LAYER OR Sn ALLOY LAYER
JP2022043722A (ja) * 2020-09-04 2022-03-16 株式会社新菱 Ｓｎ－Ｉｎ系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
US20230304180A1 (en) * 2022-03-24 2023-09-28 Rohm And Haas Electronic Materials Llc Method of inhibiting tarnish formation and corrosion

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287647A (ja) * 1986-06-06 1987-12-14 Matsushita Electric Ind Co Ltd 半導体チツプの接続バンプ
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
JP2002043348A (ja) * 2000-07-24 2002-02-08 Nippon Telegr & Teleph Corp <Ntt> 鉛フリーはんだバンプとその形成法
JP2002203868A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 電極の形成方法
JP2005064303A (ja) * 2003-08-15 2005-03-10 Sony Corp 光電気複合基板装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407839B2 (ja) 1995-12-27 2003-05-19 富士通株式会社 半導体装置のはんだバンプ形成方法
JP4115306B2 (ja) 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
JP2008218483A (ja) 2007-02-28 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP4724192B2 (ja) 2008-02-28 2011-07-13 株式会社東芝 電子部品の製造方法
JP2010040691A (ja) 2008-08-04 2010-02-18 Ebara Corp 鉛フリーバンプ形成方法
WO2010050185A1 (ja) 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP4632380B2 (ja) 2009-06-04 2011-02-16 協和電線株式会社 めっき被膜接続端子部材、これを用いた接続端子、これに用いられるめっき被膜材及び多層めっき材料、並びにめっき被膜接続端子部材の製造方法
EP2405469B1 (en) * 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
CN102064120B (zh) * 2010-10-22 2012-02-15 中国科学院上海微系统与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法
JP5659821B2 (ja) 2011-01-26 2015-01-28 三菱マテリアル株式会社 Ｓｎ合金バンプの製造方法
JP2013008829A (ja) 2011-06-24 2013-01-10 Mitsubishi Materials Corp Ｓｎ−Ａｇ系合金はんだバンプの形成方法
JP6035714B2 (ja) 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
KR20160145191A (ko) 2014-10-10 2016-12-19 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287647A (ja) * 1986-06-06 1987-12-14 Matsushita Electric Ind Co Ltd 半導体チツプの接続バンプ
JP2001308129A (ja) * 2000-04-19 2001-11-02 Advanced Interconnect Technology Ltd 鉛フリーバンプの形成方法
JP2002043348A (ja) * 2000-07-24 2002-02-08 Nippon Telegr & Teleph Corp <Ntt> 鉛フリーはんだバンプとその形成法
JP2002203868A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 電極の形成方法
JP2005064303A (ja) * 2003-08-15 2005-03-10 Sony Corp 光電気複合基板装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LEE, SEEN FANG ET AL.: "Effects of Stacking Sequence of Electrodeposited Sn and Bi Layers on reflowed Sn-Bi Solder Alloys", 2012 35TH IEEE/CPMT INTERNATIONAL ELECTRONICS MANUFACTURING TECHNOLOGY CONFERENCE (IEMT), JPN6019034118, November 2012 (2012-11-01), pages 1 - 6, XP032415489, ISSN: 0004223451, DOI: 10.1109/IEMT.2012.6521792 *

Also Published As

Publication number Publication date
EP3206225A4 (en) 2018-07-04
WO2016056656A1 (ja) 2016-04-14
EP3206225A1 (en) 2017-08-16
KR20170087969A (ko) 2017-07-31
TWI689631B (zh) 2020-04-01
KR20160145191A (ko) 2016-12-19
US20170330850A1 (en) 2017-11-16
US10062657B2 (en) 2018-08-28
KR101778498B1 (ko) 2017-09-13
TW201619447A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
WO2016056656A1 (ja) 合金バンプの製造方法
JP3513709B2 (ja) 前処理によるスズホイスカーの防止方法
JP6442722B2 (ja) 電気メッキ式の突起電極形成方法
TWI785157B (zh) 含有錫層或錫合金層的結構體
JP5412612B2 (ja) スズ及びスズ合金メッキ浴、当該浴により電着皮膜を形成した電子部品
JP2010265491A (ja) スズ又はスズ合金メッキ浴、及び当該メッキ浴を用いたバレルメッキ方法
JP4756886B2 (ja) 非シアン系のスズ−銀合金メッキ浴
JP2015036449A (ja) 電気高純度スズ又はスズ合金メッキ浴及び当該メッキ浴で形成した突起電極
JP6606812B2 (ja) Ｓｎ層又はＳｎ合金層を含む構造体
JP2005002368A (ja) ホイスカー防止用スズメッキ浴
JP2000026994A (ja) 電気・電子回路部品
JP7437057B2 (ja) Ｓｎ層又はＳｎ合金層を含む構造体
WO2022249500A1 (ja) アンダーバリアメタルとソルダー層とを含む構造体及び構造体の製造方法
TW202130856A (zh) 含有錫層或錫合金層的結構體
JP4081788B2 (ja) スズメッキ浴、当該浴を用いたバレルメッキ方法
JP4117537B2 (ja) スズホイスカーの防止方法
EP3276047B1 (en) Plating solution using sulfonium salt
JPH11269692A (ja) 錫−銀系合金酸性電気めっき浴
JP2006165426A (ja) フィルムキャリアなどの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200929