TWI689631B - 合金凸塊的製造方法 - Google Patents

合金凸塊的製造方法 Download PDF

Info

Publication number
TWI689631B
TWI689631B TW104133368A TW104133368A TWI689631B TW I689631 B TWI689631 B TW I689631B TW 104133368 A TW104133368 A TW 104133368A TW 104133368 A TW104133368 A TW 104133368A TW I689631 B TWI689631 B TW I689631B
Authority
TW
Taiwan
Prior art keywords
plating film
alloy
plating
film
forming
Prior art date
Application number
TW104133368A
Other languages
English (en)
Other versions
TW201619447A (zh
Inventor
伊內祥哉
幡部賢
Original Assignee
日商石原化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商石原化學股份有限公司 filed Critical 日商石原化學股份有限公司
Publication of TW201619447A publication Critical patent/TW201619447A/zh
Application granted granted Critical
Publication of TWI689631B publication Critical patent/TWI689631B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent

Abstract

本發明提供一種合金凸塊的製造方法。該方法為了製造合金凸塊，在基板(10)上形成具有露出該基板(10)的開口部(13)的抗蝕圖案(12)，在開口部(13)內的基板(10)上形成凸塊下金屬(11)，通過電鍍在凸塊下金屬(11)上形成第一鍍膜(14)，通過電鍍在第一鍍膜(14)上形成不含第一鍍膜(14)所含金屬成分的第二鍍膜(15)，除去抗蝕圖案(12)，通過對基板(10)實施熱處理使第一鍍膜(14)和第二鍍膜(15)合金化而形成合金凸塊(16)。

Description

合金凸塊的製造方法
本發明涉及合金凸塊(alloy bump)的製造方法，尤其涉及採用鍍法(plating method)的合金凸塊的製造方法。
以往，在電路板上安裝電子部件等時採用倒裝晶片安裝等，此時電路板上形成凸起電極(凸塊)。作為形成該凸塊的方法，例如採用金屬鍍，特別是採用電鍍。
採用電鍍形成金屬凸塊的方法例如被專利文獻1所公開。具體而言，為了採用電鍍形成金屬凸塊，首先，在電路板上形成具有開口部的抗蝕圖案，接著，通過電鍍在開口部內的電路板上形成由金屬鍍膜製成的金屬凸塊。這樣一來，可以利用抗蝕劑的厚度來控制金屬凸塊的高度，例如可以通過增加抗蝕劑的厚度形成高寬比大的金屬凸塊。
作為金屬凸塊的材料，以錫(Sn)為代表，使用鉛(Pb)、鉍(Bi)、鋅(Zn)、銅(Cu)或銀(Ag)等各種金屬，尤其是近年來，大多使用含有這些金屬成分的合金。在形成由合金製成的凸塊時，例如可以採用製備含有兩種以上的上述金屬的鍍液，使用該鍍液通過電鍍形成合金鍍膜的方法。
然而，由於近年來電子電路的微細化，在增加抗蝕劑厚度形成高寬比大的合金凸塊時，有時在形成凸塊的抗蝕劑的開口部的底部一部 分金屬難以析出，另一部分金屬大量析出，存在電鍍組成不穩定的問題。為了解決此問題，例如專利文獻2中提出了使Sn-Ag合金凸塊的金屬組成穩定的方法。專利文獻2中，在使用Sn-Ag合金鍍液通過電鍍形成合金鍍膜時，對鍍液的酸濃度進行監測，根據該酸濃度調整鍍液中的Ag濃度。通過這樣做，可以保持Ag的析出量一定，從而可以保持合金凸塊的金屬組成一定。
現有技術文獻
專利文獻
專利文獻1：日本特開平9-186161號公報。
專利文獻2：日本特開2013-8829號公報。
然而，如上所述，合金鍍液的組成控制極其困難，雖然也可以像專利文獻2那樣，適當調整合金鍍液的組成，但需要持續進行酸濃度的監控，難以對組成進行微調，因此要求能夠更簡便地使合金鍍膜的組成穩定化的方法。
本發明是鑒於上述問題而完成的，其目的在於能夠更簡便地進行合金凸塊的組成控制，得到組成無偏差的均勻合金凸塊。
為了達成上述目的，本發明通過採用電鍍將至少兩層鍍膜重疊後，實施加熱處理對這些鍍膜進行合金化而形成合金凸塊。
具體而言，本發明所涉及的合金凸塊的製造方法特徵在於包括：在基板上形成具有露出該基板的開口部的抗蝕圖案的步驟、在開口部 內的上述基板上形成凸塊下金屬(under bump metal)的步驟、通過電鍍在凸塊下金屬上形成第一鍍膜的步驟、通過電鍍在第一鍍膜上形成不含第一鍍膜所含金屬成分的第二鍍膜的步驟、除去抗蝕圖案的步驟、以及通過對基板實施熱處理使第一鍍膜和第二鍍膜合金化而形成合金凸塊的步驟。
根據本發明所涉及的合金凸塊的製造方法，通過將由互不相同的金屬製成的第一鍍膜和第二鍍膜層壓後，實施加熱處理使二者合金化而形成合金凸塊，因此無需複雜的步驟即可簡便、無偏差且穩定地得到所需組成的合金凸塊。另外，通過調整第一金屬鍍膜和第二金屬鍍膜各自的膜厚，可以簡便地對所得合金凸塊的組成進行調整。進而，可以將低熔點金屬作為鍍膜進行層壓，從而讓用於合金化的熱處理的溫度低於鍍膜所使用的金屬單質的熔點。
本發明所涉及的合金凸塊的製造方法還可包括：形成第二鍍膜後，通過電鍍在第二鍍膜上形成第三鍍膜的步驟。
這樣一來，通過將三層含有單一金屬成分的鍍膜重疊，可以簡便地得到組成均勻的由三元合金製成的合金凸塊。
另外，本發明所涉及的合金凸塊的製造方法中，可以使用與第一鍍膜相同的金屬形成第三鍍膜。
在此情況下，較佳以比第一鍍膜和第二鍍膜更薄的膜厚形成第三鍍膜。
這樣一來，容易得到表面形狀光滑的外觀，形成熱處理後凸塊表面光滑且均勻的凸塊。
本發明所涉及的合金凸塊的製造方法中，第一鍍膜、第二鍍 膜和第三鍍膜較佳分別由錫、鉍、銦、鋅、銀、以及它們的合金中的任一種製成。
這樣一來，可以適用與Sn和Sn合金凸塊等的製造中以往使用的鍍膜形成工藝同等的工藝，因此容易替換，並且可以得到低熔點合金凸塊。
本發明所涉及的合金凸塊的製造方法中，第一鍍膜、第二鍍膜和第三鍍膜較佳分別由單一金屬製成。
這樣一來，由於各鍍膜由單一金屬製成，因此各鍍膜自身的組成不會產生偏差，通過調整它們的膜厚，最終所得的合金凸塊能夠以所需組成穩定地得到。
本發明所涉及的合金凸塊的製造方法中，較佳第一鍍膜由Sn製成，第二鍍膜由In或Bi製成。
這樣一來，在第一鍍膜和第二鍍膜的接觸面，以低於Sn和In或Bi的熔點的溫度開始合金化，因此能夠降低熱處理溫度。
本發明所涉及的合金凸塊的製造方法中，較佳第一鍍膜由Sn製成，第二鍍膜由In製成，不在第二鍍膜上進一步形成金屬膜，而是進行形成合金凸塊的步驟。
在先形成In鍍膜的情況下，由於Sn的電勢比In高，因此若在形成In鍍膜後將其浸漬到Sn的鍍液中，則在開始化學鍍之前會因取代反應而在In鍍膜的表面析出Sn。雖然在此狀態下化學鍍可以正常進行，但上述取代反應中析出的Sn膜的密合性差，所以在此後抗蝕劑的除去步驟中Sn膜有可能脫落。因此，較佳首先形成Sn鍍膜後，再形成In鍍膜。另外，由於以上原 因，較佳不在形成於Sn鍍膜上的In鍍膜上進一步形成Sn鍍膜，而是將兩層鍍膜熔融形成合金凸塊。為了簡化步驟也較佳這樣做。
本發明所涉及的合金凸塊的製造方法中，第一鍍膜由Sn製成，第二鍍膜由Bi製成，第三鍍膜由Sn製成，不在第三鍍膜上進一步形成金屬膜，而是進行形成所述合金凸塊的步驟。
如果在最下層形成熔點比Sn高的Bi的鍍膜，則熱處理時Bi的熔融進行不充分，有可能殘留未熔融的部分而使合金凸塊的組成的均勻性惡化，因此較佳第一鍍膜為Sn鍍膜。另外，由於Bi鍍膜的表面易氧化，所以若將Bi鍍膜設置在最上層則Bi鍍膜的表面會氧化，該氧化層在熱處理時有可能不熔融而殘留，因此特別較佳在Bi鍍膜(第二鍍膜)上層壓Sn鍍膜(第三鍍膜)的方式。另外，為了簡化步驟也較佳不在第三鍍膜上進一步形成膜而是形成合金凸塊。
根據本發明所涉及的合金凸塊的製造方法，無需複雜的步驟即可簡便、組成無偏差且穩定地得到所需組成的合金凸塊。
10、20‧‧‧基板
11、21‧‧‧凸塊下金屬(UBM)
12、22‧‧‧抗蝕圖案
13、23‧‧‧開口部
14‧‧‧Sn鍍膜(第一鍍膜)
15‧‧‧In鍍膜(第二鍍膜)
16‧‧‧(In-Sn)合金凸塊
24‧‧‧Sn鍍膜(第一鍍膜)
25‧‧‧Bi鍍膜(第二鍍膜)
26‧‧‧Sn鍍膜(第三鍍膜)
27‧‧‧(Bi-Sn)合金凸塊
圖1(a)至1(d)是以步驟順序表示本發明的第一實施方式所涉及的合金凸塊的製造方法的圖。
圖2(a)至2(e)是以步驟順序表示本發明的第二實施方式所涉及的合金凸塊的製造方法的圖。
以下，根據附圖對本發明的實施方式進行說明。以下較佳實 施方式的說明，本質上僅為示例，並不意圖限制本發明、本發明的適用方法或其用途。
第一實施方式
首先，參照圖1對本發明的第一實施方式所涉及的合金凸塊的製造方法進行說明。本實施方式中，對在基板上形成由含有錫(Sn)和銦(In)兩種金屬成分的In-Sn合金製成的合金凸塊的方法進行說明。
如圖1(a)所示，例如採用常規方法在由半導體等構成的基板10的表面形成膜厚約70μm的抗蝕劑膜覆蓋該基板10的表面，形成具有露出基板10的開口部13的抗蝕圖案12。接著，在開口部13內的基板10上形成例如由鎳(Ni)製成的膜厚約3μm的鍍膜作為凸塊下金屬(UBM)11。所形成的UBM11的材料當然不限於Ni，可以根據之後在其上形成的合金凸塊的材料等適當選擇，也可以適當改變UBM的膜厚。另外，UBM11不限於鍍膜，也可以是採用濺射法等其他方法形成的金屬膜。
本實施方式中，首先，覆蓋基板10形成抗蝕劑膜，通過將之後形成UBM11的區域的抗蝕劑膜除去形成抗蝕圖案12，也可以採用印刷法等，在之後設置UBM11的區域形成具有開口部的抗蝕圖案12。另外，抗蝕圖案的厚度可以根據最終形成的合金凸塊的高度適當決定。
接著，如圖1(b)所示，使用Sn鍍液，通過電鍍在開口部13內的UBM11上形成Sn鍍膜(第一鍍膜)14。此處，所用的Sn鍍液基本上含有可溶性亞錫鹽、作為酸或其鹽的液體，根據需要還含有抗氧化劑、穩定劑、配位劑、表面活性劑、光亮劑、增滑劑、pH調節劑、導電性鹽、防腐劑等各種添加劑。另外，作為上述可溶性亞錫鹽，例如可以使用甲磺酸、乙磺 酸、2-丙醇磺酸(2-propanol sulfonic acid)、磺基琥珀酸、對苯酚磺酸等有機磺酸的亞錫鹽，還可以使用氟硼酸亞錫、硫酸亞錫、氧化亞錫、氯化亞錫、錫酸鈉、錫酸鉀等。
上述抗氧化劑是防止鍍浴中的Sn2+氧化的添加劑，例如可以使用次磷酸或其鹽、抗壞血酸或其鹽、對苯二酚、鄰苯二酚、間苯二酚、間苯三酚、甲酚磺酸或其鹽、苯酚磺酸或其鹽、鄰苯二酚磺酸或其鹽、對苯二酚磺酸或其鹽、肼等。
上述穩定劑是用於使鍍浴穩定或防止鍍浴分解的添加劑，例如可以使用氰化合物、硫脲類、硫代硫酸鹽、亞硫酸鹽、乙醯半胱氨酸等含硫化合物、檸檬酸等羥基羧酸類等公知的穩定劑。
上述配位劑是為了使Sn2+在中性區域穩定化，防止白色沉澱生成、鍍浴分解而添加的，例如可以使用羥基羧酸、多元羧酸、一元羧酸等，具體而言可以使用葡萄糖酸、檸檬酸、葡庚糖酸、葡萄糖酸內酯、葡庚糖酸內酯(glucoheptolactone)、甲酸、乙酸、丙酸、丁酸、抗壞血酸、草酸、丙二酸、琥珀酸、乙醇酸、蘋果酸、酒石酸、二甘醇酸(diglycol acid)、或者它們的鹽等。特別地，較佳葡萄糖酸、檸檬酸、葡庚糖酸、葡萄糖酸內酯、葡庚糖酸內酯、或者它們的鹽。進而，還可以使用乙二胺、乙二胺四乙酸(EDTA)、二亞乙基三胺五乙酸(DTPA)、氨三乙酸(NTA)、亞氨基二乙酸(IDA)、亞氨基二丙酸(IDP)、羥乙基乙二胺三乙酸(HEDTA)、三亞乙基四胺六乙酸(TTHA)、亞乙二氧基雙(乙胺)-N,N,N’,N’-四乙酸(ethylenedioxy bis(ethylamine)-N,N,N’,N’-tetraacetic acid)、甘氨酸類、次氨基三甲基膦酸(nitrilotrimethyl phosphonic acid)、1-羥基乙烷-1,1-二膦酸 (1-hydroxyethane-1,1-diphosphonic acid)、或者它們的鹽等。
上述表面活性劑有助於鍍膜的外觀、緻密性、光滑性、密合性等的改善，可以使用常規的非離子型、陰離子型、兩性、或者陽離子型等各種表面活性劑。作為上述陰離子型表面活性劑，可以使用烷基硫酸鹽、聚氧乙烯烷基醚硫酸鹽、聚氧乙烯烷基苯基醚硫酸鹽、烷基苯磺酸鹽、烷基萘磺酸鹽等。作為陽離子型表面活性劑，可以列舉出一至三烷基胺鹽、二甲基二烷基銨鹽、三甲基烷基銨鹽等。作為非離子型表面活性劑，可以使用由C1~C20鏈烷醇、苯酚、萘酚、雙酚類、C1~C25烷基苯酚、芳烷基苯酚、C1~C25烷基萘酚、C1~C25烷氧基磷酸(鹽)、脫水山梨醇酯、聚亞烷基二醇、C1~C22脂肪族醯胺等與2~300莫耳環氧乙烷(EO)和/或環氧丙烷(PO)加成縮合而成的表面活性劑等。作為兩性表面活性劑，可以使用羧基甜菜堿、磺基甜菜堿、咪唑啉甜菜堿、氨基羧酸等。
作為上述光亮劑或半光亮劑，例如可以使用：苯甲醛、鄰氯苯甲醛、2,4,6-三氯苯甲醛、間氯苯甲醛、對硝基苯甲醛、對羥基苯甲醛、糠醛、1-萘甲醛、2-萘甲醛、2-羥基-1-萘甲醛、3-苊甲醛(acenaphthaldehyde)、亞苄基丙酮、亞吡啶基丙酮(pyridylideneacetone)、亞糠基丙酮(furfurylideneacetone)、肉桂醛、茴香醛、水楊醛、巴豆醛、丙烯醛、戊二醛、三聚乙醛、香草醛等各種醛；三嗪、咪唑、吲哚、喹啉、2-乙烯吡啶、苯胺、菲咯啉、新亞銅試劑、吡啶甲酸、硫脲類、N-(3-羥基亞丁基)-對磺胺酸、N-亞丁基磺胺酸、N-肉桂醯亞基磺胺酸(cinnamoylidene sulfanilic acid)、2,4-二氨基-6-(2’-甲基咪唑基(1’))乙基-1,3,5-三嗪、2,4-二氨基-6-(2’-乙基-4-甲基咪唑基(1’))乙基-1,3,5-三嗪、2,4-二氨基-6-(2’-十一烷基咪唑基(1’))乙基 -1,3,5-三嗪、水楊酸苯酯；或者苯並噻唑、2-甲基苯並噻唑、2-巰基苯並噻唑、2-氨基苯並噻唑、2-氨基-6-甲氧基苯並噻唑、2-甲基-5-氯苯並噻唑、2-羥基苯並噻唑、2-氨基-6-甲基苯並噻唑、2-氯苯並噻唑、2,5-二甲基苯並噻唑、5-羥基-2-甲基苯並噻唑等苯並噻唑類等。
作為上述增滑劑，與上述光亮劑等重複，也可以使用：β-萘酚、β-萘酚-6-磺酸、β-萘磺酸、間氯苯甲醛、對硝基苯甲醛、對羥基苯甲醛、(鄰、對)甲氧基苯甲醛、香草醛、(2,4-、2,6-)二氯苯甲醛、(鄰、對)氯苯甲醛、1-萘甲醛、2-萘甲醛、2(4)-羥基-1-萘甲醛、2(4)-氯-1-萘甲醛、2(3)-噻吩甲醛、2(3)-呋喃甲醛、3-吲哚甲醛、水楊醛、鄰苯二甲醛、甲醛、乙醛、三聚乙醛、丁醛、異丁醛、丙醛、正戊醛、丙烯醛、巴豆醛、乙二醛、羥醛、丁二醛、己醛、異戊醛、丙烯醛、戊二醛、1-亞苄基-7-庚醛、2,4-己二烯醛、肉桂醛、苄基巴豆醛、胺醛縮合物、異亞丙基丙酮、異佛爾酮、丁二酮、3,4-己二酮、乙醯丙酮、3-氯亞苄基丙酮、取代-亞吡啶基丙酮、取代-呋喃亞甲基丙酮、取代-噻吩亞甲基丙酮、4-(1-萘基)-3-丁烯-2-酮、4-(2-呋喃基)-3-丁烯-2-酮、4-(2-苯硫基)-3-丁烯-2-酮、薑黃素、亞苄基乙醯丙酮、苯亞甲基丙酮、苯乙酮、(2,4-、3,4-)二氯苯乙酮、亞苄基苯乙酮、2-肉桂醯噻吩(cinnamylthiophene)、2-(ω-苯甲醯基)乙烯基呋喃、乙烯基苯基酮、丙烯酸、甲基丙烯酸、乙基丙烯酸、丙烯酸乙酯、甲基丙烯酸甲酯、甲基丙烯酸丁酯、巴豆酸、亞丙基-1,3-二羧酸、肉桂酸、(鄰、間、對)甲苯胺、(鄰、對)氨基苯胺、苯胺、(鄰、對)氯苯胺、(2,5-、3,4-)氯甲基苯胺、N-單甲基苯胺、4,4’-二氨基二苯基甲烷、N-苯基-(α-、β-)萘胺、甲基苯並三唑(methylbenzitriazole)、1,2,3-三嗪、1,2,4-三嗪、1,3,5-三嗪、1,2,3-苯並三嗪、 咪唑、2-乙烯吡啶、吲哚、喹啉、單乙醇胺與鄰香草醛的反應物、聚乙烯醇、鄰苯二酚、對苯二酚、間苯二酚、聚乙烯亞胺、乙二胺四乙酸二鈉、聚乙烯吡咯烷酮等。另外，明膠、多價蛋白腖(polypeptone)、N-(3-羥基亞丁基)-對磺胺酸、N-亞丁基磺胺酸、N-肉桂醯亞基磺胺酸、2,4-二氨基-6-(2’-甲基咪唑基(1’))乙基-1,3,5-三嗪、2,4-二氨基-6-(2’-乙基-4-甲基咪唑基(1’))乙基-1,3,5-三嗪、2’4-二氨基-6-(2’-十一烷基咪唑基(1’))乙基-1,3,5-三嗪、水楊酸苯酯、或者苯並噻唑類作為增滑劑也有效。作為上述苯並噻唑類，可以使用苯並噻唑、2-甲基苯並噻唑、2-巰基苯並噻唑、2-(甲基巰基)苯並噻唑、2-氨基苯並噻唑、2-氨基-6-甲氧基苯並噻唑、2-甲基-5-氯苯並噻唑、2-羥基苯並噻唑、2-氨基-6-甲基苯並噻唑、2-氯苯並噻唑、2,5-二甲基苯並噻唑、6-硝基-2-巰基苯並噻唑、5-羥基-2-甲基苯並噻唑、2-苯並噻唑硫代乙酸等。
作為上述pH調節劑，可以使用鹽酸、硫酸等各種酸、氨水、氫氧化鉀、氫氧化鈉等各種鹼等，進而還可以使用甲酸、乙酸、丙酸等一元羧酸類、硼酸類、磷酸類、草酸、琥珀酸等二羧酸類、乳酸、酒石酸等羥基羧酸類等。
作為上述導電性鹽，可以使用硫酸、鹽酸、磷酸、氨基磺酸、磺酸等的鈉鹽、鉀鹽、鎂鹽、銨鹽、胺鹽等，應予說明，導電性鹽有時也可以作為上述pH調節劑而共用。
作為上述防腐劑，可以使用硼酸、5-氯-2-甲基-4-異噻唑啉-3-酮、氯化苯二甲烴銨、苯酚、苯酚聚氧乙烯醚(phenol polyethoxylate)、百里酚、間苯二酚、異丙胺、愈創木酚等。
本實施方式中，使用以下組成的Sn鍍液：以錫計50g/L甲磺 酸亞錫、100g/L甲磺酸、3g/L鄰苯二酚、10g/L雙酚A聚氧乙烯醚(EO13莫耳)，在3A/dm2、30℃的電鍍條件下形成膜厚為32μm的Sn鍍膜14。
接著，如圖1(c)所示，使用In鍍液，通過電鍍在Sn鍍膜14上形成In鍍膜(第二鍍膜)15。此處，所用的In鍍液基本上以可溶性銦鹽為必須成分，其中含有作為鍍浴基質(bath base)的酸或其鹽，進而根據需要含有抗氧化劑、穩定劑、配位劑、表面活性劑、光亮劑、增滑劑、pH調節劑、導電性鹽、防腐劑等各種添加劑。另外，作為可溶性銦鹽，例如可以使用氯化銦、硫酸銦、氧化銦、有機磺酸的銦鹽等。本實施方式中，使用以下組成的pH2的In鍍液：以銦計60g/L氯化銦、200g/L甲磺酸、75g/L甘氨酸、1g/L聚乙烯吡咯烷酮、1g/L胱胺，在2A/dm2、30℃的電鍍條件下形成膜厚為35μm的In鍍膜15。
然後，如圖1(d)所示，採用例如蝕刻等方法除去抗蝕圖案12，在峰值溫度200℃下對基板10進行3分鐘熱處理，使Sn鍍膜14和In鍍膜15熔融，形成由Sn和In的品質比為48：52的合金製成的大致球形的合金凸塊16。應予說明，熱處理只要能使Sn鍍膜14和In鍍膜15熔融，則對上述處理條件無特別限制，可作適當調整。
如上所述，根據本實施方式所涉及的合金凸塊的製造方法，可以通過將構成合金凸塊的金屬材料的鍍膜形成兩層後，利用熱處理將兩層鍍膜熔融這一極為簡便的方法形成合金凸塊，而且可以得到金屬成分組成均勻的合金凸塊。另外，在如本實施方式所述將Sn鍍膜和In鍍膜層壓，使它們熔融形成合金凸塊的情況下，可以使熔融溫度低於鍍膜所用的金屬單質的熔點，因此可在低溫下熔融，較為有利。
本實施方式中，下層為Sn鍍膜，上層為In鍍膜，在將Sn鍍膜和In鍍膜層壓的情況下，較佳以該順序進行層壓。在先形成In鍍膜的情況下，由於Sn的電勢比In高，因此若在形成In鍍膜後將其浸漬到Sn的鍍液中，則在開始化學鍍之前會因取代反應而在In鍍膜的表面析出Sn。雖然在此狀態下化學鍍可以正常進行，但上述取代反應中析出的Sn膜的密合性差，所以在此後抗蝕劑的除去步驟中Sn膜有可能脫落。因此，較佳首先形成Sn鍍膜後，再形成In鍍膜。
另外，由於與上述原因同樣的理由，較佳不在形成於Sn鍍膜上的In鍍膜上進一步形成Sn鍍膜，而是將兩層鍍膜熔融形成合金凸塊。為了簡化步驟也較佳這樣做。
第二實施方式
以下，參照圖2對本發明的第二實施方式即形成三層鍍膜再形成合金凸塊的方法進行說明。本實施方式中，對形成由Bi-Sn合金製成的凸塊的方法進行說明。
首先，如圖2(a)所示，與上述第一實施方式同樣，在基板20上形成具有露出該基板20的開口部23的抗蝕圖案22。然後，在開口部23內的基板20上形成UBM21。
然後，如圖2(b)所示，使用Sn鍍液形成Sn鍍膜24作為第一鍍膜。此處，Sn鍍液可以與第一實施方式同樣，以可溶性亞錫鹽為必須成分，添加作為酸或其鹽的液體，並且根據需要添加抗氧化劑、穩定劑、配位劑、表面活性劑、光亮劑、增滑劑、pH調節劑、導電性鹽、防腐劑等各種添加劑。本實施方式中，使用以下組成的Sn鍍液：以錫計50g/L甲磺酸亞錫、100g/L 甲磺酸、1.0g/L對苯二酚磺酸鉀、3g/L烷基萘磺酸鈉、5g/L 5,5’-二硫代雙(1-苯基-1H-四唑)、10g/L雙酚F聚氧乙烯醚(EO15莫耳)，在3A/dm2、30℃的電鍍條件下形成膜厚為30.8μm的Sn鍍膜24。
接著，如圖2(c)所示，使用Bi鍍液通過電鍍在Sn鍍膜24上形成Bi鍍膜(第二鍍膜)25。所用的Bi鍍液基本上以可溶性鉍鹽為必須成分，與上述Sn鍍液同樣，含有作為鍍浴基質的酸或其鹽，進而根據需要含有抗氧化劑、穩定劑、配位劑、表面活性劑、光亮劑、增滑劑、pH調節劑、導電性鹽、防腐劑等各種添加劑。另外，作為上述可溶性鉍鹽，例如可以使用硫酸鉍、氧化鉍、氯化鉍、溴化鉍、硝酸鉍、有機磺酸的鉍鹽、磺基琥珀酸的鉍鹽等。本實施方式中，使用以下組成的Bi鍍液：以鉍計50g/L甲磺酸鉍、100g/L甲磺酸、10g/L雙酚A聚氧乙烯醚(EO13莫耳)、0.5g/L苄基二甲基十四烷基氫氧化銨(benzyldimethyltetradecyl ammonium hydroxide)，在2A/dm2、30℃的電鍍條件下形成膜厚為34.2μm的Bi鍍膜25。
接著，如圖2(d)所示，使用與用於形成上述第一鍍膜的鍍液相同的Sn鍍液，在Bi鍍膜25上形成Sn鍍膜26作為第三鍍膜。本實施方式中，使用以下組成的Sn鍍液：以錫計50g/L甲磺酸亞錫、100g/L甲磺酸、1.0g/L對苯二酚磺酸鉀、3g/L烷基萘磺酸鈉、5g/L 5,5’-二硫代雙(1-苯基-1H-四唑)、10g/L雙酚F聚氧乙烯醚(EO15莫耳)，在1A/dm2、30℃的電鍍條件下形成膜厚為2.0μm的Sn鍍膜26作為第三鍍膜。即，以比作為第一鍍膜和第二鍍膜的Sn鍍膜和Bi鍍膜更薄的厚度形成作為第三鍍膜的Sn鍍膜26。由此，可以獲得表面光滑的外觀。
然後，如圖2(e)所示，除去抗蝕圖案22，在峰值溫度260℃ 下對基板20進行3分鐘熱處理，使Sn鍍膜(第一鍍膜)24、Bi鍍膜(第二鍍膜)25和Sn鍍膜(第三鍍膜)26熔融，形成由Bi和Sn的品質比為58：42的合金製成的大致球形的合金凸塊27。應予說明，熱處理只要能使各鍍膜熔融，則對其條件無特別限制，可作適當調整。
根據第二實施方式所涉及的合金凸塊的製造方法，可以通過將構成合金凸塊的金屬材料的鍍膜形成三層後，利用熱處理將三層鍍膜熔融這一極為簡便的方法形成合金凸塊，而且可以得到金屬成分組成均勻的合金凸塊。
本實施方式中，作為形成由Bi-Sn合金製成的凸塊的方法，可以將Sn鍍膜(第一鍍膜)、Bi鍍膜(第二鍍膜)和Sn鍍膜(第三鍍膜)依次層壓，也可以如第一實施方式所述，僅將Sn鍍膜(第一鍍膜)和Bi鍍膜(第二鍍膜)層壓而製造合金凸塊。但是，在將Sn鍍膜和Bi鍍膜層壓的情況下，較佳以此順序層壓。如果在最下層形成熔點比Sn高的Bi的鍍膜，則熱處理時Bi的熔融進行不充分，有可能殘留未熔融的部分而使合金凸塊的組成的均勻性惡化。因此，較佳第一鍍膜為Sn鍍膜。
另外，由於Bi鍍膜的表面易氧化，所以若將Bi鍍膜設置在最上層則Bi鍍膜的表面會氧化，該氧化層在熱處理時有可能不熔融而殘留，因此特別較佳如上述第二實施方式所述，依次層壓Sn鍍膜(第一鍍膜)、Bi鍍膜(第二鍍膜)和Sn鍍膜(第三鍍膜)的方式。
在以上第一實施方式和第二實施方式中，形成由In-Sn二元合金製成的合金凸塊、以及由Bi-Sn二元合金製成的合金凸塊，但也可以形成由三種金屬成分製成的三元合金凸塊，或者形成含有三種以上金屬成分 的合金凸塊。例如，在製造由三元合金製成的合金凸塊的情況下，可以將含有各不相同的單一金屬成分的鍍膜三層重疊(例如Bi鍍膜、Sn鍍膜和In鍍膜)後，通過用熱處理將這些鍍膜熔融，製造由三元合金製成的合金凸塊。此外，也可以將含有單一金屬成分的鍍膜(例如In鍍膜)與二元合金鍍膜(例如Bi-Sn合金鍍膜)重疊後，通利用熱處理將這些鍍膜熔融，製造由三元合金製成的合金凸塊。另外，在上述實施方式中，使用Sn、Bi和In作為金屬材料，但不限於此，例如也可以使用鋅(Zn)、銀(Ag)等金屬。
[實施例]
以下，示出用於對本發明所涉及的合金凸塊的製造方法進行詳細說明的實施例。
本實施例中，對採用本發明所涉及的合金凸塊的製造方法製成的合金凸塊、以及未層壓鍍膜而使用含有多種金屬成分的合金鍍液按照現有方法形成的合金凸塊的組成均勻性進行測定、比較。
具體而言，在實施例1~5、15、17中，使用與本發明的上述第二實施方式中所示的Sn電鍍條件和Bi電鍍條件相同的條件(膜厚除外)，形成Bi和Sn的合金凸塊。各鍍膜的膜厚和層壓順序示於下表1中。
另外，在實施例6~9、14、18中，使用與本發明的上述第一實施方式中所示的In電鍍條件和Sn電鍍條件相同的條件(膜厚除外)，形成In和Sn的合金凸塊。另外，在實施例10、11、16中，使用與本發明的上述第一實施方式中所示的In電鍍條件相同的條件(膜厚除外)、以及與本發明的上述第二實施方式中所示的Bi電鍍條件相同的條件(膜厚除外)，形成In和Bi的合金凸塊。各鍍膜的膜厚和層壓順序示於下表1中。
另外，在實施例12、13中，形成Bi、Sn和Ag的合金凸塊。具體而言，在實施例12中，使用與本發明的上述第二實施方式中所示的Bi電鍍條件相同的條件(膜厚除外)形成Bi鍍膜，在Bi鍍膜上，使用以下組成的Sn-Ag合金鍍液：以錫計50g/L甲磺酸亞錫、以銀計0.5g/L甲磺酸銀、120g/L甲磺酸、120g/L硫代雙(二甘醇)(thiobis(diethylenediglycol))、10g/L雙酚A乙氧基化物(EO15莫耳)、2.0g/L鄰苯二酚，在3A/dm2、25℃的電鍍條件下形成膜厚為33.1μm的Sn-Ag合金鍍膜。然後，將這些鍍膜熔融形成合金凸塊。另外，在實施例13中，使用與本發明的上述第二實施方式中所示的Sn電鍍條件和Bi電鍍條件相同的條件(膜厚除外)，依次形成Bi鍍膜和Sn鍍膜，然後在Sn鍍膜上，使用以下組成的Ag鍍液：以銀計20g/L硫代硫酸銀、450g/L硫代硫酸鈉、20g/L焦亞硫酸鈉、1g/L PEG4000，在2A/dm2、30℃的電鍍條件下形成膜厚為0.2μm的Ag鍍膜。進而，在Ag鍍膜上，使用與本發明的上述第二實施方式中所示的Sn電鍍條件相同的條件(膜厚除外)形成Sn鍍膜，然後將這些鍍膜熔融形成合金凸塊。各鍍膜的膜厚示於下表1中。
另一方面，在比較例中，採用現有方法，使用合金鍍液形成一層合金鍍膜，通過將該鍍膜熔融而形成合金凸塊。具體而言，在比較例1中，使用以下組成的Bi-Sn合金鍍液：以錫計15g/L甲磺酸亞錫、以鉍計40g/L甲磺酸鉍、100g/L甲磺酸、4.5g/L 3,3’-二硫代雙-丙烷磺酸二鈉鹽、5g/L苯乙烯化聚氧乙烯醚(EO10莫耳)、3.0g/L對苯二酚，在2A/dm2、25℃的電鍍條件下形成膜厚為70μm的Bi-Sn合金鍍膜，然後在峰值溫度260℃下進行3分鐘熱處理，使合金鍍膜熔融形成由Sn和Bi的品質比為42：58的合金製成的大致球形的合金凸塊。在比較例2、3中，使用以下組成的In-Sn合金鍍液：以錫計 50g/L氨基磺酸亞錫、以銦計10g/L氨基磺酸銦、150g/L氨基磺酸、10g/L咪唑、10g/L雙酚A聚氧乙烯醚(EO15莫耳)、2g/L苄基三丁基氫氧化銨(benzyltributyl ammonium hydroxide)、1g/L聚乙烯亞胺、0.5g/L鄰苯二酚，在1.5A/dm2、30℃的電鍍條件下形成膜厚為70μm的In-Sn合金鍍膜，然後在峰值溫度160℃下進行3分鐘熱處理，使合金鍍膜熔融形成由In和Sn的品質比為52：48和65：35的合金製成的大致球形的合金凸塊。
另外，使用能量分散型X射線分析裝置(EDX)，對各實施例和比較例的合金凸塊進行合金凸塊組成分析。
以下表1中示出了各實施例和比較例的UBM及各鍍膜的膜厚和組成、合金比率、以及合金比率的差異。
Figure 104133368-A0202-12-0017-1
Figure 104133368-A0202-12-0018-2
合金比率差異的計算方法：使用EDX對任意10個點的合金比率進行含量測定，10個點的上限減去下限所得的重量%。
如表1所示，可知在採用本發明所涉及的製造方法形成的合金凸塊即實施例1~19中，與採用現有方法形成的合金凸塊即比較例1~3相 比，合金比率的差異小，組成均勻。另外，如實施例12和13所示，如果採用本發明的製造方法，則不僅二元合金凸塊，在形成三元合金凸塊的情況下，也能得到組成均勻的合金凸塊。進而，如實施例2、3、5、8、9、11、13、15、17、18、19所示，所形成的鍍膜不僅兩層，即使是三層以上也能形成組成均勻的合金凸塊。
接著，為了對採用本發明的合金凸塊的製造方法形成的合金凸塊的組成均勻性進行詳細分析，通過EDX分析對合金凸塊的下層區、中層區、上層區各區域中金屬成分的組成比進行比較研究。
首先，採用本發明的合金凸塊的製造方法，在由Ni製成的UBM上，首先使用以下組成的Sn鍍液：以錫計50g/L甲磺酸亞錫、100g/L甲磺酸、1.0g/L鄰苯二酚磺酸、10g/L雙酚F聚氧乙烯醚(EO15莫耳)，在3A/dm2、30℃的電鍍條件下形成膜厚為13.9μm的Sn鍍膜，然後使用以下組成的In鍍液：以銦計40g/L硫酸銦、50g/L硫酸、5g/L硫酸鋁、1g/L PEG20000，在3A/dm2、30℃的電鍍條件下形成膜厚為26.1μm的In鍍膜。然後，對這些鍍膜熔融形成的In-Sn合金凸塊進行EDX分析。具體而言，對該合金凸塊進行EDX繪圖(EDX mapping)，將凸塊分別三等分而成的下層區、中層區和上層區中In和Sn的組成比的測定結果示於下表2中。
Figure 104133368-A0202-12-0019-3
另外，在由Ni製成的UBM上，首先使用以下組成的Sn鍍液：以錫計50g/L甲磺酸亞錫、100g/L甲磺酸、1.0g/L對苯二酚磺酸鉀、0.5g/L苄基三丁基氫氧化銨、10g/L異丙苯基苯酚聚氧乙烯醚(cumylphenol polyethoxylate)(EO20莫耳)，在3A/dm2、30℃的電鍍條件下形成膜厚為17.6μm的Sn鍍膜，然後使用以下組成的Bi鍍液：以鉍計50g/L甲磺酸鉍、100g/L甲磺酸、8.0g/L PEG20000、1.0g/L 5-巰基-1-甲基咪唑，在2A/dm2、30℃的電鍍條件下形成膜厚為20.4μm的Bi鍍膜，最後使用以下組成的Sn鍍液：以錫計50g/L甲磺酸亞錫、100g/L甲磺酸、1.0g/L對苯二酚磺酸鉀、0.5g/L苄基三丁基氫氧化銨、10g/L異丙苯基苯酚聚氧乙烯醚(EO20莫耳)，在1A/dm2、30℃的電鍍條件下形成膜厚為2μm的Sn鍍膜。然後，對這些鍍膜熔融形成的Bi-Sn合金凸塊進行EDX分析。具體而言，對該合金凸塊進行EDX繪圖，將凸塊分別三等分而成的下層區、中層區和上層區中Bi和Sn的組成比的測定結果示於下表3中。
Figure 104133368-A0202-12-0020-4
另外，在由Ni製成的UBM上，首先使用以下組成的In鍍液：以銦計50g/L氨基磺酸銦、50g/L氨基磺酸、100g/L氨基磺酸鈉、10g/L氯化鈉、3g/L三乙醇胺，在3A/dm2、30℃的電鍍條件下形成膜厚為32.3μm的In鍍膜，然後使用以下組成的Bi鍍液：以鉍計50g/L甲磺酸鉍、100g/L甲磺酸、 10g/L PEG20000、0.2g/L二硬脂基二甲基氯化銨，在2A/dm2、30℃的電鍍條件下形成膜厚為4.7μm的Bi鍍膜，最後使用以下組成的In鍍液：以銦計50g/L氨基磺酸銦、50g/L氨基磺酸、100g/L氨基磺酸鈉、10g/L氯化鈉、3g/L三乙醇胺，在3A/dm2、30℃的電鍍條件下形成膜厚為3μm的In鍍膜。然後對這些鍍膜熔融形成的In-Bi合金凸塊進行EDX分析。具體而言，對該合金凸塊進行EDX繪圖，將凸塊分別三等分而成的下層區、中層區和上層區中In和Bi的組成比的測定結果示於下表4中。
Figure 104133368-A0202-12-0021-5
從表2~表4可知，採用本發明的合金凸塊的製造方法形成的上述各合金鍍膜中所含的多種金屬成分在下層區、中層區和上層區的含有比率，在各區域中幾乎無差異，分別均勻地分佈。
如上所述，根據本發明所涉及的合金凸塊的製造方法，可以簡便地得到組成均勻的合金凸塊。
10‧‧‧基板
11‧‧‧凸塊下金屬(UBM)
12‧‧‧抗蝕圖案
13‧‧‧開口部
14‧‧‧Sn鍍膜(第一鍍膜)
15‧‧‧In鍍膜(第二鍍膜)
16‧‧‧(In-Sn)合金凸塊
27‧‧‧(Bi-Sn)合金凸塊

Claims (3)

  1. 一種合金凸塊之製造方法，其特徵在於包括：在基板上形成抗蝕圖案的步驟，所述抗蝕圖案具有露出該基板的開口部；在所述開口部內的所述基板上形成凸塊下金屬的步驟；通過電鍍在所述凸塊下金屬上形成第一鍍膜的步驟；通過電鍍在所述第一鍍膜上形成第二鍍膜的步驟，所述第二鍍膜不含所述第一鍍膜所含的金屬成分；形成所述第二鍍膜後，通過電鍍在所述第二鍍膜上形成第三鍍膜的步驟，且使用與所述第一鍍膜相同的金屬形成所述第三鍍膜；除去所述抗蝕圖案的步驟；以及通過對所述基板實施熱處理使所述第一鍍膜和所述第二鍍膜合金化而形成合金凸塊的步驟；其中：所述第一鍍膜由Sn製成，所述第二鍍膜由Bi製成，所述第三鍍膜由Sn製成，以及不在所述第三鍍膜上進一步形成金屬膜，而是進行形成所述合金凸塊的步驟。
  2. 根據請求項1所述之合金凸塊的製造方法，其特徵在於，以比所述第一鍍膜和所述第二鍍膜更薄的膜厚形成所述第三鍍膜。
  3. 一種合金凸塊的製造方法，其特徵在於包括：在基板上形成抗蝕圖案的步驟，所述抗蝕圖案具有露出該基板的開口部；在所述開口部內的所述基板上形成凸塊下金屬的步驟；通過電鍍在所述凸塊下金屬上形成第一鍍膜的步驟；通過電鍍在所述第一鍍膜上形成第二鍍膜的步驟，所述第二鍍膜不含所述第一鍍膜所含的金屬成分；除去所述抗蝕圖案的步驟；以及 通過對所述基板實施熱處理使所述第一鍍膜和所述第二鍍膜合金化而形成合金凸塊的步驟；其中：所述第一鍍膜由Sn製成，所述第二鍍膜由In製成，以及不在所述第二鍍膜上進一步形成金屬膜，而是進行形成所述合金凸塊的步驟。
TW104133368A 2014-10-10 2015-10-12 合金凸塊的製造方法 TWI689631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014209372 2014-10-10
JP2014-209372 2014-10-10

Publications (2)

Publication Number Publication Date
TW201619447A TW201619447A (zh) 2016-06-01
TWI689631B true TWI689631B (zh) 2020-04-01

Family

ID=55653260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133368A TWI689631B (zh) 2014-10-10 2015-10-12 合金凸塊的製造方法

Country Status (6)

Country Link
US (1) US10062657B2 (zh)
EP (1) EP3206225A4 (zh)
JP (1) JPWO2016056656A1 (zh)
KR (2) KR101778498B1 (zh)
TW (1) TWI689631B (zh)
WO (1) WO2016056656A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101778498B1 (ko) 2014-10-10 2017-09-13 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법
US20180016690A1 (en) 2016-07-18 2018-01-18 Rohm And Haas Electronic Materials Llc Indium electroplating compositions containing 2-imidazolidinethione compounds and methods for electroplating indium
US20180016689A1 (en) * 2016-07-18 2018-01-18 Rohm And Haas Electronic Materials Llc Indium electroplating compositions and methods for electroplating indium
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
JP7335036B2 (ja) * 2019-03-29 2023-08-29 ラピスセミコンダクタ株式会社 半導体パッケージの製造方法
JP7091405B2 (ja) * 2019-09-11 2022-06-27 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材および、その製造方法、ならびに半導体電子回路およびその実装方法
JP7091406B2 (ja) * 2019-09-11 2022-06-27 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
JP7080867B2 (ja) * 2019-09-11 2022-06-06 株式会社新菱 Ｓｎ－Ｂｉ－Ｉｎ系低融点接合部材、微小部材および半導体電子回路、バンプの製造方法ならびに半導体電子回路の実装方法
US20230072996A1 (en) * 2020-02-05 2023-03-09 Ishihara Chemical Co., Ltd. STRUCTURE CONTAINING Sn LAYER OR Sn ALLOY LAYER
JP2022043722A (ja) * 2020-09-04 2022-03-16 株式会社新菱 Ｓｎ－Ｉｎ系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法
US20230304180A1 (en) * 2022-03-24 2023-09-28 Rohm And Haas Electronic Materials Llc Method of inhibiting tarnish formation and corrosion

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064120A (zh) * 2010-10-22 2011-05-18 中国科学院上海微系统与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287647A (ja) * 1986-06-06 1987-12-14 Matsushita Electric Ind Co Ltd 半導体チツプの接続バンプ
JP3407839B2 (ja) 1995-12-27 2003-05-19 富士通株式会社 半導体装置のはんだバンプ形成方法
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP3640017B2 (ja) * 2000-07-24 2005-04-20 日本電信電話株式会社 鉛フリーはんだバンプとその形成法
JP3682227B2 (ja) * 2000-12-27 2005-08-10 株式会社東芝 電極の形成方法
JP4115306B2 (ja) 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
JP2005064303A (ja) * 2003-08-15 2005-03-10 Sony Corp 光電気複合基板装置及びその製造方法
JP2008218483A (ja) 2007-02-28 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP4724192B2 (ja) * 2008-02-28 2011-07-13 株式会社東芝 電子部品の製造方法
JP2010040691A (ja) 2008-08-04 2010-02-18 Ebara Corp 鉛フリーバンプ形成方法
WO2010050185A1 (ja) 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP4632380B2 (ja) 2009-06-04 2011-02-16 協和電線株式会社 めっき被膜接続端子部材、これを用いた接続端子、これに用いられるめっき被膜材及び多層めっき材料、並びにめっき被膜接続端子部材の製造方法
EP2405469B1 (en) * 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
JP5659821B2 (ja) 2011-01-26 2015-01-28 三菱マテリアル株式会社 Ｓｎ合金バンプの製造方法
JP2013008829A (ja) 2011-06-24 2013-01-10 Mitsubishi Materials Corp Ｓｎ−Ａｇ系合金はんだバンプの形成方法
JP6035714B2 (ja) 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
KR101778498B1 (ko) 2014-10-10 2017-09-13 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064120A (zh) * 2010-10-22 2011-05-18 中国科学院上海微系统与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法

Also Published As

Publication number Publication date
US20170330850A1 (en) 2017-11-16
WO2016056656A1 (ja) 2016-04-14
KR101778498B1 (ko) 2017-09-13
TW201619447A (zh) 2016-06-01
EP3206225A1 (en) 2017-08-16
EP3206225A4 (en) 2018-07-04
JPWO2016056656A1 (ja) 2017-09-14
KR20170087969A (ko) 2017-07-31
KR20160145191A (ko) 2016-12-19
US10062657B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
TWI689631B (zh) 合金凸塊的製造方法
JP3513709B2 (ja) 前処理によるスズホイスカーの防止方法
TWI785157B (zh) 含有錫層或錫合金層的結構體
JP5150016B2 (ja) スズ又はスズ合金メッキ浴、及び当該メッキ浴を用いたバレルメッキ方法
JP5412612B2 (ja) スズ及びスズ合金メッキ浴、当該浴により電着皮膜を形成した電子部品
JP2005002368A (ja) ホイスカー防止用スズメッキ浴
JP6606812B2 (ja) Ｓｎ層又はＳｎ合金層を含む構造体
JP2000026994A (ja) 電気・電子回路部品
JP4605359B2 (ja) 鉛フリーの酸性スズ−ビスマス系合金電気メッキ浴
JP4524483B2 (ja) スズ又はスズ合金メッキ方法
WO2022249500A1 (ja) アンダーバリアメタルとソルダー層とを含む構造体及び構造体の製造方法
JP7437057B2 (ja) Ｓｎ層又はＳｎ合金層を含む構造体
JP6904507B2 (ja) ニッケル系素地上への置換スズメッキ方法
TW202130856A (zh) 含有錫層或錫合金層的結構體
JP2003201593A (ja) スズメッキ浴、当該浴を用いたバレルメッキ方法
JP2006144073A (ja) 鉛フリーのスズ−銀系合金又はスズ−銅系合金電気メッキ浴
JP4117537B2 (ja) スズホイスカーの防止方法