JP4115306B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4115306B2
JP4115306B2 JP2003068516A JP2003068516A JP4115306B2 JP 4115306 B2 JP4115306 B2 JP 4115306B2 JP 2003068516 A JP2003068516 A JP 2003068516A JP 2003068516 A JP2003068516 A JP 2003068516A JP 4115306 B2 JP4115306 B2 JP 4115306B2
Authority
JP
Japan
Prior art keywords
metal
resist
opening
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003068516A
Other languages
English (en)
Other versions
JP2004281556A (ja
Inventor
浩三 清水
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003068516A priority Critical patent/JP4115306B2/ja
Priority to US10/771,391 priority patent/US7119000B2/en
Publication of JP2004281556A publication Critical patent/JP2004281556A/ja
Application granted granted Critical
Publication of JP4115306B2 publication Critical patent/JP4115306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11906—Multiple masking steps with modification of the same mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関する。
【０００２】
【従来の技術】
電子部品の高密度実装への要求が強くなっており、ベアチップ実装方式が注目されている。ベアチップ実装における接続構造は、ワイヤボンディング法によるフェイスアップ実装からはんだバンプを用いたフリップチップ接合等のフェイスダウン実装へと変わってきている。はんだバンプを用いた接合では、半導体素子の表面の電極上にはんだバンプを形成する。はんだバンプの形成方法として、電解めっきを利用する方法がある（例えば、特許文献１参照）。
【０００３】
図５（ａ）に示すように、従来のはんだバンプの形成方法においては、半導体基板５０の表面にレジスト（絶縁膜）５６を設け、レジストの半導体基板の電極５２の位置に開口部を設け、そして、電解めっきによりこの開口部内にはんだバンプとなる金属５８を供給する。この金属５８はレジストの表面から突出する高さまで形成される。
【０００４】
この方法によれば、レジストの厚さが厚いほど、背の高いはんだバンプを形成することができる。狭いピッチではんだバンプを形成する場合、はんだバンプの面積は小さくなるので、はんだバンプの高さを高くして、必要なはんだの量を確保するのが望ましい。電解めっきを用いてはんだバンプを形成すると、比較的に安価に、狭いピッチで、背の高いはんだバンプを形成することができる。
【０００５】
レジストとして、液状のフォトレジストをスピンコートにより塗布し、あるいは、均一な膜厚のドライフィルムレジストを使用することができる。ドライフィルムレジストは厚いものが容易に入手できるので、背の高いはんだバンプを形成するのに適している。
【０００６】
【特許文献１】
特開平６−１３３８２号公報（第３−４頁、図１）
【０００７】
【発明が解決しようとする課題】
しかし、厚いレジストを使用すると、レジストを半導体基板から剥離しにくいという問題点がある。はんだバンプとなる金属がレジストの表面から突出する高さで形成される場合、めっき金属の一部がレジストの表面を覆い、図５（ｂ）の様にのこ状の形状になるため、剥離液がレジストとめっき金属との間及びレジストと半導体基板との間に浸入しにくい。ドライフィルムレジストを使用する場合、アルカリ液をドライフィルムレジストに浸透させて膨潤させて剥離させる。剥離液がレジストとめっき金属との間及びレジストと半導体基板との間に浸入しにくいと、レジストが完全に剥離されず、レジストの残渣６０がはんだバンプの周辺や半導体基板の表面に残ることがある。レジスト残渣６０は吸湿しやすいので、イオンマイグレーションが起こり、バンプ間ショートの原因となる。よって、レジスト残渣を残さないようにするためには、はんだバンプの高さをレジストの厚さよりも低くしなければならないため、狭いピッチではんだバンプを形成する場合、必要なはんだの量を確保するのが難しい。はんだ量不足は、接合不良または接合後のはんだバンプによる応力緩和能力の低下など、接合信頼性を低下させる。
【０００８】
本発明の目的は狭いピッチで良好なはんだバンプを形成することができるようにした半導体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明による半導体装置の製造方法は、表面に電極を有する半導体素子或いは回路配線基板の表面に絶縁膜を形成する工程と、該電極上の該絶縁膜をパターニング後除去し開口部を形成する工程と、該開口部に第１の金属を供給する工程と該第１の金属を加熱して溶融させ、凝固させる工程と、該開口部に第１の金属に重ねて第２の金属を供給する工程と該第１の金属と第２の金属とを加熱して溶融させ、凝固させる工程と、該絶縁膜を除去する工程とを含むことを特徴とするものである。
【００１０】
この構成によれば、第１の金属を供給し、加熱して溶融させ、そして凝固させたときに、その体積の変化によって絶縁膜に応力がかかり、絶縁膜が剥離しやすい状態になる。それから、第２の金属を供給し、第１及び第２の金属を加熱して溶融させ、そして凝固させる。その後で、絶縁膜を除去するとき、絶縁膜は剥離しやすい状態になっているので、基板から確実に剥離される。そのため、狭いピッチで良好なはんだバンプを形成することができる。
【００１１】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
【００１２】
図１は本発明の実施例によるはんだバンプの形成方法を示す図である。図１（Ａ）において、ＬＳＩウエハ（半導体基板）１０を準備する。ＬＳＩウエハ１０には集積回路製造プロセスがすでに行われており、ＬＳＩウエハ１０の表面に電極１２が形成されている。電極１２は公知のようにして集積回路に接続されている。この実施例においては、はんだバンプをＬＳＩウエハ１０に形成するが、はんだバンプを電極を有するその他の基板（例えば回路配線基板）に形成することもできる。
【００１３】
図３はめっき用の導体２０を設けたＬＳＩウエハ１０の例を示す図である。めっき用の導体２０は蒸着や無電解めっき等によってＬＳＩウエハ１０の表面に設けられる。はんだバンプの形成が終了した後で、めっき用の導体２０のはんだバンプのまわりの部分は除去される。
【００１４】
図１（Ａ）を参照して、電極１２の位置に開口部１４を有するレジスト（絶縁膜）１６を形成する。最初レジスト１６を電極１２を有するＬＳＩウエハ１０の表面に設け、それから、レジスト１６のＬＳＩウエハ１０の電極１２の位置に開口部１４を設ける。レジスト１６は、液状のフォトレジストをスピンコートにより塗布し、あるいは、ドライフィルムレジストを使用することができる。液状のフォトレジストは加熱して硬化した後で、開口部１４をフォトリソプロセスにより設ける。ドライフィルムレジストはＬＳＩウエハ１０に貼りつけ、加熱した硬化した後で、開口部１４をフォトリソプロセスにより設ける。ドライフィルムレジストは均一な膜厚の厚いものが容易に入手できるので、背の高いはんだバンプを形成するのに適している。ここでは、ドライフィルムレジストを使用している。
【００１５】
次いで、開口部１４内に第１の金属１８を供給する。第１の金属１８の供給はレジスト１６をマスクとして電気めっきまたは蒸着により行う。実施例においては、第１の金属１８は電解めっきにより形成される。このとき、電極１２上のめっき用の導体２０はめっき用の電源に接続される。
【００１６】
第１の金属１８は加熱して溶融させ、そして凝固させると体積が増加する性質をもつ金属であり、好ましくは、Ｂｉ又はＢｉを主成分とする合金である。第１の金属１８の供給量は形成されるはんだバンプの２０〜７０wt％の範囲内にあるようにする。従って、第１の金属１８は開口部１４の下方の部分内にある。
【００１７】
図１（Ｂ）において、第１の金属１８のウエットバックを行う。すなわち、第１の金属１８を融点以上に加熱して溶融させ、そして凝固させる。
【００１８】
図２は図１の幾つかの工程の拡大図である。図２（Ａ）は図１（Ａ）に対応し、第１の金属１８が開口部１４内に供給されたところを示す。図２（Ｂ）は図１（Ｂ）に対応し、第１の金属１８のウエットバックが行われたところを示す。第１の金属１８は加熱して溶融させ、そして凝固させると体積が増加する性質をもつので、レジスト１６の開口部１４の壁は隣接する第１の金属１８の変形による応力を受けて変形し、レジスト１６の開口部１４の壁の下方部が膨張する形状となる。そのため、レジスト１６はＬＳＩウエハ１０から部分的に剥離する（または剥離しやすい）状態となっている。
【００１９】
図１（Ｃ）及び図２（Ｃ）において、開口部１６内に第１の金属１８に重ねて第２の金属２２を供給する。この場合にも、第２の金属２２の供給は電解めっきにより行う。第２の金属２２はレジスト１６の表面から突出する高さで形成され、第２の金属２２の一部がレジスト１６の表面を覆い、きのこ状の形状になるようにする。ただし、第２の金属２２同士はレジスト１６の表面において互いに接触しないようにする。
【００２０】
第２の金属２２はＳｎ，Ａｇ，Ｉｎ，Ｃｕ，Ｚｎ，Ｓｂのうちの少なくとも１つを含む金属からなる。実施例においては、Ｓｎ−Ｂｉの合金やＳｎ−Ａｇの合金を使用する。
【００２１】
図１（Ｄ）及び図２（Ｄ）において、ウエットバックをする。すなわち、第１及び第２の金属１８，２２を加熱して溶融させ、そして凝固させる。第１の金属１８と第２の金属２２とは溶融して混合され、最終的に目標とする合金のはんだバンプ２４になる。第１及び第２の金属１８，２２をレジスト１６を残したままウエットバックをすることにより、はんだバンプ２４はレジスト１６の開口部１４の形状に対応した柱状に高いものになり、はんだバンプ２４の頂部の形状はほぼ平坦になる。
【００２２】
第１の金属１８と第２の金属２２とが溶融して混合されるときに、第１の金属１８の体積の増加する性質はなくなり、はんだバンプ２４の第１の金属１８が占めていた体積増加部分は表面張力により収縮し、はんだバンプ２４とレジスト１６の開口部１４の壁との間に隙間２６が形成される。
【００２３】
図１（Ｄ）において、レジスト１６を溶剤によって剥離除去する。このとき、レジスト１６は剥離しやすい状態になっており、かつ、溶剤ははんだバンプ２４とレジスト１６の開口部１４の壁との間の隙間２６に浸入し、そしてレジスト／ウエハ界面まで容易に浸透することができるので、レジスト１６はＬＳＩウエハ１０から確実に剥離される。そのため、図１（Ｃ）に示されるように、はんだバンプとなる第１及び第２の金属１８，２２をきのこ状の形状になるようにレジスト１６の表面から突出する高さで形成しても、レジスト１６を剥離するときにレジスト１６の残渣が残ることはない。そのため、狭いピッチのはんだバンプ２４の場合にも、はんだバンプ２４の背を高くし、十分なはんだ量をもったはんだバンプ２４を形成することができる。
【００２４】
次いで、めっき用の導体２０をエッチング液で溶解除去した。
【００２５】
なお、Ｂｉの量を２０〜７０wt％に選定する理由として、２０wt％以下では体積膨張に伴うレジスト変形量が小さく、レジストに及ぼす影響が小さいこと、また７０wt％以上では融点の上昇または機械的な性質の劣化により接合信頼性が低下することによる。
【００２６】
図４は半導体装置を配線回路板に実装する例を示す図である。はんだバンプ２４を形成した後、ＬＳＩウエハ１０をダイシングして多数のＬＳＩチップ３０を形成した。なお、はんだバンプ２４は配線回路板に形成することもできる。はんだバンプ２４を有するＬＳＩチップ３０は、電極３２を有するプリント配線基板３４に実装される。
【００２７】
図４（Ａ），（Ｂ）において、ＬＳＩチップ３０とプリント配線基板３４とを位置合わせして、ＬＳＩチップ３０をプリント配線基板３４に向かって押しつける。このとき、ＬＳＩチップ３０及びプリント配線基板３４の少なくとも一方を加熱する。加熱温度ははんだバンプ２４の融点以下の温度とし、はんだバンプ２４をプリント配線基板３４の電極３２に突き当てて加圧する。
【００２８】
図４（Ｃ）において、はんだバンプ２４がプリント配線基板３４の電極３２に押しつけられている状態で、アンダーフィル材３６をＬＳＩチップ３０とプリント配線基板３４との間ではんだバンプ２４と電極３２との接合部を含む領域に充填する。つまり、はんだバンプ２４を樹脂封止する。このようにして、はんだバンプ２４と電極３２とは機械的及び電気的に接続される。
【００２９】
以下はんだバンプの形成及び半導体装置の実装の具体的な例及び比較例についてさらに説明する。
【００３０】
（例１）
ピッチサイズが５０μｍ、電極パッド径が３０μｍ（電極数２０００個）のＬＳＩウエハ１０の表面にドライフィルムレジスト（膜厚３０μｍのアクリレート系フィルム（日立化成製））１６を１００℃で貼り付け、露光／現像で電極上部にφ３０μｍの開口部１４を形成する。現像はｎメチル２−ピロリドンを用いた。
【００３１】
形成した開口部１４に第１の金属（Ｂｉ）１８を電解めっきにより膜厚約１５±１μｍとなるように成膜した。そして、フラックス（αメタルズ社製）を塗布した後、融点以上の温度でウエットバックした。
【００３２】
次に第２の金属（Ｓｎ−Ｂｉ合金）２２を電解めっきにより１５±１μｍとなるように成膜した（Ｓｎ−Ｂｉ合金めっき液は石原薬品製）。そして、フラックスを塗布した後、融点以上の温度でウエットバックした。そして最後に５％モノエタノールアミン水溶液で、フィルム状のドライフィルムレジスト１６を除去した。その結果、レジスト残渣のない良好なはんだバンプ２４を作製することができた。
【００３３】
その後、半導体チップ３０を搭載する配線基板（ＢＴレジン）３４に電極を位置合わせして搭載し、エポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０wt％の割合で混合したアンダーフィル剤を塗布した後、２０ｇの荷重を加えながらＭａｘ．２３０℃融点（１３８℃）以上約５分の温度プロファイルにてリフロー接合を行った。その結果、良好な接合部を形成できていることを確認した。接続信頼性については、−５５〜１２５℃の温度サイクル試験を２０００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【００３４】
（例２）
ピッチサイズが１５０μｍ、電極パッド径が７０μｍ（電極数２０００個）のＬＳＩウエハ１０の表面にドライフィルムレジスト（膜厚７０μｍのアクリレート系フィルム（日立化成製））１６を１００℃で貼り付け、露光／現像で電極上部にφ７０μｍの開口部１４を形成する。現像はｎメチル２−ピロリドンを用いた。
【００３５】
形成した開口部１４に第１の金属（Ｂｉ）１８を電解めっきにより膜厚約３５±５μｍとなるように成膜した。そして、フラックス（αメタルズ社製）を塗布した後、融点以上の温度でウエットバックした。
【００３６】
次に、第２の金属（Ｓｎ−Ａｇ合金）２２を電解めっきにより３５±５μｍとなるように成膜した（Ｓｎ−Ａｇ合金めっき液は石原薬品製）。そして、フラックスを塗布した後、融点以上の温度でウエットバックした。そして最後に５％モノエタノールアミン水溶液で、フィルム状のドライフィルムレジスト１６を除去した。その結果、レジスト残渣のない良好なはんだバンプ２４を作製することができた。
【００３７】
半導体チップ３０を搭載する配線基板（ＢＴレジン）３４に電極を位置合わせして搭載し、エポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０wt％の割合で混合したアンダーフィル剤を塗布した後、２０ｇの荷重を加えながらＭａｘ．２５０℃融点（２２１℃）以上約３分の温度プロファイルにてリフロー接合を行った。その結果、良好な接合部を形成できていることを確認した。接続信頼性については、−５５〜１２５℃の温度サイクル試験を２０００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【００３８】
（例３）
ピッチサイズが２００μｍ、電極パッド径が１００μｍ（電極数２０００個）のＬＳＩウエハ１０の表面にドライフィルムレジスト（膜厚１００μｍのアクリレート系フィルム（日立化成製））１６を１００℃で貼り付け、露光／現像で電極上部にφ１００μｍの開口部１４を形成する。現像はｎメチル２−ピロリドンを用いた。
【００３９】
形成した開口部１４に第１の金属（Ｂｉ）１８を電解めっきにより膜厚約５０±１μｍとなるように成膜した。そして、フラックス（αメタルズ社製）を塗布した後、融点以上の温度でウエットバックした。
【００４０】
次に、第２の金属（Ｉｎ）２２を電解めっきにより５０±１μｍとなるように成膜した（Ｉｎめっき液は大和化成製）。そして、フラックスを塗布した後融点以上の温度でウエットバックした。そして最後に５％モノエタノールアミン水溶液で、フィルム状のドライフィルムレジスト１６を除去した。その結果、レジスト残渣のない良好なはんだバンプ２４を作製することができた。
【００４１】
半導体チップ３０を搭載する配線基板（ＢＴレジン）３４に電極を位置合わせして搭載し、エポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０wt％の割合で混合したアンダーフィル剤を塗布した後、２０ｇの荷重を加えながらＭａｘ．１７０℃融点（１０９℃）以上約５分の温度プロファイルにてリフロー接合を行った。その結果、良好な接合部を形成できていることを確認した。接続信頼性については、−５５〜１２５℃の温度サイクル試験を２０００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【００４２】
（比較例）
ピッチサイズが５０μｍ、電極パッド径が３０μｍ（電極数２０００個）のＬＳＩウエハの表面にドライフィルムレジストを１００℃で貼り付け、露光／現像で電極上部にφ３０μｍの開口部を形成する。現像はｎメチル２−ピロリドンを用いた。
【００４３】
形成した開口部にＳｎ−Ｂｉ合金を電解めっきにより膜厚約３５±５μｍとなるように成膜した。そして、フラックス（αメタルズ社製）と塗布した後融点以上の温度でウエットバックした。次に、５％モノエタノールアミン水溶液で、フィルム状のドライフィルムレジストを除去した。その結果、はんだバンプ近傍全域、または、はんだバンプと電極の界面付近に粘着質のレジスト残渣が残り、洗浄不可能となって良好なはんだバンプを作製することができなかった。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、１００μｍ以下ひいては５０μｍ以下のピッチサイズとなる電極を有する半導体素子上に良好なはんだバンプを形成することができる。また、半導体素子と回路配線基板の接合において十分な接合信頼性を確保できる。
【図面の簡単な説明】
【図１】図１は本発明の実施例によるはんだバンプの形成方法を示す図である。
【図２】図２は図１の幾つかの工程の拡大図である。
【図３】図３はめっき用の導体を設けたＬＳＩウエハの例を示す図である。
【図４】図４は半導体装置を配線回路板に実装する例を示す図である。
【図５】従来例によるはんだバンプの形成方法を示す図である。
【符号の説明】
１０…ＬＳＩウエハ
１２…電極
１４…開口部
１６…レジスト
１８…第１の金属
２０…めっき用の導体
２２…第２の金属
２４…はんだバンプ
２６…隙間

Claims (8)

  1. 表面に電極を有する半導体素子或いは回路配線基板の表面に絶縁膜を形成する工程と、
    該電極上の該絶縁膜をパターニング後除去し開口部を形成する工程と、
    該開口部に第１の金属を供給する工程と
    該第１の金属を加熱して溶融させ、凝固させる工程と、
    該開口部に第１の金属に重ねて第２の金属を供給する工程と
    該第１の金属と第２の金属とを加熱して溶融させ、凝固させる工程と、
    該絶縁膜を除去する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 該開口部への第１の金属及び第２の金属の供給は、電解めっき法あるいは蒸着法のいずれにより供給することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 該第１の金属は加熱して溶融させ、そして凝固させると体積が増加する性質をもつ金属であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 該第１の金属の成分としてＢｉまたはＢｉを主成分とする合金であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 該第１の金属におけるＢｉの含有量が、該第１の金属と該第２の金属の総和の２０〜７０wt％の範囲内にあることを特徴とする請求項１乃至請求項４に記載の半導体装置の製造方法。
  6. 該第２の金属の成分としてＳｎ，Ａｇ，Ｉｎ，Ｃｕ，Ｚｎ，Ｓｂのうち少なくとも１種類以上を含むことを特徴とする請求項１乃至請求項２に記載の半導体装置の製造方法。
  7. 該第２の金属は、該開口部から突出する高さで形成されることを特徴とする請求項１乃至請求項２に記載の半導体装置の製造方法。
  8. 該絶縁膜は、ドライフィルムレジストからなることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2003068516A 2003-03-13 2003-03-13 半導体装置の製造方法 Expired - Fee Related JP4115306B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003068516A JP4115306B2 (ja) 2003-03-13 2003-03-13 半導体装置の製造方法
US10/771,391 US7119000B2 (en) 2003-03-13 2004-02-05 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003068516A JP4115306B2 (ja) 2003-03-13 2003-03-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004281556A JP2004281556A (ja) 2004-10-07
JP4115306B2 true JP4115306B2 (ja) 2008-07-09

Family

ID=32959331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003068516A Expired - Fee Related JP4115306B2 (ja) 2003-03-13 2003-03-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7119000B2 (ja)
JP (1) JP4115306B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP4533724B2 (ja) * 2004-10-29 2010-09-01 富士通株式会社 接続バンプの形成方法および半導体装置の製造方法
TWI306673B (en) * 2005-08-31 2009-02-21 Chipmos Technologies Inc Method for bump manufacturing and chip package structure
US7666776B2 (en) * 2005-09-01 2010-02-23 Micron Technology, Inc. Methods of forming conductive structures
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP2008218528A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 電子部品の実装方法および製造装置
US7994043B1 (en) 2008-04-24 2011-08-09 Amkor Technology, Inc. Lead free alloy bump structure and fabrication method
JP2010199207A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 半導体装置の組み立て方法
WO2011010450A1 (ja) * 2009-07-24 2011-01-27 パナソニック株式会社 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法
EP2405469B1 (en) * 2010-07-05 2016-09-21 ATOTECH Deutschland GmbH Method to form solder alloy deposits on substrates
TWI423410B (zh) * 2010-12-31 2014-01-11 Au Optronics Corp 金屬導電結構及其製作方法
WO2016056656A1 (ja) 2014-10-10 2016-04-14 石原ケミカル株式会社 合金バンプの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
JP3201431B2 (ja) 1992-06-24 2001-08-20 ソニー株式会社 Ｉｃ半導体装置の製造方法
US5356509A (en) * 1992-10-16 1994-10-18 Astropower, Inc. Hetero-epitaxial growth of non-lattice matched semiconductors
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP2000260819A (ja) 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
KR100741040B1 (ko) * 1999-10-15 2007-07-20 가부시키가이샤 에바라 세이사꾸쇼 배선형성방법 및 장치
TW516979B (en) * 2000-10-02 2003-01-11 Asahi Chemical Ind Functional alloy particles
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法

Also Published As

Publication number Publication date
JP2004281556A (ja) 2004-10-07
US7119000B2 (en) 2006-10-10
US20040180527A1 (en) 2004-09-16

Similar Documents

Publication Publication Date Title
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP3859403B2 (ja) 半導体装置及びその製造方法
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
US7189927B2 (en) Electronic component with bump electrodes, and manufacturing method thereof
KR101594220B1 (ko) 전자 부품, 전자 장치의 제조 방법 및 전자 장치
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP4115306B2 (ja) 半導体装置の製造方法
JP2004507089A (ja) 非半田フリップチップボンディング用の高信頼性、非伝導性の接着剤及びこれを用いたフリップチップボンディング方法
TW200926379A (en) Package substrate having electrical connecting structure and method of fabricating the same
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP3868766B2 (ja) 半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP4416876B2 (ja) 半導体チップ及び半導体チップの製造方法
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
JP4416875B2 (ja) 半導体チップ及び半導体装置の製造方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
JP7382170B2 (ja) 半導体装置
JP2016066649A (ja) 電子装置及び電子装置の製造方法
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees