JP3201431B2 - Ｉｃ半導体装置の製造方法 - Google Patents
Ｉｃ半導体装置の製造方法Info
- Publication number
- JP3201431B2 JP3201431B2 JP18893092A JP18893092A JP3201431B2 JP 3201431 B2 JP3201431 B2 JP 3201431B2 JP 18893092 A JP18893092 A JP 18893092A JP 18893092 A JP18893092 A JP 18893092A JP 3201431 B2 JP3201431 B2 JP 3201431B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- layer
- electrode
- bumps
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来のＩＣのバンプ構造１０’では、バ
ンプが、図８に示す通り、バンプ用電極上に個々に突出
した自立形態で設けられている。図８を参照して、従来
のＩＣのバンプ構造１０’及びその形成方法を示す説明
する。図中、Ｓｉ基板１２には、所定の回路（図示せ
ず）がフォトリソグラフィ、イオン注入技術等によって
形成されている。このＳｉ基板１２上には、所定のパタ
ーンに形成されたアルミニウム（Ａｌ）配線層１４が配
されていて、Ｓｉ基板１２に形成された回路の所定部分
を夫々接続している。
ンプが、図８に示す通り、バンプ用電極上に個々に突出
した自立形態で設けられている。図８を参照して、従来
のＩＣのバンプ構造１０’及びその形成方法を示す説明
する。図中、Ｓｉ基板１２には、所定の回路（図示せ
ず）がフォトリソグラフィ、イオン注入技術等によって
形成されている。このＳｉ基板１２上には、所定のパタ
ーンに形成されたアルミニウム（Ａｌ）配線層１４が配
されていて、Ｓｉ基板１２に形成された回路の所定部分
を夫々接続している。
【０００３】従来のバンプ形成方法では、先ず電気絶縁
層としてＳｉＯ2 層１６をＡｌ配線層１４上に形成す
る。次に、Ａｌ配線層１４のバンプ部形成領域をＳｉＯ
2 層から露出させるために、その部分のＳｉＯ2 層１６
をエッチングして除去し、バンプ用電極を形成するため
の窓（開口部）を形成する。次いで、Ａｌ配線層１４の
ＳｉＯ2 層から露出したバンプ部形成領域及びＳｉＯ2
層上にＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２の３層
からなるバリアメタル層を蒸着若しくはスパッタリング
等によって順次形成する。次に、バリアメタル層上にレ
ジスト層（図示せず）を所定の厚みに塗布する。
層としてＳｉＯ2 層１６をＡｌ配線層１４上に形成す
る。次に、Ａｌ配線層１４のバンプ部形成領域をＳｉＯ
2 層から露出させるために、その部分のＳｉＯ2 層１６
をエッチングして除去し、バンプ用電極を形成するため
の窓（開口部）を形成する。次いで、Ａｌ配線層１４の
ＳｉＯ2 層から露出したバンプ部形成領域及びＳｉＯ2
層上にＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２の３層
からなるバリアメタル層を蒸着若しくはスパッタリング
等によって順次形成する。次に、バリアメタル層上にレ
ジスト層（図示せず）を所定の厚みに塗布する。
【０００４】続いて、バンプ部用電極上のレジスト層を
除去して凹部を形成し、その凹部にメッキ等によってほ
ぼレジスト層の厚みと同じ厚みに半田を充填して半田バ
ンプ２４’を形成する。充填された半田バンプ２４’
は、レジスト層中に島状に存在する。更に、この半田バ
ンプ２４’をマスクにして半田バンプ２４’の周囲のレ
ジスト層、及びバリアメタル層１８、２０、２２をエッ
チングによって除去する。かくして、半田バンプ２
４’、バリアメタル層１８、２０、２２及びＡｌ配線線
層１４からなるバンプ構造１０’が、バンプ部用電極の
上部に形成される。
除去して凹部を形成し、その凹部にメッキ等によってほ
ぼレジスト層の厚みと同じ厚みに半田を充填して半田バ
ンプ２４’を形成する。充填された半田バンプ２４’
は、レジスト層中に島状に存在する。更に、この半田バ
ンプ２４’をマスクにして半田バンプ２４’の周囲のレ
ジスト層、及びバリアメタル層１８、２０、２２をエッ
チングによって除去する。かくして、半田バンプ２
４’、バリアメタル層１８、２０、２２及びＡｌ配線線
層１４からなるバンプ構造１０’が、バンプ部用電極の
上部に形成される。
【０００５】
【発明が解決しようとする課題】ところで、ＩＣをフリ
ップチップボンディング等によって回路基板にフリップ
チップ実装するに当たり、熱サイクルに対するボンディ
ングの信頼性を確保するためには、バンプがＳｉ基板面
よりも充分に高く突出していることが必要である。それ
は、半田接続の高さを高くすることにより、フリップチ
ップと回路基板との熱膨張係数の差で生じる熱疲労によ
る不良の発生を抑える効果があり、接続の信頼性を向上
させることが可能となるからである。しかし、上述した
従来のバンプ構造では、バンプがそれぞれ柱状に各々自
立して形成されているため、バンプの高さを高くしよう
とすると以下に挙げるような種々の問題が派生した。第
１には、実装時において、高くした半田バンプは、加熱
されると、図８の破線で示すように、半導体ペレットの
重量により座屈して崩れ、或いは半田だれ等を生じ、ボ
ンディングの信頼性自体、更には半導体装置の品質に支
障を来していた。
ップチップボンディング等によって回路基板にフリップ
チップ実装するに当たり、熱サイクルに対するボンディ
ングの信頼性を確保するためには、バンプがＳｉ基板面
よりも充分に高く突出していることが必要である。それ
は、半田接続の高さを高くすることにより、フリップチ
ップと回路基板との熱膨張係数の差で生じる熱疲労によ
る不良の発生を抑える効果があり、接続の信頼性を向上
させることが可能となるからである。しかし、上述した
従来のバンプ構造では、バンプがそれぞれ柱状に各々自
立して形成されているため、バンプの高さを高くしよう
とすると以下に挙げるような種々の問題が派生した。第
１には、実装時において、高くした半田バンプは、加熱
されると、図８の破線で示すように、半導体ペレットの
重量により座屈して崩れ、或いは半田だれ等を生じ、ボ
ンディングの信頼性自体、更には半導体装置の品質に支
障を来していた。
【０００６】第２には、ＩＣの高集積化を図るには、バ
ンプをファインピッチで形成せざる得ないが、半田バン
プの高さを高くすることによって生じる半田バンプの崩
れ、或いは半田ダレのために、所謂ブリッジが生じて短
絡し、バンプのファインピッチ化には、限界があり、そ
のためＩＣの高集積化実現が阻害されていた。第３に
は、半田バンプの崩れ、或いは半田だれのために、ポッ
ティング時にポッティング樹脂がバンプ間に隙間なく進
入することが難しく、耐湿性に劣り、例えば内部に空隙
ができてこれに湿気等が侵入し、ＩＣ部品の電気絶縁性
を劣化させると言う問題もあった。
ンプをファインピッチで形成せざる得ないが、半田バン
プの高さを高くすることによって生じる半田バンプの崩
れ、或いは半田ダレのために、所謂ブリッジが生じて短
絡し、バンプのファインピッチ化には、限界があり、そ
のためＩＣの高集積化実現が阻害されていた。第３に
は、半田バンプの崩れ、或いは半田だれのために、ポッ
ティング時にポッティング樹脂がバンプ間に隙間なく進
入することが難しく、耐湿性に劣り、例えば内部に空隙
ができてこれに湿気等が侵入し、ＩＣ部品の電気絶縁性
を劣化させると言う問題もあった。
【０００７】本発明は、上記に鑑み、崩れ、ダレ等を生
じることなく、高いボンディング信頼性で回路基板に実
装できるバンプを備えたＩＣ半導体装置の製造方法を提
供することを目的とする。
じることなく、高いボンディング信頼性で回路基板に実
装できるバンプを備えたＩＣ半導体装置の製造方法を提
供することを目的とする。
【０００８】
【課題を解決するための手段】本発明者は、バンプを高
くすると、実装時に崩れるのは、加熱されて機械的強度
が不足し、そのため座屈することに原因があると考え、
研究と実験を重ねた末、本発明を発明するに到った。上
記目的を達成するために、本発明に係るＩＣ半導体装置
のバンプ構造は、ＩＣ半導体装置の所要部分に回路基板
に実装するためのバンプ部用電極を有し、該バンプ部用
電極にバンプを形成したＩＣ半導体装置のバンプ構造に
おいて、少なくともバンプ部用電極周辺には前記バンプ
を囲んで所要高さバンプを突出させるようにレジスト部
が形成されていることを特徴としている。
くすると、実装時に崩れるのは、加熱されて機械的強度
が不足し、そのため座屈することに原因があると考え、
研究と実験を重ねた末、本発明を発明するに到った。上
記目的を達成するために、本発明に係るＩＣ半導体装置
のバンプ構造は、ＩＣ半導体装置の所要部分に回路基板
に実装するためのバンプ部用電極を有し、該バンプ部用
電極にバンプを形成したＩＣ半導体装置のバンプ構造に
おいて、少なくともバンプ部用電極周辺には前記バンプ
を囲んで所要高さバンプを突出させるようにレジスト部
が形成されていることを特徴としている。
【０００９】レジスト層から上に突出しているバンプの
部分は、回路基板の電極と溶着すべきバンプの頂部のみ
である。そのの高さは、ＩＣ半導体装置の種類、実装の
方式、実装する回路基板等に応じて適宜定められるべき
ものである。バンプの大部分は、レジスト層により取り
囲まれていて、それにより、バンプは、機械的に補強さ
れた形態で支持されており、半田崩れ、ダレ、或いは溶
融半田の流出等が生じない。レジスト層を形成する材料
としては、ＩＣ半導体装置の製作にあたって一般に採用
されているフォトレジスト材料の何れを採用してもよい
が、吸湿性が少く絶縁性の良好なレジスト材料の採用が
好ましい。本発明において、バンプの材料は、特に制約
はなく、従来使用されている溶着用金属を使用でき、例
えば共晶半田、或いは、ＳｎとＰｂの比率が１：９の高
融点半田等を使用する。バンプは、従来から常用の電気
メッキ法等により形成されている。
部分は、回路基板の電極と溶着すべきバンプの頂部のみ
である。そのの高さは、ＩＣ半導体装置の種類、実装の
方式、実装する回路基板等に応じて適宜定められるべき
ものである。バンプの大部分は、レジスト層により取り
囲まれていて、それにより、バンプは、機械的に補強さ
れた形態で支持されており、半田崩れ、ダレ、或いは溶
融半田の流出等が生じない。レジスト層を形成する材料
としては、ＩＣ半導体装置の製作にあたって一般に採用
されているフォトレジスト材料の何れを採用してもよい
が、吸湿性が少く絶縁性の良好なレジスト材料の採用が
好ましい。本発明において、バンプの材料は、特に制約
はなく、従来使用されている溶着用金属を使用でき、例
えば共晶半田、或いは、ＳｎとＰｂの比率が１：９の高
融点半田等を使用する。バンプは、従来から常用の電気
メッキ法等により形成されている。
【００１０】上記バンプ構造において、バンプ部用電極
とバンプとの間に、バリアメタル層を形成してバンプ用
電極を半田バンプから保護することが好ましい。バリア
メタル層を形成する金属には、特に限定は無いが、例え
ばＴｉ、Ｃｕ、Ｎｉ等を使用することができる。本発明
のＩＣ半導体装置のバンプ構造は、フェイスダウンボン
ディング、フリップチップボンディング等によって回路
基板への実装が行われるＩＣ半導体装置に特に適してい
る。
とバンプとの間に、バリアメタル層を形成してバンプ用
電極を半田バンプから保護することが好ましい。バリア
メタル層を形成する金属には、特に限定は無いが、例え
ばＴｉ、Ｃｕ、Ｎｉ等を使用することができる。本発明
のＩＣ半導体装置のバンプ構造は、フェイスダウンボン
ディング、フリップチップボンディング等によって回路
基板への実装が行われるＩＣ半導体装置に特に適してい
る。
【００１１】また、本発明のＩＣ半導体装置の製造方法
は、ＩＣ半導体装置の所要部分に回路基板を実装するた
めのバンプ用電極を形成し、該バンプ用電極にバンプを
形成するＩＣ半導体装置の製造方法において、バンプ部
用電極にバリアメタルを形成し、前記バンプ部用電極以
外の部分にレジスト層を所要厚さ形成し、前記バンプ部
電極以外にレジスト層を残した状態で、前記バンプ部用
電極上に導電金属層を前記レジスト層の上面よりも高い
位置まで設け、該金属層の融点を越える温度で加熱する
ことにより、該金属層を再溶融させて、溶融した金属材
料の表面張力によりバンプ部の頂部が丸くされて固化さ
せるようにしたことを特徴とするものである。ここで、
レジスト層の厚みは、半田バンプの高さとの関連で定め
られるべきもので、レジスト層の上面がバンプの溶着頂
部を露出させるような高さに定める。一般には、例えば
この厚みは、２０〜７０μm とすることが出来る。
は、ＩＣ半導体装置の所要部分に回路基板を実装するた
めのバンプ用電極を形成し、該バンプ用電極にバンプを
形成するＩＣ半導体装置の製造方法において、バンプ部
用電極にバリアメタルを形成し、前記バンプ部用電極以
外の部分にレジスト層を所要厚さ形成し、前記バンプ部
電極以外にレジスト層を残した状態で、前記バンプ部用
電極上に導電金属層を前記レジスト層の上面よりも高い
位置まで設け、該金属層の融点を越える温度で加熱する
ことにより、該金属層を再溶融させて、溶融した金属材
料の表面張力によりバンプ部の頂部が丸くされて固化さ
せるようにしたことを特徴とするものである。ここで、
レジスト層の厚みは、半田バンプの高さとの関連で定め
られるべきもので、レジスト層の上面がバンプの溶着頂
部を露出させるような高さに定める。一般には、例えば
この厚みは、２０〜７０μm とすることが出来る。
【００１２】本発明のＩＣ半導体装置のバンプ構造によ
ると、バンプは、溶着頂部を残してその周囲をレジスト
層により取り囲まれているので、バンプの機械的強度が
レジスト層によって補強されている。かかるバンプ構造
により、回路基板への実装時の信頼性を確保するために
バンプを高く形成しても、、崩れやダレ等が生じず、更
に、バンプのリフロー時に半田の流れも生じない。従っ
て、バンプのファインピッチ化が可能となる。また、本
発明のＩＣ半導体装置のバンプ構造の形成方法は、本発
明に係るＩＣ半導体装置のバンプ構造を従来の装置を使
用して効率良く製作することができる。
ると、バンプは、溶着頂部を残してその周囲をレジスト
層により取り囲まれているので、バンプの機械的強度が
レジスト層によって補強されている。かかるバンプ構造
により、回路基板への実装時の信頼性を確保するために
バンプを高く形成しても、、崩れやダレ等が生じず、更
に、バンプのリフロー時に半田の流れも生じない。従っ
て、バンプのファインピッチ化が可能となる。また、本
発明のＩＣ半導体装置のバンプ構造の形成方法は、本発
明に係るＩＣ半導体装置のバンプ構造を従来の装置を使
用して効率良く製作することができる。
【００１３】
【実施例】以下に、添付図面、図１から図７を参照して
実施例に基づき本発明をより詳細に説明する。尚、図１
から図８において、前述した図８に示されていた部品、
部材と同じ機能を果たすものには、同じ符号を付してい
る。図１は、本発明のＩＣ半導体装置（以下簡単のため
ＩＣと言う）のバンプ構造の実施例１０の断面図であ
る。同図において、Ｓｉ基板上１２には、ＩＣの所定の
回路素子（図示せず）が多数形成されており、更に、Ｓ
ｉ基板１２上には、Ａｌ配線層１４が、Ｓｉ基板１２に
設けられた各回路素子の各部を相互に接続するための配
線として、スパッタリング或いは蒸着等によって所定パ
ターンに形成されている。
実施例に基づき本発明をより詳細に説明する。尚、図１
から図８において、前述した図８に示されていた部品、
部材と同じ機能を果たすものには、同じ符号を付してい
る。図１は、本発明のＩＣ半導体装置（以下簡単のため
ＩＣと言う）のバンプ構造の実施例１０の断面図であ
る。同図において、Ｓｉ基板上１２には、ＩＣの所定の
回路素子（図示せず）が多数形成されており、更に、Ｓ
ｉ基板１２上には、Ａｌ配線層１４が、Ｓｉ基板１２に
設けられた各回路素子の各部を相互に接続するための配
線として、スパッタリング或いは蒸着等によって所定パ
ターンに形成されている。
【００１４】Ａｌ配線層１４は、バンプ部用電極を構成
する領域１５を除いて、ＳｉＯ2 膜１６によって被覆さ
れいている。ＳｉＯ2 膜から露出してバンプ部用電極を
構成する領域１５は、ＳｉＯ2 膜に開口した長方形若し
くは正方形状の窓として形成されている。バンプ部用電
極の上には、バリアメタル層１８、２０、２２及びバン
プ２４が形成されていて、バンプ部を構成している。バ
リアメタル層は、バンプ部用電極を構成するＡｌ配線層
１４を半田バンプ２４から保護するためにＳｉＯ2 膜１
６に開口している凹部の形状に沿って、開口部よりも僅
かに外方にまで延在し、最下層でＡｌ配線層１４に電気
的に接続されている。バリアメタル層は、下層から数え
て、順次、第１層、第２層、及び第３層として形成され
たＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２から構成さ
れている。なお、バリアメタルを構成する材料及び各層
の形成順序は、この例に限るものではなく、種々に変更
可能である。
する領域１５を除いて、ＳｉＯ2 膜１６によって被覆さ
れいている。ＳｉＯ2 膜から露出してバンプ部用電極を
構成する領域１５は、ＳｉＯ2 膜に開口した長方形若し
くは正方形状の窓として形成されている。バンプ部用電
極の上には、バリアメタル層１８、２０、２２及びバン
プ２４が形成されていて、バンプ部を構成している。バ
リアメタル層は、バンプ部用電極を構成するＡｌ配線層
１４を半田バンプ２４から保護するためにＳｉＯ2 膜１
６に開口している凹部の形状に沿って、開口部よりも僅
かに外方にまで延在し、最下層でＡｌ配線層１４に電気
的に接続されている。バリアメタル層は、下層から数え
て、順次、第１層、第２層、及び第３層として形成され
たＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２から構成さ
れている。なお、バリアメタルを構成する材料及び各層
の形成順序は、この例に限るものではなく、種々に変更
可能である。
【００１５】第３層のＮｉ層２２の上にはバンプ２４が
設けられている。バンプ２４は、その下部で凹部状に形
成されたＮｉ層２２に電気的に接しており、そこから四
角柱２３を成して上方に突出している。その頂部２５
は、半球状になっていて、実装すべき回路基板の電極と
の溶着部となる。レジスト層２６は、ほぼバンプ２４の
頂部２５のみを露出させて、頂部２５と四角柱２３との
形状変更線から下方に基板１２上面に形成されたＳｉ層
１６まで、各バンプ２４の周囲を囲んで厚く形成されて
いる。この実施例の場合には、バンプ２４は、例えば共
晶半田、或いは、ＳｎとＰｂの比率が１：９の高融点半
田等にてメッキ法により形成されている。
設けられている。バンプ２４は、その下部で凹部状に形
成されたＮｉ層２２に電気的に接しており、そこから四
角柱２３を成して上方に突出している。その頂部２５
は、半球状になっていて、実装すべき回路基板の電極と
の溶着部となる。レジスト層２６は、ほぼバンプ２４の
頂部２５のみを露出させて、頂部２５と四角柱２３との
形状変更線から下方に基板１２上面に形成されたＳｉ層
１６まで、各バンプ２４の周囲を囲んで厚く形成されて
いる。この実施例の場合には、バンプ２４は、例えば共
晶半田、或いは、ＳｎとＰｂの比率が１：９の高融点半
田等にてメッキ法により形成されている。
【００１６】バンプ２４は、上述の如くその頂部２５を
残してレジスト層２６に埋没しているため、実装時の加
熱により半田バンプが溶けて、バンプ２４の頂部から下
方に向かう機械的な応力を受けた場合にも崩れ、ダレ等
の変形が生じ難く、レジスト層２６及びバンプ２４自身
がこの機械的な応力を支えるのに適した構造をしてい
る。従って、本実施例のバンプ構造１０では、ＩＣの回
路基板への実装時における信頼性を確保するためにバン
プ２４を所望の高さに高くしても、実装時に生ずる荷重
に充分耐えることができ、バンプ２４に崩れやダレが生
ずるおそれはない。また、溶融するバンプ部分は、ほぼ
露出した頂部のみであるから、半田のリフロー時に半田
が周囲に流れ出すおそれもない。従って、従来のバンプ
構造に較べて、バンプの形成ピッチを短くすることがで
き、バンプの配置密度を高めてＩＣの集積度を上げるこ
とが可能となる。バンプの崩れ、ダレが生じないので、
ポッティング樹脂の充填不良等による耐湿上の問題も生
じない。
残してレジスト層２６に埋没しているため、実装時の加
熱により半田バンプが溶けて、バンプ２４の頂部から下
方に向かう機械的な応力を受けた場合にも崩れ、ダレ等
の変形が生じ難く、レジスト層２６及びバンプ２４自身
がこの機械的な応力を支えるのに適した構造をしてい
る。従って、本実施例のバンプ構造１０では、ＩＣの回
路基板への実装時における信頼性を確保するためにバン
プ２４を所望の高さに高くしても、実装時に生ずる荷重
に充分耐えることができ、バンプ２４に崩れやダレが生
ずるおそれはない。また、溶融するバンプ部分は、ほぼ
露出した頂部のみであるから、半田のリフロー時に半田
が周囲に流れ出すおそれもない。従って、従来のバンプ
構造に較べて、バンプの形成ピッチを短くすることがで
き、バンプの配置密度を高めてＩＣの集積度を上げるこ
とが可能となる。バンプの崩れ、ダレが生じないので、
ポッティング樹脂の充填不良等による耐湿上の問題も生
じない。
【００１７】図２〜図６は、本発明に係るＩＣのバンプ
構造の形成方法を示すために各工程毎のバンプ構造の断
面を示している。図２は、本発明に係るバンプ構造が形
成される前段階の半導体ペレットを断面図として示して
いる。半導体ペレットは、特に従来のものと変わるとこ
ろは無く、Ｓｉ基板１２には、既に所定の回路構造（図
示せず）が形成されており、その上には、Ａｌ配線層１
４、及びＳｉＯ2 膜１６が所定のパターンで形成されて
いる。ＳｉＯ2 膜１６には、開口した窓２８が、Ａｌ配
線層１４のバンプ用電極領域に形成されており、窓２８
から上方に露出したＡｌ配線層１４の部分がバンプ部用
電極を構成する。
構造の形成方法を示すために各工程毎のバンプ構造の断
面を示している。図２は、本発明に係るバンプ構造が形
成される前段階の半導体ペレットを断面図として示して
いる。半導体ペレットは、特に従来のものと変わるとこ
ろは無く、Ｓｉ基板１２には、既に所定の回路構造（図
示せず）が形成されており、その上には、Ａｌ配線層１
４、及びＳｉＯ2 膜１６が所定のパターンで形成されて
いる。ＳｉＯ2 膜１６には、開口した窓２８が、Ａｌ配
線層１４のバンプ用電極領域に形成されており、窓２８
から上方に露出したＡｌ配線層１４の部分がバンプ部用
電極を構成する。
【００１８】図３に示すように、窓２８から上方に露出
したＡｌ配線層１４の領域及びＳｉＯ2 膜１６上に、従
来から常用している蒸着法若しくはスパッタリング法に
よって既知の条件の下に３層からなるバリアメタル層、
即ちＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２を順次所
望の厚さに形成する。尚、Ｎｉ層２２を省略することも
可能である。次いで、図４に示すように、前の工程で形
成したＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２のう
ち、バンプ部用電極上に形成されたバリアメタル層部分
２９を除いたバリアメタル層を常用のフォトプロセスに
よりエッチングして除去する。かくして、バリアメタル
層のうち、バンプ部用電極上に形成されたバリアメタル
層部分のみが残留し、それ以外の部分３０では、ＳｉＯ
2 層１６が露出する。
したＡｌ配線層１４の領域及びＳｉＯ2 膜１６上に、従
来から常用している蒸着法若しくはスパッタリング法に
よって既知の条件の下に３層からなるバリアメタル層、
即ちＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２を順次所
望の厚さに形成する。尚、Ｎｉ層２２を省略することも
可能である。次いで、図４に示すように、前の工程で形
成したＴｉ層１８、Ｃｕ層２０、及びＮｉ層２２のう
ち、バンプ部用電極上に形成されたバリアメタル層部分
２９を除いたバリアメタル層を常用のフォトプロセスに
よりエッチングして除去する。かくして、バリアメタル
層のうち、バンプ部用電極上に形成されたバリアメタル
層部分のみが残留し、それ以外の部分３０では、ＳｉＯ
2 層１６が露出する。
【００１９】次に、図４に示すように処理されたＩＣ上
にフォトレジスト層２６を所定の厚み、一般には、２０
〜７０μm 程度の厚みで一様に常用の方法で塗布する。
フォトレジスト層２６の材料としては、例えば、ドライ
フィル或いはコート樹脂等電気絶縁性が良好な材料を使
用する。続いて、Ｎｉ層２２上のバンプ２４を形成すべ
き領域から、レジスト層２６を常用のフォトプロセスに
よって除去する。かくして、図５に示すように、底部に
Ｎｉ層２２を露出させている凹部３２が点在的に形成さ
れる。
にフォトレジスト層２６を所定の厚み、一般には、２０
〜７０μm 程度の厚みで一様に常用の方法で塗布する。
フォトレジスト層２６の材料としては、例えば、ドライ
フィル或いはコート樹脂等電気絶縁性が良好な材料を使
用する。続いて、Ｎｉ層２２上のバンプ２４を形成すべ
き領域から、レジスト層２６を常用のフォトプロセスに
よって除去する。かくして、図５に示すように、底部に
Ｎｉ層２２を露出させている凹部３２が点在的に形成さ
れる。
【００２０】次に、レジスト層２６に形成された凹部３
２内に電気メッキ法によって半田を充填して、図６に示
すように、Ｎｉ層２２の上に半田バンプ２４をレジスト
層２６の上面に達し更にこれよりも高くように形成す
る。最後に、半田の融点以上の温度となるように半田バ
ンプ２４を加熱すると、バンプ２４は表面張力により頂
部が丸くなって固化し、図１に示すような本発明に係る
バンプ構造が形成される。
２内に電気メッキ法によって半田を充填して、図６に示
すように、Ｎｉ層２２の上に半田バンプ２４をレジスト
層２６の上面に達し更にこれよりも高くように形成す
る。最後に、半田の融点以上の温度となるように半田バ
ンプ２４を加熱すると、バンプ２４は表面張力により頂
部が丸くなって固化し、図１に示すような本発明に係る
バンプ構造が形成される。
【００２１】上記実施例方法においては、電気メッキ法
によってバンプを形成する際にメッキ引出電極３４を使
用する。図８は、メッキ引出電極３４を示すウエハの一
部の平面図であって、隣接する２つのＩＣチップ３６が
示されている。同図に示したように、ウエハ上には、電
気メッキ法によってバンプを形成した際のメッキ引出電
極３４が各バンプ部１０を結んで形成されている。バン
プが形成された後に、このメッキ引出電極３４をレーザ
ー等によって或いはエッチングによって除去する。
によってバンプを形成する際にメッキ引出電極３４を使
用する。図８は、メッキ引出電極３４を示すウエハの一
部の平面図であって、隣接する２つのＩＣチップ３６が
示されている。同図に示したように、ウエハ上には、電
気メッキ法によってバンプを形成した際のメッキ引出電
極３４が各バンプ部１０を結んで形成されている。バン
プが形成された後に、このメッキ引出電極３４をレーザ
ー等によって或いはエッチングによって除去する。
【００２２】なお、上記実施例において説明したバンプ
構造及び、これに使用される材料並びに本発明のバンプ
構造の形成方法は、いずれも単に例示的なものであり、
本発明のバンプ構造及びその形成方法は、上記実施例の
構成のみに限定されるものではない。
構造及び、これに使用される材料並びに本発明のバンプ
構造の形成方法は、いずれも単に例示的なものであり、
本発明のバンプ構造及びその形成方法は、上記実施例の
構成のみに限定されるものではない。
【００２３】
【発明の効果】以上説明したように、本発明によると、
バンプは、その頂部のみを露出しており、頂部より下方
の残部は、その周囲がレジスト層により包囲されている
ので、バンプを所望の高さに高くしても、リフロー時、
崩れ、ダレ等のバンプの変形が生じないし、またリフロ
ー時に過剰な半田が流れ出ることもない。本発明に係る
バンプ構造は、フリップチップ実装用ＩＣに特に適した
バンプ構造であって、バンプを所望の高さに高くするこ
とにより、ＩＣのフリップチップ実装時のボンディング
の信頼性を確保し、ＩＣの実装時の歩留りを向上させる
ことができる。リフロー時、半田バンプの崩れ、ダレが
生じないので、ポッティング時、封止用樹脂が隅まで進
入して耐湿性を向上させる。更に、バンプをファインピ
ッチに配置することが可能であるので、ＩＣの高集積化
を図ることが出来る。特に、この発明の製造方法では、
前記バンプ部電極以外にレジスト層を残した状態で、前
記バンプ部用電極上に導電金属層、例えば半田を前記レ
ジスト層の上面よりも高い位置まで設け、半田の融点を
越える温度で加熱することにより、半田を再溶融させ
て、溶融した金属材料の表面張力によりバンプ部の頂部
が丸くされて固化させるようにしているので、複雑な工
程を必要とせずに、一定量の半田を再溶融させるだけ
で、均一なバンプ高さとして、対向される相手電極へ一
定の高さで点接触させることにより、接続精度を向上さ
せることができる。また、上記再溶融によって、導電金
属層として合金等を使用した場合には、その組成を均一
にすることができ、また、再溶融により表面形状を滑ら
かに仕上げることでき、この点においても電極接続の信
頼性が向上する。
バンプは、その頂部のみを露出しており、頂部より下方
の残部は、その周囲がレジスト層により包囲されている
ので、バンプを所望の高さに高くしても、リフロー時、
崩れ、ダレ等のバンプの変形が生じないし、またリフロ
ー時に過剰な半田が流れ出ることもない。本発明に係る
バンプ構造は、フリップチップ実装用ＩＣに特に適した
バンプ構造であって、バンプを所望の高さに高くするこ
とにより、ＩＣのフリップチップ実装時のボンディング
の信頼性を確保し、ＩＣの実装時の歩留りを向上させる
ことができる。リフロー時、半田バンプの崩れ、ダレが
生じないので、ポッティング時、封止用樹脂が隅まで進
入して耐湿性を向上させる。更に、バンプをファインピ
ッチに配置することが可能であるので、ＩＣの高集積化
を図ることが出来る。特に、この発明の製造方法では、
前記バンプ部電極以外にレジスト層を残した状態で、前
記バンプ部用電極上に導電金属層、例えば半田を前記レ
ジスト層の上面よりも高い位置まで設け、半田の融点を
越える温度で加熱することにより、半田を再溶融させ
て、溶融した金属材料の表面張力によりバンプ部の頂部
が丸くされて固化させるようにしているので、複雑な工
程を必要とせずに、一定量の半田を再溶融させるだけ
で、均一なバンプ高さとして、対向される相手電極へ一
定の高さで点接触させることにより、接続精度を向上さ
せることができる。また、上記再溶融によって、導電金
属層として合金等を使用した場合には、その組成を均一
にすることができ、また、再溶融により表面形状を滑ら
かに仕上げることでき、この点においても電極接続の信
頼性が向上する。
【図１】本発明に係るＩＣのバンプ構造の一実施例の断
面図である。
面図である。
【図２】図１に示すバンプ構造の形成方法において、最
初の工程を経たＩＣペレットの断面図である。
初の工程を経たＩＣペレットの断面図である。
【図３】図１に示すバンプ構造の形成方法において、図
２に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
２に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
【図４】図１に示すバンプ構造の形成方法において、図
３に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
３に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
【図５】図１に示すバンプ構造の形成方法において、図
４に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
４に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
【図６】図１に示すバンプ構造の形成方法において、図
５に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
５に示す工程の次の工程を経たＩＣペレットの断面図で
ある。
【図７】電気メッキ法によって形成される際に使用され
るメッキ引出電極を示すウエハの一部平面図である。
るメッキ引出電極を示すウエハの一部平面図である。
【図８】従来のＩＣのバンプ構造を示す断面図である。
１０バンプ構造 １２Ｓｉ基板 １４Ａｌ配線層 １５バンプ用電極 １６ＳｉＯ2 膜 １８Ｔｉ層 ２０Ｃｕ層 ２２Ｎｉ層 ２４半田バンプ ２６レジスト部 ２８窓 ２９バンプ部用電極上に形成されたバリアメタル層部分 ３０バンプ部用電極上に形成されたバリアメタル層部分
以外の部分
以外の部分
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−94131（ＪＰ，Ａ) 特開 平５−275485（ＪＰ，Ａ) 特開 昭62−266851（ＪＰ，Ａ) 特開 平３−22437（ＪＰ，Ａ) 特開 昭63−311745（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/60 311
Claims (4)
- 【請求項１】 ＩＣ半導体装置の所要部分に回路基板を
実装するためのバンプ用電極を形成し、該バンプ用電極
にバンプを形成するＩＣ半導体装置の製造方法におい
て、 バンプ部用電極にバリアメタルを形成し、 前記バンプ部用電極以外の部分にレジスト層を所要厚さ
形成し、 前記バンプ部電極以外にレジスト層を残した状態で、前
記バンプ部用電極上に導電金属層を前記レジスト層の上
面よりも高い位置まで設け、 該金属層の融点を越える温度で加熱することにより、該
金属層を再溶融させて、溶融した金属材料の表面張力に
よりバンプ部の頂部が丸くされて固化させるようにした
ことを特徴とするＩＣ半導体装置の製造方法。 - 【請求項２】 前記レジストは２０〜７０μｍの厚さに
形成されることを特徴とする請求項１記載のＩＣ半導体
装置の製造方法。 - 【請求項３】 前記バンプ部は半田合金で形成されるこ
とを特徴とする請求項１記載のＩＣ半導体装置の製造方
法。 - 【請求項４】 前記金属層はメッキ法により形成される
ことを特徴とする請求項１記載のＩＣ半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18893092A JP3201431B2 (ja) | 1992-06-24 | 1992-06-24 | Ｉｃ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18893092A JP3201431B2 (ja) | 1992-06-24 | 1992-06-24 | Ｉｃ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613382A JPH0613382A (ja) | 1994-01-21 |
| JP3201431B2 true JP3201431B2 (ja) | 2001-08-20 |
Family
ID=16232386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18893092A Expired - Fee Related JP3201431B2 (ja) | 1992-06-24 | 1992-06-24 | Ｉｃ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201431B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4115306B2 (ja) | 2003-03-13 | 2008-07-09 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4722532B2 (ja) * | 2005-04-07 | 2011-07-13 | シャープ株式会社 | 半導体装置，電子機器および半導体装置の製造方法 |
| US10074624B2 (en) * | 2015-08-07 | 2018-09-11 | Analog Devices, Inc. | Bond pads with differently sized openings |
-
1992
- 1992-06-24 JP JP18893092A patent/JP3201431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613382A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5046161A (en) | Flip chip type semiconductor device | |
| US7221045B2 (en) | Flat chip semiconductor device and manufacturing method thereof | |
| US6177731B1 (en) | Semiconductor package | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| US5448114A (en) | Semiconductor flipchip packaging having a perimeter wall | |
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| KR100290193B1 (ko) | 반도체장치및그제조방법 | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| TWI495024B (zh) | 半導體裝置，其製造方法，以及製造線路板之方法 | |
| US8253248B2 (en) | Fabrication method of semiconductor device having conductive bumps | |
| US20030127734A1 (en) | Cylindrical bonding structure and method of manufacture | |
| US20070200251A1 (en) | Method of fabricating ultra thin flip-chip package | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| JPH05507174A (ja) | はんだ相互接続及びこれを形成する方法 | |
| KR20040064578A (ko) | 솔더 범프 구조 및 그 제조 방법 | |
| US7498199B2 (en) | Method for fabricating semiconductor package | |
| US20060087039A1 (en) | Ubm structure for improving reliability and performance | |
| US7341949B2 (en) | Process for forming lead-free bump on electronic component | |
| CN111199946A (zh) | 铜柱凸点结构及其制造方法 | |
| JP3201431B2 (ja) | Ｉｃ半導体装置の製造方法 | |
| CN111682006A (zh) | 一种半导体封装结构及其制造方法 | |
| JP3367826B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US6956293B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |