JPH05507174A - はんだ相互接続及びこれを形成する方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 はんだ相互接続及びこれを形成する方法［技術分野］ 本発明は総括的に新規な相互接続及びこれを形成する方法に関し、詳細にいえば はんだ相互接続及びこれを形成する方法に関する。半導体コンポーネントにおい ては、パッドを形成し、その上にはんだ塊を付着させ、金属層をかぶせ、これに よって細長いはんだの相互接続を形成する。あるいは、側壁スペーサをはんだ塊 の側面の周りに形成し、細長いはんだの相互接続を形成することもできる。金属 層によって部分的に、あるいは完全に封止された第１のはんだ塊の上に第２のは んだ塊を形成することによって、他の細長いはんだ相互接続を形成することもで きる。先行するはんだ塊または最後のはんだ塊、あるいはこれら両方に金属封止 層をかぶせることによって他の細長いはんだ相互接続を形成し、これによって細 長いはんだ相互接続を形成することができる。

［背景技術］ 電子工業界においては、さまざまな半導体コンポーネントを互いに結合する必要 がある。各コンポーネントには、さまざまな方法やプロセスを用いることができ る。場合によっては、表面実装法を使用して、半導体コンポーネントを他のもの に接続している。通常、半導体コンポーネントの一方または両方には、Ｃ４（コ ラプス制御型チップ接続）パッドが設けられており、次いで、リフローはんだを 使用して、半導体コンポーネントを互いに結合する。半導体コンポーネントない し素子はチップであっても、あるいは、たとえば、多層セラミック基板などの基 板であってもよい。

完全に溶融したはんだの湿潤及び拡散効果を使用して、チップを基板に接続する こともできる。はんだを完全に溶融することが必要であるから、合金の偏析が生 じる。この偏析がはんだの冷却段階で現出する欠陥及び残留応力をしばしばもた らす。

リフローはんだは高さが低（、周囲面積が大きい、すなわち縦横比が小さい鋳造 構造を有している。鋳造構造を有し、高さの低いはんだには、不均一な歪の発生 、加速ライフ・テスト中に発生する各種の応力によるはんだの破損などの深刻な 問題が起こることがある。これらの破損は通常、その内の１つに金属疲労がある さまざまな理由により比較的短時間の間に発生する。

はんだ接続のこのような問題は電子構成部品ないし部品の小型化の傾向が高まっ ていること、ならびにＬＳＩ（大規模集積）回路の場合のように実装密度の増加 によってますます重要なものとなっている。

Ｃ４接続の正規の形状は約０．５の縦横比を有する截頭球状である。平坦あるい は樽型は機械的特性の観点から最適なものではない。誘導応力のもとで、はんだ 接続の歪は不均一となりがちであり、接合部の終端近傍の断面積が少なくなった 部分に集中する。また、歪が高さに反比例するものであるから、縦横比が低いこ とにより歪は高くなる。はんだ塊の形状は溶融はんだ球及び実装コンポーネント の表面に作用するはんだの表面張力によって制御される。高さくすなわち、縦横 比）を増加させ、終端近傍の縮小断面における歪集中を軽減することなどの、溶 融はんだの表面張力の問題を解決する方法が研究されてきた。疲労ライフが歪の 自乗に反比例する、すなわち歪が２分の１になると、疲労ライフが４倍になるか ら、このような技法がはんだ接合の疲労ライフを大福に改善することが示されて いる。

他の開運はシリコン・チップなどのチップとアルミナ基板などの基板との間の熱 膨張の不整合である。チップとモジュールの間の熱膨張の不整合は、回路チップ のシリコンとモジュール基板に使用されるセラミックの間の熱膨張係数の相違に より、接合部に機械的応力をもたらす。この熱不整合はＣ４接合部にぜん断歪も 発生し、それ故、Ｃ４接合部のライフを削減する。この間圧はシリコン・チップ の熱膨張度にマツチしたセラミック基板を使用することによって部分的に解決さ れるが、シリコン回路への電力供給のオン／オフ時に発生する動的せん断歪また は熱疲労を排除することができず、これはＣ４接合部に疲労欠陥をもたらす。

固定応力レベルではなく固定歪レベルが示されるという点で、機械的疲労と異な っている上記の熱疲労の問題は、半導体産業が大きなチップを製造したり、ある いは中性点までの距離が大きい高密度Ｃ４接合を作るのを長い間妨げていた。

簡単にいえば、Ｃ４疲労の問題は半導体産業が超大規模集積回路（ＵＬＳＩ）に 進歩するのを制約していた。

シリコン・チップなどのチップとアルミナ基板などの基板との間のＣ４はんだ相 互接続の信頼性を向上させる他の方法は、チップの［高さ」、すなわちチップ実 装面から基板までの距離を増加させることである。

半導体デバイスと支持基板の間に細長いはんだ相互接続を提供するために、米国 特許第４５４５６１０号明細書においてＬａｋｒｉｔｚ他ははんだエクスタンダ を使用することを開示している。支持基板上に、はんだエクスタンダを形成し、 はんだエクスタンダ及びはんだマウンドが直接表面間接触を行うように、はんだ マウンドを有する半導体デバイスを基板上に倒置配置する。次いで、このアセン ブリ全体をはんだエクスタンダ及びはんだマウンドの材料を溶融させるのに充分 な温度まで加熱し、デバイスと基板の間に細長い砂時計形のはんだ接続を形成す る。

米国特許第４６６４３０９号明細書においてＡ　ｌ　ｌ　ｅ　ｎ他ははんだ接合 部の高さの比較的少ない増加によって、はんだ接合部のライフを大幅に延ばすこ とができること、あるいははんだ接合部の直径を減少させても、はんだ接合のラ イフを延ばすことができることを教示し、このため、発明者らがはんだ柱などの 接合部形成材料のプリフォームを孔内に確実に保持するための取り付は装置を発 明した。

米国特許第４６７３７７２号明細書において５ａｔｏｈ他はアセンブリを基板に 接続する高融点はんだの端部に低融点はんだを設けることによって、はんだの金 属疲労のために生じる種類の応力を軽減し、これによって高いはんだ柱を得る方 法を発見した。

最近、積み重ねはんだバンプを形成する他の技法が提示されている。はんだバン プを互いに積み重ねるとともに、ポリイミドまたはセラミック・フィルムを使用 して、はんだバンプを支持する。たとえば、ヨーロッパ特許類第２２９８５０号 公報、またはＭａｔｕｓｉ、　Ｎ、　ｅｔ　ａｌ、、　”ＶＬＳＩ　ＣｈｉｐＩ ｎｔｅｒｃｏｎｎｅｃｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　Ｕｓｉｎｇ　５ｔａｃ ｋｅｄ　５ｏｌｄｅｒ　Ｂｕｍｐｓ”。

ｐｐ、　５７３−５７８．　＋９８７　Ｐｒｏｃｅｅｃｌｉ、ｎｇｓ　ｏｆ　ｔ ｈｅ　３７ｔｈ　ＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓ　Ｃｏｎｆｅｒｅ ｎｃｅ、　Ｍａｙ　１９８７を参照されたい。

ヨーロッパ特許類第２４８３１４号公報ははんだの金型として働（フォトレジス トなどのマスクを使用し、これによって高いはんだバンプを作成することを開示 している。高いはんだバンプを作成する他の方法がヨーロッパ特許類第２４８５ ６６号公報に開示されているが、この方法においては、バンプ付きのパッケージ 及びバンプ付き基板の上のはんだバンプを加熱し、接触しているバンプが互いに 溶融し、融着し「細長い」はんだ接合部を形成する。

細長いはんだバンプの形成を扱っている他の提案もある。

手法の１つははんだのりフロー操作中に、チップを基板またはモジュールから引 き離すことによってはんだを引き延ばし、これによって「細長い」はんだバンプ を形成することである。

本発明の各種の態様によって形成される細長いはんだ塊は単純で、独特なもので ある。基本的な概念ははんだ塊ないしはんだバンプを封止材ないし封止層によっ て保護して、はんだバンプのコラプスを制御することである。第１の実質的に封 止されたはんだ壇上に形成された付加的なはんだ塊ないしはんだバンプを、付加 的な材料または層によって保護することもできる。

本発明ははんだ間拡散を軽減ないし排除するバリア材ないしバリア層の形成も目 的とするものである。このバリア材ないしバイア層を封止材または封止層上に形 成することができるし、封止材または封止層自体をバリア層ないしバリア材とす ることができる。

本発明の単一または複数のはんだ相互接続の形成に使用する位置は通常、基板や チップなどの電子部品である。しかし、本発明の単層または多層はんだ塊の位置 を、金属皮膜その他の導体を限定するボールとすることができる。

［発明の開示］ 本発明の１つの態様ははんだ塊位置、その位置におけるはんだ塊、及びはんだ塊 を実質的に封止する材料とからなるはんだ相互接続を開示する。

本発明の他の態様は第１はんだ塊位置、その位置における第１はんだ塊、第１は んだ塊を実質的に封止する第１導電体、及び第１導電体上の少なくとも第２のは んだ塊からなるはんだ相互接続を開示する。

第２の導電体が第２のはんだ塊を実質的に封止し、少なくとも第３のはんだ塊が 第２の導電体上に形成されている他のはんだ相互接続も開示する。

はんだ塊位置を配置し、はんだ塊を形成し、導電体または絶縁体によってはんだ 塊を封止することからなる、はんだ相互接続を形成する方法も開示する。

第１はんだ塊位置を配置し、第１はんだ塊を形成し、第１導電体によって第１は んだ塊を封止し、第１動転体上に第２はんだ塊を形成することからなる、はんだ 相互接続を形成する他の方法も開示する。

第２導電体を第２はんだ壇上に形成し、少なくとも第３のはんだ塊を第２導電体 上に形成する、はんだ相互接続を形成するさらに他の方法も開示する。

本発明のいずれかの態様によって形成されるはんだ相互接続をデカール上に形成 し、その後、チップや基板などの能動または受動電子部品に転送することもでき る。

さらに、本発明のいずれかの態様によって形成されるはんだ相互接続は、導電性 封止材上に形成したバリア材を有することができ、かつ場合により、導電性封止 材がバリア材として作用することもできる。

本発明の他の実施例において、はんだ塊の側面にのみ配置され、以下で側壁スペ ーサと呼ぶ細長いはんだ塊を封止材を使用して、細長いはんだ塊を形成すること ができる。側壁スペーサはりフロ一時にはんだ柱を拘束する。

希望する場合には、本発明のいずれかの態様によって形成されるはんだ柱を、第 １はんだ塊に１つまたは複数のはんだ塊を付加することによって、さらに細長く することができる。

これらの付加的なはんだ塊は側壁スペーサを用いて、あるいは用いずに形成する ことができる。

本明細書で使用する「封止」という語はあたかもカプセル内に収納するというこ とだけではなく、はんだ塊を包囲することも意味するものである。収納ははんだ 塊の頂部から配置位置ないし基板までのものであっても、あるいは部分的な収納 であってもよい。同様に、層をキャップ・タイプとしていない材料によって、は んだ塊を包囲することもできる。すべての場合に、少なくとも第１はんだ塊の側 壁の少なくとも一部を何らかの材料の層によって覆うことを目的としている。

本発明の態様のいずれかを使用して形成される構造はその後、他の能動または受 動電子部品と結合される。この結合プロセスは当分野の技術者には周知のもので ある。

［図面の簡単な説明］ 新規なものであると考える本発明の特徴、ならびに本発明の特徴となる要素を、 本書末尾の特許請求の範囲に詳細に記載する。図面は説明のみを目的としたもの であって、正確な縮尺で描かれたものではない。しかしながら、構成及び操作方 法の両方に関する本発明自体は、添付図面に関して以下に記載する詳細な説明を 参照することによって、もつともよく理解されよう。

図１は付着されたはんだ塊を示す周知の細長くないはんだ塊の側面図である。

図２は第１はんだ壇上の金属キャップ層を示す細長いはんだ塊の側面図である。

図３は図２の構造上に付着された第２はんだ塊を有する細長いはんだ塊の側面図 である。

図４は本発明にしたがって作成された細長いはんだ塊の他の実施例の側面図であ る。

図５はりフロー前のはんだ塊を示す周知の細長くないはんだ塊の側面図である（ 従来技術）。

図６はりフロー後のはんだ塊を示す周知の細長（ないはんだ塊の側面図である（ 従来技術）。

図７は基板への結合後の図６のはんだ塊を示す周知の細長くない相互接続の側面 図である（従来技術）。

図８はりフロー前の第２はんだ塊を示す、本発明にしたがって形成された細長い はんだ塊の他の実施例の側面図である。

図９はりフロー後の第２はんだ塊を示す、本発明にしたがって形成された細長い はんだ塊の側面図である。

図１０は基板への結合後の図９のはんだ塊を示す細長い相互接続の側面図である 。

図１１は封止構造の等角付着後の第１はんだ塊を示す本発明にしたがって形成さ れた細長いはんだ塊の他の実施例の側面図である。

図１２は側壁スペーサを形成するための等角構造の方向性エッチバック後の図１ １の細長いはんだ塊の側面図である。

図１３は第１はんだ壇上への第２はんだ塊の形成、リフロー後の図１２の細長い はんだ塊の側面図である。

図１４は２つのはんだ塊の間の導電体の多層スタックを示す本発明にしたがって 形成された細長いはんだ塊の他の実施例の側面図である。

図１５は２つのはんだ塊の間のダムを示す本発明にしたがって形成された細長い はんだ塊のさらに他の実施例の側面図である。

図１６は基板への結合後の、間にほとんど隙間のない図６のはんだ塊を示す２つ の周知の細長くない相互接続の側面図である（従来技術）。

図１７は基板への結合後の、信号搬送体を配置するための充分な隙間が間にある 、図９のはんだ塊を示す２つの細長い相互接続の側面図である。

［発明の好ましい実施例］ 本発明によって形成される細長いはんだ塊は単純で、独特なものである。基本的 な概念ははんだ塊ないしはんだバンプを封止材／封止層によって保護して、ある いは導電体または絶縁体のいずれかの側壁スペーサによって形成された「ダム」 によってはんだ塊ないしはんだバンプを包囲することによってはんだバンプのニ ラブスを制御することである。第１の細長いはんだ塊の上に形成できる付加的な はんだ塊ないしはんだバンプも、付加的な導電体によって封止することも、ある いは導電体または絶縁体のいずれかによって作成された側壁スペーサによって支 持することもできる。

さらに、バリア材ないしバリア層にはんだ間拡散を排除または軽減するはんだ相 互接続を設けることもできる。このバリア材ないしバリア層を導電性封止材ない し封止層上に形成することも、あるいは封止材ないし封止層自体をバリア層ない しバリア材にすることもできる。

本発明の単一または複数のはんだ相互接続゛に使用される位置は通常、基板やチ ップなどの電子部品である。しかし、本発明の単層または多層はんだ塊の位置は 金属皮膜層または導電体を制限するボールである。

これまでに行われたＣ４疲労ライフ・シミュレーションの研究は結合部の高さを ２倍にすることによって、疲労ライフを少な（とも３倍改善できることを示して いる。したがって、はんだの高さを増やすための研究が行われている。

はんだボール相互接続の信頼性（または、疲労ライフ）の改善は、チップと基板 の間の距離を増やすことによって、すなわち接続はんだボール構造の縦横比、す なわち高さ対直径の比を最大化することによって実現できる。したがって、本発 明のいずれかの態様にしたがって作成されるはんだ相互接続の縦横比を０．５０ 以上にすることを計画する。

高温溶融ないし高融点はんだ材料を低温溶融ないし低融点はんだ材料とともに使 用した場合、Ｃ４結合部の高さが高くなることにより疲労ライフが改善されると いう付加的な利点がある。高さの増加は高融点はんだが蒸着した際の形状のまま である、すなわちウニハの製造中も、チップ結合サイクル中も溶融しないことに よってもたらされる。

はんだ壇上に形成された金属封止層ははんだ組成物と適合性のあるもので、強力 な結合部を形成するとともに、溶融はんだの表面張力を解決することによってそ の形状を維持する、すなわち導電体がはんだ「流体」を閉じ込め、これが「ボー ル状化コしないようにする必要がある。スパッタリング、めっき、蒸着などの各 種の付着方法が考えられ、使用されている。金属封止層を低放射線ＲＦまたは抵 抗蒸着源によって付着させることができる。

通常、湿潤可能な剛性金属層を導電性封止層として使用する。剛性金属封止層す なわち導電体はＣｏ、Ｃｕ、Ｎｉ、Ｐｄ５Ｐｔ、Ｒｕ及びこれらの合金から選択 される。

本発明のはんだ相互接続とともに使用することができ、はんだが濡れない導電性 バリア材料にはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ１Ｖ、Ｗ、Ｚ ｒ及びこれらの合金が含まれる。

たとえば、Ｃｕ　／　Ｃｒ　／　ＣｕまたはＣｕ　／　Ｈｆ　／　ＣｕまたはＣ ｕ　／　Ｍ　ｏ　／　ＣｕまたはＣｕ　／　Ｔ　ｉ　／　ＣｕまたはＣｕ／Ｗ／ 　ＣｕまたはＣｕ　／　Ｚ　ｒ　／　Ｃｕなどの、バリア金属が埋め込まれた湿 潤可能層からなるサンドイッチ構造をはんだ塊に対する封止層として使用するこ とができる。あるいは、サンドイッチ構造を１つまたは複数の上記の湿潤可能な 剛性金属層によって形成し、上記の１つまたは複数の非湿潤バリア材料を封止す ることができる。このサンドイッチ構造をすべての以降の層の形成に使用するこ とができる。

金属キャッピングまたは封止層に選択される材料は、後で形成されるはんだ塊が その側面にではなく、頂面に接着できるようにするものであることが好ましい。

この問題を解決する方法の１つは、はんだに対して選択的に湿潤することができ る金属キャツピング層の頂面にバリア層を形成または塗布し、はんだ塊ないしは んだバンプが金属キャツピング層の側面にではなく、上面だけに形成されるよう にすることである。

剛性の金属キャツピング層によって覆われるものであるため、本発明の方法を使 用して形成される細長いはんだバンプもスランプの問題を示すことがない。本発 明の高いはんだ柱は剛性の金属キャツピング層のコーティングまたはカバーを有 していない柱よりも構造的な完全性が高いものである。

以降のはんだ塊の融点を第１のはんだ塊のものと同じものであってもよいが、以 降のはんだ塊形成に異なる融点のはんだを使用した場合、低温溶融ないし低融点 はんだの融点が上昇し、チップまたは基板の以降の低温除去が達成不能でないに しても、きわめて困難となるため、はんだの相互拡散ができなくなる。

このはんだの相互拡散の問題も２つのはんだ層の間に配置されるバリア層を形成 することによって解決できる。この目的はバリア層が分離する低融点はんだ層と 高融点はんだ層の間の相互拡散を防止することであり、結合部の再加工性及び有 用性を確保する際の主要な要因である。

このようなバリア層を形成する方法の１つは上述の埋込み型サンドイッチ構造で ある。あるいは、本発明のはんだ相互接続の一部として形成される湿潤可能バリ ア・サンドイッチ材料を使用することであって、このような材料はコバルト、銅 、ニッケル、パラジウム、プラチナ、ルテニウム及びこれらの合金からなる群か ら選択される。

バリア材をボール制限金属皮膜上に、またはその他の導電性封止材のいずれかの 上に形成することができる。あるいは、ボール制限金属皮膜またははんだ壇上に 形成されるいずれかの他の導電性封止材が、バリア材として作用することもでき る。

通常、チップまたは基板に隣接する高融点はんだははんだ結合部のバルク（約８ ０％）を構成する。これは結合部に必要とされるクリープ、熱移行及び電気移行 に対する抵抗性をもたらす。これらは現在のＣ４結合部が有している望ましい特 性のいくつかである。低融点はん゛だ層によって、チップを高融点はんだの場合 よりもかなり低い（約１００℃低い）温度でパッケージの次のレベルに接続する ことが可能となる。

この態様によって、誘電率が低い有機誘電体あるいは絶縁体を利用することが可 能となる。通常、このような材料の熱安定性は、今日の高温処理に適合するには 不十分なものである。

なお、カーボン・ベースの基板などの有機基板への直接チップ接続を利用したロ ーエンド・パッケージの場合、チップ結合温度を下げることが基板の完全性を維 持するのに必須である。

９７％のｐｂ及び３％のＳｎの０４ボールを備えたチップは通常、３４０℃−３ ６５℃の温度範囲ではんだを溶融することによって基板に結合される。ローエン ド及びハイエンド両方のパッケージの場合、チップ結合温度範囲を約２５０°Ｃ −３００℃に下げることが望まれる。この低下は特に、上述の低誘電率材料の利 用を希望することによって導がれるものである。

低温チップ結合を達成するための従来技術の手法の１つは、溶質含有量（たとえ ば、ＳｎまたはＩｎの）を４０−６０重量％の範囲に上げることによってＣ４は んだの溶融点（液化温度）を下げることである。テストにより、ＳｎまたはＩｎ いずれかの含有量を上げるとバルク拡散性が大幅に増加することが示されている 。その結果、Ｐ　ｂ　／　Ｓ　ｎのＣ４結合はクリープ変形による破損を受けや すくなり　（「パッド・スカッシュ」）、また熱移行に関連したボイドが形成さ れやすくなる。それ故、ｐｂ−高−Ｓｎまたはｐｂ−高−Ｉｎの現在のはんだに よって達成される低温チップ結合は、従来のＣ４構造を使用してＣ４の信頼性パ フォーマンスを改善するには、有効な手法ではない。

本明細書記載の細長いはんだ塊構造の場合、ＢＬＭ（ボール制限金属皮膜）はん だ界面における電気移行及び熱移行の感受性は、現在使用されているはんだ塊に 比較して、変化していない。低融点はんだ−バリア界面における電気移行及び熱 移行欠陥に対する感受性は、この界面における電流の広がり及び拡散した熱勾配 により最低になると考えられる。

なお、低温溶融はんだがその嵌合基板パッドに対してリフローした場合、高温溶 融はんだは従来のりフロー・サイクルの際と同様に、固定状態を保つ。これはＣ ４の高さを増加させ、これは次いで疲労ライフを向上させることとなる。

電気移行または熱移行を制御するために考えられる他の手法は、はんだ塊の位置 にバリア材ないしバリア層を塗布するか、あるいは形成することである。同様な バリア材ないしバリア層を、以降のはんだ塊の位置に塗布することもできる。

他の箇所で述べたように、バリア材は封止材としても働く。

剛性層構造の形成によって、鉛ベースのはんだリフロー特性が制限され、当初の パッドのりフロー及び以降のチップ／基板結合プロセスの両方において通常発生 するコラプスの量が大幅に減少するようになる。結果として、パッドの縦横比の 大幅な増加によって、チップの実装高さが増加する。はんだ柱の頂部に形成され た層がはんだボール接続の歪みを分散し、低下させるため、付加的な信頼性の向 上が実現される。

Ｃ４パッドに複数の剛性層または側壁スペーサを使用することによって、Ｃ４結 合部の機械的完全性及び信頼性が改善される。はんだ相互接続は導体または絶縁 体いずれか製の少な（とも１つの導電性剛性層または剛性側壁スペーサ、あるい は層状構造を有している。これらの剛性構造はパッドの一部であっても、パッド 上に形成されたものであってもよく、あるいは１つまたは複数の導電性封止材の 一部であっても、その上に形成されたものであってもよい。これもＣ４の縦横比 を最大限のものとするのを援助する。

Ｃ４パッドに複数の剛性層を使用することによって、さまざまな電子部品（Ｓｉ 、ＧａＡｓ、あるいはその他の第■族及び第Ｖ族または第■族及び第Ｖ族の化合 物など）及び部品を同一の基板に結合することが可能となり、材料の熱的な不整 合を懸念する必要はもはやな（なる。

剛性の金属キャッピングまたは封止層を設けることによって、薄いはんだバンプ を構造的に強いものにすることができるため、これらの細長いはんだバンプは入 出力線の数が多い大型チップにきわめて有用なものである。

これらの封止はんだ塊を使用することによって、クリープが低温溶融はんだのき わめて薄い層に限定されるため、クリープに関連した問題も解消される。パッド 間の短絡の欠陥もそれ故回避される。

高縦横比の０４を使用することには、いくつかを挙げれば、パッド構造またはそ の他のパッドの間の短絡の危険の軽減、チップ下構造（技術変更「ワイヤ」、パ ッドなど）に対する大きな空間の提供、複数のはんだを信頼性（クリープ、電気 移行）の向上及び低温処理のために利用できるようにすることなどの利点がある 。

高縦横比のＣ４のその他の利点としては、パッド構造間の電気的短絡の危険の軽 減、最小パッド間隔の削減に関する潜在的な利点などがある。特定の用途に合わ せて調整された低融点はんだの選択に関するオプションは、クリープ及び電気移 行に関する抵抗性の改善、ならびに低温処理の利点によって、重要な一連の信頼 性の向上をもたらすと考えられる。

本発明によって、半導体産業がチップ・サイズを大きくし、より多くの回路を単 一のチップに集積することも可能となる。

同様に、半導体産業は誘電率が低（、熱伝導率が高い高パフォーマンス基板を利 用することができる。チップ及び基板材料の熱膨張率のマツチングは材料選択に おける制約事項ではなくなる。

図１はリフローした従来のはんだ塊ないしはんだバンプの側面図である。パッシ ベーション層ないし基板１２は熱バイアないし導体１０を有している。導体１０ は完全に基板１２内にあってもよいし、あるいは導体の一部が露出していてもよ い。導体ｌＯが完全に基板１２内にある場合、当分野で周知の方法によって、導 体１０の一部を図１に示すように露出させなければならない。導体１０のこの露 出部分上に、ＢＬＭすなわちボール制限金属皮膜層１４が形成される。導体１０ またはＢＬＭ層１４がはんだ塊１６の形成位置となる。ＢＬＭ層１４は上述のよ うにバリア層にもなる。ＢＬＭ層１４は通常Ｃｒ　／　Ｃｕ　／　Ａ　ｕまたは Ｔ　ｌ　／　Ｃｕ　／　Ａ　ｕの層状構造であるが、他のタイプの材料も使用で きる。ＢＬＭ層は蒸着などによって後で形成されるはんだバンプ１６を制御する 。

はんだバンプ１６は当分野で周知の方法によって、ＢＬＭ層１４の頂部に蒸着な いし付着される。形成されるはんだ相互接続は通常、チップまたは基板などの能 動または受動電子部品上に形成される。

図２に示すように、部分金属封止またはキャツピング層すなわち導電体８８をは んだ塊ないしはんだバンブ１６上に塗布し、はんだ塊１６を実質的に封止する。

導電体８８はたとえばニッケルなどの適切な剛性金属キャツピング層であるが、 他の場所で述べたように、他の材料を使用することもできる。

導電性封止層１８または８８を形成する方法の１つは、基板１２の上面をマスク し、はんだバンプ１６の表面だけを露出したままにしてお（。次いで、適当な金 属を蒸着し、マスク　（図示せず）上、ならびにはんだバンプ１６の露出面上に 付着させ、これによって金属キャッピングすなわち導電性封止層１８または８８ を形成する。封止層８８は図２に示すように、第１はんだ塊１６を封止するが、 封止層８８は図３に示すように封止層１８と類似したものでよ（、かつ以降のは んだ塊の形成を可能とするものである。マスクは金属であるか、非金属であるか 、ドライ・レジストであるか、フォトレジストであるか、あるいは何らかの複合 材製のマスクであるかにかかわりなく、基本的に、はんだ相互接続用の開口を画 定するために使用される。開口のこの画定ははんだ塊または導電性封止材の形成 を含んでいる。

いくつかを挙げればスパッタリング、ＣＶＤ付着、電気めっき技法などの金属封 止層の付着のための他の技法も使用できる。

金属マスクとドライ・フィルム・マスクの組合せなどの複数のマスクを使用する ことによって、さらに高い縦横比を得ることができる。金属封止層１８または８ ８を形成するこのような方法の１つは、金属マスクを事前パターン化ドライ・フ ィルム（たとえば、Ｒ１５ｔｏｎ）の頂部に配置することである（Ｒｉｓｔｏｎ はＥ、１．　ｄｕ　Ｐｏｎｔ　Ｄｅ　Ｎｅｍｏｕｒｓ　＆　Ｃｏ、、　Ｗｉｌｍ ｉｎｇｔｏｎ。

Ｄｅ　ｌａｗａｒｅの商標である）。次いで、金属をこのドライ・フィルム上に 付着させ、その後、金属マスクを除去する。次いで、ドライ・フィルムを溶解す る。基板上に残された金属がはんだ塊ないしスタッドになる。Ｒ１５ｔｏｎプロ セスによって厚さ６ミルのＲ１５ｔｏｎリフトオフ・ステンシルを使用すること が可能となり、したがって、高い縦横比の柱を製造することができる。

図３は完全に封止された導電性金属層１８の上面１９に形成される第２のはんだ 塊ないしはんだバンプ２６を示す。層１８を作成するために使用される材料は、 同様に、部分封止層８８を作成するために使用される。第２のはんだバンプ２６ を形成する際に、この第２のはんだバンプないしはんだ塊２６は第１のはんだバ ンプ１６とは異なる融点を有していてもよいし、これら両方が同じ融点を有して いてもよい。第１のはんだバンプ１６が第２のはんだバンプ２６よりも高い融点 を有している場合、第２のはんだバンプ２６の形成中に、第１のはんだバンプ１ ６は溶融せず、第１のはんだバンプ１６がコラプスするのを防止するための入念 な手順を施す必要がない。第２のはんだ塊２６の融点がすでに封止されている第 １のはんだ塊１６のもの以下である場合には、封止層１８の適切な配置及び制御 によって、リフロー中に第１のはんだ塊１６がコラプスしないようにするため、 注意を払わなければならない。

両方のはんだ塊、すなわちはんだ１６及び２６が同じ組成ないし融点を有してい る場合、はんだ塊を実質的に封止する閉込め金属皮膜ないし導電体１８がもっと も有効であり、リフロー及び結合中にはんだの形状が変化するのを防止する。

これは閉込め金属皮膜ないし導電体１８上に形成される以降のはんだ塊にも当て はまる。

代替構造において、はんだ塊２６ははんだ塊１６よりも低い融点を有するものな どの異なる組成ないし融点のものであってもよく、この場合、導電体ないし「閉 込め」金属皮膜１８ははんだ塊１６とはんだ塊２６が互いに混合ないし反応する のを防止するバリア層としてもっとも有効なものとなる。

本発明のはんだ相互接続は通常、第２のはんだ塊の基部断面積よりも大きな第１ のはんだ塊の基部断面積を有しているが、同じであってもかまわない。形成され る以降のはんだ塊が前のはんだ塊の基部断面積よりも小さい基部断面積を有して いることが好ましい。

さらに、第１のはんだ塊１６の上に形成される第２のはんだ塊２６、または金属 封止層１８、またはバリア層３９がはんだ塊１６の上面または側面から流れ落ち るのを防止するために、はんだ２６に対して濡れない材料を付着することができ る。一方、外周リング１７またはバスケットないしダム（図示せず）を非はんだ 湿潤材料外部のはんだ塊１６、または金属封止層１８、またはバリア層３９の頂 部に形成し、第２のはんだ塊２６が付着済みの第１のはんだ塊１６の側面から流 れ落ちるのを防止することができる。以降に付着されるはんだ塊からの流れ落ち を防止するための外周リングを任意のレベルに形成することができる。

図４は本発明にしたがって形成された細長いはんだ塊の他の実施例を示す。周知 のＢＬＭ（ボール制限金属皮膜）を使用して熱バイアないし導体１０の頂部に、 第１のはんだ塊ないしバンプ１６を蒸着する。次いで、閉込め金属皮膜ないし導 電体１８の薄層を、たとえば、オフセンタのソースによるスパッタ付着または蒸 着のいずれかによって整合させてコーティングする。厚いはんだすなわち第２の はんだ塊ないしバンプ２６のもうひとつの層を、導電体１８の頂面１９に付着さ せる。次いで、はんだ塊２６を実質的に封止する閉込め金属皮膜ないし導電体１ ８の第２の薄層を、たとえば、オフセンタのソースによるスパッタ付着または蒸 着のいずれかによって第２のはんだバンプないし塊２６上に整合させて形成する 。その後、第３のはんだバンプないし塊３６を第２の金属キャツピング層ないし 導体２８の上面２９上に形成する。付加的なはんだバンプを形成し、次いでこれ らを導体ないし閉込め金属皮膜によって封止、またはキャッピングするこのプロ セスを、はんだ塊ないしバンプが所望の高さ、すなわち最終縦横比を有するよう になるまで行うことができる。閉込め金属皮膜ないし金属キャツピング層に対す る要件は、これらが接触するはんだとこれらが冶金学的に適合性があること、な らびに金属キャッピング・フィルムないし層が鉛よりも剛性が高いことだけであ る。

図５はりフロー前のはんだ塊１６を示す周知の細長くないはんだ塊の側面図であ る。このはんだ塊１６は図１のものと同じものである。図示のはんだ塊１６は基 板１２の外形にしたがっている。

図６はりフロー後の図５のはんだ塊１６を示し、かつ図示の形状を有するはんだ 塊４６を形成する周知の細長くないはんだ塊の側面図である。

基板４０のバッド４４に結合された後のはんだ塊４６は、図７に示すような截頭 球状に類似したはんだ塊４８の形状となる。通常、バッド４４を使用して、はん だ塊４８を基板４０に接続する。図７に明示されているように、図５に示した当 初の形状、あるいは図６に示したはんだ塊１６またははんだ塊４６と比較して、 はんだ塊４８の直径は大きくなっておす、またはんだ塊４８の高さは低くなって いる。

図８は封止層のない、リフロー前の第２のはんだ塊２６を示す、本発明にしたが って作成された細長いはんだ塊の実施例の側面図である。第１はんだ塊１６及び 封止層８８の形成は、図２及び図３を参照して上述したものと同じ態様で行われ る。図８に示す封止層８８は第１はんだ塊１６を部分的に封止するが、この部分 的な封正によっても、以降のはんだ塊の形成は依然可能であるし、また第１はん だ塊１６の変形も防止できる。

図９ははんだ塊５６を形成する、リフロー後の第２はんだ塊２６を示す細長いは んだ塊の側面図である。図示のように、はんだ塊５６は封止層を有しておらず、 図のような形状をとる。

図１０は基板５ｏのバッド５４に接続した後の図９のはんだ塊５６を示す細長い 相互接続の側面図である。上述のように、はんだ塊５６は封止層を有しておらず 、したがって、縦横比がさらに低くなっており、図１０に示すようなはんだ塊５ ８を形成している。封止層を有するはんだ塊が図７に示すような従来技術で使用 されていた相互接続に比較して細長い相互接続を形成することが明かである。

デカール・プロセスを使用した場合、ＢＬＭ層１４は必要ない。第１はんだ塊は キャリア、たとえば、ブランクのシリコン・ウェハに付着され、封止バリア層は 実質的に第１はんだ塊状に形成される。第１はんだ塊と同じあるいはこれよすも 低い融点の第２はんだ塊がバリア層状に蒸着ないし付着され、これによって、デ カールを形成する。この時点で、付加的なはんだ塊を望まない限り、付着された はんだ塊はデカールから、チップや基板などの電子部品に転移される。はんだ塊 がリフローによって電子部品へ転移された後、キャリアは第１はんだ塊から除去 ないし分離される。通常、電子部品はデカールからのはんだ塊の転移前に付着さ れた高融点はんだ塊を有している。リフロ一時に、電子部品の高融点はんだ塊及 びデカールの低融点はんだが、バリア層の反対側にある第２はんだ塊の融点より も高い中間の融点を形成する。バリア層の主な目的は中間融点のはんだの低融点 はんだへの以降を防止することである。これによって、再加工性が確保される。

すなわち、低融点のはんだ塊が中間融点のはんだ塊よりも前に溶融するので、電 子部品を後で分離することができる。あるいは、この構造を基板の製造中に直接 形成することができる。すなわち、低融点はんだ塊を基板上に付着させ、その後 バリア層を、次いでこれも低融点の第２はんだ塊を形成することができる。これ らの付着は蒸着、めっき、あるいはその他の適切な方法によって達成することが できる。

図１１、図１２、及び図１３を参照して、本発明の他の実施例を説明する。この 実施例は汎用の封止材に関するものであり、この材料ははんだ塊の側面のみには 位置されるものであり、これも側壁スペーサと呼ばれるものである。この側壁ス ペーサははんだ塊に剛性を与える。このようなスペーサは（ａ）単層または多層 のＣｕ、Ｃｏ、ＭＯｌＷ、Ｔｉまたは類似の金属、これらの金属の導電性チッ化 物またはケイ化物、もしくはこれらの組合せ、あるいは（ｂ）単層または多層の 酸化シリコン、チッ化シリコン、酸チッ化シリコン、またはその他任意の適当な 重合体などの絶縁体、あるいは（ｃ）金属及び絶縁体両方の特性を有する多層構 造のコノフォーマル付着を使用して形成される。上述のもの以外の材料をこれら が以下の特性を有するのであれば使用することができる。

ａ）選択した側壁スペーサ材料は側壁スペーサよりも充分高い融点を有しており 、この材料がリフロー中に実質的に変形しないようなものでなければならない。

ｂ）材料は基板に対して充分高い接着性を有しており、リフローまたはその後の 加熱中に剥離または変形をしないようなものでなければならない。

付着後に、コンフォーマル側壁材料に指向性のエツチングを行い、これを垂直な 表面から除去することなく、水平な表面から除去する。実際には、これはコンフ ォーマル材料と基板との間に充分高速なエツチング速度を有している反応性イオ ン・エツチングを使用して行われる。このようなＲＩＥプロセスの例としては、 ガス混合体（たとえば、ＣＦ４＋０２）があり、これはハロゲン基をもたらし、 はんだ塊支持材料を実質的にエツチングすることなく、上述の材料と複合する。

側壁スペーサが形成された後、１つまたは複数のはんだ塊を第１はんだ壇上に形 成し、はんだ柱をさらに細長いものとすることができる。また、付加的なはんだ 塊を側壁スペーサによって支持することができる。付加的なはんだ塊は第１はん だ塊と同じ組成のものであっても、あるいは低融点の組成であってもよい。

このようにして細長いはんだバンプを形成することに関連した主な利点は、封止 材の選択が絶縁体にまで広がり、はんだと相互作用する（したがって、はんだ中 にとけ込む）材料にもはや限定されないことである。この方法は厚い側壁スペー サを使用した場合に、バンプ構造の剛性を高める能力を有している。また、溶融 はんだであっても側壁スペーサ「ダム」によって閉じ込められ、したがって、第 ２のはんだ塊の組成及び処理が限定されることがない。

図１１は封止構造６０のコンフォーマル付着後に基板１２（図５に示したような ）にＢＬＭ層１４を付着させた第１はんだ塊１６の側面図である。構造６ｏは垂 直壁すなわち側壁スペーサ６４及び水平層６２を有している。コンフォーマル付 着は周知の化学的気相成長法（ＣＶＤ）　、スパッタリングなどの周知の物理的 気相成長法（ＰＶＤ）あるいはその他の適切な手段によって達成される。

図１２は側壁スペーサ６４を形成するためのコンフォーマル構造６００指向性エ ツチバツク後の図１１の構造の側面図である。指向性エッチバックは反応性イオ ン・エツチング（ＲＩＥ）、あるいはアルゴンなどの不活性ガスによるスパッタ ・エツチングによって行われる。エツチング・ガスの化学的性質はスペーサ材料 に合わせて調節される。上記のプロセスのいずれかを使用して、水平層６２及び 基板１２上に形成することができる付加層６３を簡単に除去ないしエツチングし 、これによってはんだ塊１６の上面６５を以降の処理のために残すことができる 。

図１３は第２はんだ塊６６の形成及びはんだ塊６６のリフロー後の図１２の構造 の側面図である。この実施例に関連した付加的なはんだ塊は、他の実施例の第２ はんだ塊について説明した特性を有している。第２はんだ塊６６の形成前に、単 層または多層のスタックからなる導電体（図示せず）を、本明細書の他の部分で 図示説明したように、第１はんだ塊の上面に形成することもできる。

はんだ塊を封止するために使用される導電体１８または８８あるいは２８または ６４は、Ｃｏ５Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕまたはその合金からなる群から選 択されたはんだ湿潤可能材料、あるいはＢｅ、Ｃｒ５ＦｅＳＨｆ、Ｍｏ％Ｎｂ、 Ｔａ５Ｔｉ、ＶＳＷ％Ｚｒまたはその合金からなる群から選択されたはんだ非湿 潤材料である。

場合によっては、導電性封止材１８または８８がＸ／Ｙ／Ｘ、Ｘ／Ｙ／Ｚ、Ｘ／ ＹまたはＸ／Ｚという多層スタックからなっていてもよい。ただし、層Ｘ及びＺ はＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕおよびその合金からなる群から選択され た材料であり、層ＹはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ１ＲＵおよびその合金から なる群から選択されたはんだ湿潤材料、あるいはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ 、Ｎｂ５Ｔａ１Ｔｉ　。

Ｖ、Ｗ、Ｚｒおよびその合金からなる群から選択されたはんだ非湿潤材料のいず れかである。

図１４は本発明の他の実施例を示す。形成済みのはんだ塊１６上にはんだ湿潤材 料の単層７８を形成し、はんだ塊１６を実質的に封止する。はんだ非湿潤材料の 層８８を層７８の頂面上に形成する。層８８ははんだ塊１６及び形成済みの層７ ８を実質的に封止することもできる。はんだ湿潤材料の第３の層８９を次いで、 層８８上に形成し、層８８の頂面をカバーするか、あるいは層８８、または層７ ８、またはばんだ塊１６を実質的に封止するかする。第２はんだ塊２６を次いで 、本明細書の他の部分で説明したように、層８９上に形成する。

導電層７８．８８または８９は多層構造ＸＹ％ＸＺ、Ｘ／Ｙ／Ｘ、またはＸ／Ｙ ／Ｚからなっている。ただし、層Ｘ（層７８）及び層Ｚ（層８９）はＣ０１Ｃｕ 、Ｎｉ、ｐｄ、Ｐｔ、Ｒｕおよびその合金からなる群から選択された材料であり 、層Ｙ（層８８）はＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、、ＲＵおよびその合金から なる群から選択されたはんだ湿潤材料、あるいはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ 、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からなる群から選択されたは んだ非湿潤材料のいずれかである。

図１５ははんだ相互接続のさらに他の実施例を示す。この構造は図３に示したも のと同様である。外周リングないしダム１７はリップ領域２７及び基部領域２３ を有している。基部２３をはんだ湿潤材料またははんだ非湿潤材料で形成するこ とができる。基部２３をはんだ非湿潤材料で形成した場合、はんだ湿潤材料の追 加層（図示せず）が第２はんだ塊２６を固着し、保持するために必要となる。リ ップ２７ははんだ非湿潤材料であることが好ましい。リップ２７はフォトレジス トと選択的エツチングを使用し、次いで付着を行う、あるいは形成済みの層１８ の頂面の外周に選択的付着を行うなどの各種の方法によって形成することができ る。

はんだ湿潤材料を基部２３に使用する場合には、Ｃｏ　、　Ｃｕ、Ｎｉ、Ｐｄ、 Ｐｔ、Ｒｕまたはその合金からなる群から選択することができるし、またはんだ 非湿潤材料を基部２３またはリップ２３に使用する場合には、Ｂｅ、Ｃｒ、Ｆｅ 、Ｈｆ、Ｍｏ％Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からなる群から 選択することができる。

本発明を使用して形成された細長いはんだ塊の付加的な利点は、技術変更ワイヤ などの付加的な手段、あるいは光ファイバ・ケーブルなどの通信手段のために、 図２７に示すように電子部品でより広い表面積を利用できるようになることであ る。これらの手段は通常１５ないし５０ミクロンの範囲のものであり、標準的な 相互接続構造では不充分なりリアランス空間しか残らない。図１６及び図１７は この現象をさらに説明するものである。

図１６は図６で説明したようにして作成され、基板４ｏに結合された２つの周知 の細長くないはんだ相互接続を示す。

２つの周知のはんだ塊の間には、信号キャリアを形成なし１し配置するためのス ペースがごくわずかしかないことが明確である。

図１７に示すように、本発明の教示するところにしたがって形成された、図９及 び図１○に関して説明した２つの細長い相互接続が、２つまたはそれ以上のはん だ塊の間に、信号キャリア９９を配置するのに充分なスペースを有して５ｓる。

この信号キャリア９９は電線であっても、光ファイノくであっても、はんだリン クであっても、あるいは導電性ペーストであってもよい。留意しておかなければ ならなし１のは、上述のように、側壁スペーサがこれが封止するはんだ塊に対し て絶縁性バリアを提供し、はんだ塊の間に導電性ワイヤを配置ないし形成するこ とを可能とすることである。

匹 以下の例は本発明をさらに説明することを目的としたものであって、いかなる意 味においても、本発明の範囲を限定することを意図したものではない。

例１ 基板上に、周知の方法によって、はんだ塊を形成した。次いで、はんだ塊を剛性 の銅層によって実質的に封止した。他のはんだ塊を封止したはんだ塊の上に形成 した。細長し）ツクターン化されたはんだ塊の全高は８ミルであった。リフロー 後、はんだ塊の頂部を球状とした。細長ｂＸＣ４の全高ζよ６ミルとなった。チ ップの結合後、Ｃ４結合の寸法は依然６ミルであった。リフローもしくはチップ の結合後、この技法によって作成されたはんだの高さは６ミルであり、これに対 し、導電性封止材を有していない周知の方法によって作成されたはんだバンプで 得られたはんだの高さは２．６ミルであった。

毘主 直径ｄ１の開口すなわちバイアを有する剛性金属マスク＃１をチップ基板と整合 させ、最初のはんだ塊ないしバンプを形成した。次に、剛性の金属キャッピング ないし封止構造を最初のはんだ壇上に形成した。ｄｌよりも小さい直径ｄ２開口 すなわちバイアを有する剛性の金属マスク、マスク＃２を最初の剛性金属キャッ ピング積層構造と整合させ、はんだ塊ないしバンプの他の層を付着させた。その 後、第２のはんだバンプ上に剛性金属を付着させ、これによって第２のはんだバ ンプにキャッピングを施した。次に、同様なはんだ蒸着を利用して、第３のはん だバンプを形成し、柱の縦横比を最大限のものとした。２つのキャツピング層と ともに３つのはんだ塊ないしバンプを形成することによってもたらされた縦横比 は３であった。銅（Ｃｕ）を使用して、剛性金属キヤ・ソピングないし封止構造 を形成した。使用したはんだ材料は鉛９７重量％とスズ重量３％の合金であった 。同じはんだ材料すなわち合金を３つのすべてのはんだバンプに使用し、したが って、３つのはんだバンプすべての溶融点は同じであった。

希望する最終的なはんだバンプの直径と等しい直径の開口すなわちバイアを有す る剛性金属マスクを、下の導体に対して開いている適切なバイアと整合させた。

はんだの最初の塊を周知の態様の蒸着によって金属マスクを通して付着させた。

次いで、銅からなる金属キャッピングないし封止構造を、同じマスクを通して、 蒸着によって付着させた。最後に、第２のはんだ塊をマスクを通して、剛性の銅 層上に蒸着した（サンプルｒ）。両はんだ塊は９７重量％の鉛と第３重量％のス ズの合金からなっていた。

比較のため、剛性の銅層が存在していないこと以外は同じ構造及びマスクを、上 述のようにして作成した（サンプル■）。

第３の同じ基板及びマスクを使用して、周知の態様ではんだバンプを作成した（ サンプル■）。すなわち、約０．８（付着時）及び約０．７（リフロー後）の縦 横比（高さ／直径）を有するはんだバンプを形成するのに必要な量以上にはんだ の高さを増加させることは試みなかった。

３つのサンプルをすべて還元雰囲気（水素）を有する炉内で、同一の条件のもと でリフローした。

はんだリフロー後に上述の３つのサンプル群の各々に対して上述のように作成し たはんだバンプの物理的測定値を表１にまとめた。「結合柱高さ」の測定値も比 較のために含められていることに留意されたい。このパラメータは基板への「フ リップ−チップ」結合後に得られる「チップ高さ」が、はんだバンプ疲労摩耗に 対するほとんどの数学モデルでもっとも一般的に参照される値であることを示し ている。

表１１ バンプ　バンプ　縦横比　結合柱 直径　高さ　高さ１ サンプルＩ　６．６　６．８　１．０　６．３（＋１．１）（剛性Ｃｕ付き） サンプルＩＩ　６．６　５．３　０．８　４．０（±０．６）（剛性Ｃｕなし） サンプルＩＩｌ［６，６４，６０，７３，５（±０．５）（周知の制御） ８　すべでの直径はミル ■　基板へのチップ結合後 例４ チップを端子金属ＢＬＭ蒸着によって処理する。高温溶融はんだ（たとえば、Ｐ ｂ、Ｓｎ、Ｉｎ、合金など）の２−３ミルの層を次いで、このチップ上に蒸着す る。その後、適切なバリア材（たとえば、Ｃｏ、Ｎｉ、Ｃｕ、合金など）の薄膜 層を、高温溶融はんだ上に付着させる。バリア層の厚さはミクロン単位のもので ある。最後に、低温はんだ（たとえば、Ｐｂ、Ｓｎ、Ｉｎ、合金など）の０．５ ないし１．５ミルの層を蒸着させ、構造を完成させる。

これらの層はりフトオフ技術を利用したＭＯマスクを通した蒸着、めっきなどの 適切な技法によって付着させることがモジュールの製造中に所望の構造を作成す ることには、現在のチップまたは基板領域の製造工程に変更が生じないという利 点がある。これは新しい手段、すなわちチップの接続前にリフローされるいわゆ るデカールによって構造を導入することによって可能となる。

デカールはスクラップ及び生のシリコンを使用し、ボール制限金属皮膜を使用し ないで製造される。すなわち、はんだをシリコン表面に直接付着させる。デカー ルの金属構造は次の通りである。低温溶融はんだの薄い層（約０．５ミル）をま ず蒸着し、その後、バリア層及び低温溶融層のもう１つの０．５ないし１．０ミ ルの層を蒸着する。この層は前節（たとえば、チップ製造手法）で説明した低温 溶融層と同じ機能を果たす。すなわち、これはりフロ一時に基板への接続をもた らす。

デカールを基板ヘリフローした後、チップをデカール構造に接続する。このチッ プ結合ステップも、チップと接触しているデカールの低温溶融はんだ層によって 、低温で達成される。低温溶融はんだ層の厚さは高温溶融はんだに隣接して妨害 が最小の層を確保するために故意に薄いもの（約０．５ミル）とされる。発生す る相互作用は反応した低温溶融はんだの融点を上昇させる働きをする。

したがって、以降で低温溶融はんだの融点まで加熱した場合、基板に隣接した低 温溶融はんだ層のみが溶融する。この場合も、この状態がバリア層によって可能 となり、低温デバイスが除去されることとなる。

この場合も、結合部の大多数を構成する高温溶融はんだは、ボンディング、アセ ンブリ、あるいはテスト操作（たとえば、最初の結合、リフロー・サイクル、ま たはチップ除去）のいずれの際にも溶融することはない。

例６ 電子部品を剛性の金属マスクを使用してマスクし、ＢＬＭ及びＰ　ｂ　／　Ｓ　 ｎはんだ蒸着によって処理する。剛性金属マスクを除去し、プラズマ強化化学的 気相成長（ＰＥＣＶＤ）チッ化シリコンのコンフォーマル・コーティングを形成 する。

付着中、基板の温度をはんだの融点よりも下に維持する必要がある。ＣＦ４＋０ ２ガス混合体による反応性イオン・エツチング技法を使用して、指向性エッチバ ックを行う。側壁スペーサが形成された後、第２はんだ塊をマスクを通した付着 、またはブランケット付着及びリフローのいずれかによって形成する。

本発明を特定の好ましい実施例に関して詳細に説明したが、上記の説明に照らし て、当分野の技術者に多くの変更、改変及び変形が明かとなることは明白である 。したがって、以下の特許請求の範囲は本発明の真の範囲及び精神に属するあら ゆるかかる変更、改変及び変形を包含することを目的とじている。

国際調査報告 １＋ｔ１ｍＭＩ　Ａ″１ｊｕｌ−＾Ｈ・　ＰＣ？／ＵＳ　９０１０５９１国際調 査報告

Claims (100)

【特許請求の範囲】
1. １．ａ）はんだ塊のための位置と、 ｂ）該位置上のはんだ塊と、 ｃ）該はんだ塊を実質的に封止する材料とからなるはんだ相互接続。
2. ２．前記はんだ塊のための前記位置が能動または受動電子部品上にある請求項１ 記載のはんだ相互接続。
3. ３．前記電子部品がチップまたは基板のいずれかである請求項２記載のはんだ相 互接続。
4. ４．前記封止材料が導電体であり、該導電体がＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、 Ｒｕまたはその合金からなる群から選択されたはんだ湿潤材料、またはＢｅ、Ｃ ｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からな る群から選択されたはんだ非湿潤材料のいずれかである請求項１記載のはんだ相 互接続。
5. ５．前記封止材料が多層スタックＸ／Ｙ／Ｘ、Ｘ／Ｙ／Ｚ、Ｘ／ＹまたはＸ／Ｚ （ただし、前記層Ｘ及びＺはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕおよびその合 金からなる群から選択された材料であり、前記層ＹはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、 Ｐｔ、Ｒｕおよびその合金からなる群から選択されたはんだ湿潤材料、あるいは Ｂｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合 金からなる群から選択されたはんだ非湿潤材料のいずれかである）からなる導電 体である請求項１記載のはんだ相互接続。
6. ６．前記はんだ塊のための前記位置がバリア材である請求項１記載のはんだ相互 接続。
7. ７．前記はんだ相互接続が０．５０以上の縦横比を有している請求項１記載のは んだ相互接続。
8. ８．ａ）第１はんだ塊のための位置と、ｂ）第１はんだ塊のための位置と、 ｃ）前記第１はんだ塊を実質的に封止する第１導電体と、ｄ）前記第１導電体上 の少なくとも第２のはんだ塊とからなる はんだ相互接続。
9. ９．前記第１はんだ塊の融点が前記第２はんだ塊の融点とは異なっている請求項 ８記載のはんだ相互接続。
10. １０．前記第１はんだ塊の融点が前記第２はんだ塊の融点と同じである請求項８ 記載のはんだ相互接続。
11. １１．前記はんだ塊のための前記位置が能動または受動電子部品上にある請求項 ８記載のはんだ相互接続。
12. １２．前記電子部品がチップまたは基板のいずれかである請求項１１記載のはん だ相互接続。
13. １３．前記導電体がＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕまたはその合金からな る群から選択されたはんだ湿潤材料、またはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎ ｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からなる群から選択されたはんだ 非湿潤材料のいずれかである請求項８記載のはんだ相互接続。
14. １４．前記導電体が多層スタックＸ／Ｙ／Ｘ、Ｘ／Ｙ／Ｚ、Ｘ／ＹまたはＸ／Ｚ （ただし、前記層Ｘ及びＺはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕおよびその合 金からなる群から選択された材料であり、前記層ＹはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、 Ｐｔ、Ｒｕおよびその合金からなる群から選択されたはんだ湿潤材料、あるいは Ｂｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合 金からなる群から選択されたはんだ非湿潤材料のいずれかである）からなる前記 導電体である請求項８記載のはんだ相互接続。
15. １５．前記第１はんだ塊のための前記位置がバリア材からなっている請求項８記 載のはんだ相互接続。
16. １６．前記第２はんだ塊のための前記位置がバリア材からなっている請求項８記 載のはんだ相互接続。
17. １７．前記第１はんだ塊に対する基部断面積が前記第２はんだ塊に対する基部断 面積と同じである請求項８記載のはんだ相互接続。
18. １８．前記第１はんだ塊に対する基部断面積が前記第２はんだ塊に対する基部断 面積と異なっている請求項８記載のはんだ相互接続。
19. １９．前記はんだ相互接続が０．５０以上の縦横比を有している請求項８記載の はんだ相互接続。
20. ２０．第２の導電体が前記第２はんだ塊を実質的に封止し、少なくとも第３のは んだ塊が前記第２導電体上に形成されている請求項８記載のはんだ相互接続。
21. ２１．前記第３はんだ塊の融点が前記第２はんだ塊の融点と異なっている請求項 ２０記載のはんだ相互接続。
22. ２２．前記第２はんだ塊の融点が前記第３はんだ塊の融点と同じである請求項２ ０記載のはんだ相互接続。
23. ２３．前記導電体がＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕまたはその合金からな る群から選択されたはんだ湿潤材料、またはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎ ｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からなる群から選択されたはんだ 非湿潤材料のいずれかである請求項２０記載のはんだ相互接続。
24. ２４．前記導電体が多層スタックＸ／Ｙ／Ｘ、Ｘ／Ｙ／Ｚ、Ｘ／ＹまたはＸ／Ｚ （ただし、前記層Ｘ及びＺはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕおよびその合 金からなる群から選択された材料であり、前記層ＹはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、 Ｐｔ、Ｒｕおよびその合金からなる群から選択されたはんだ湿潤材料、あるいは Ｂｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合 金からなる群から選択されたはんだ非湿潤材料のいずれかである）からなる導電 体である請求項２０記載のはんだ相互接続。
25. ２５．ａ）はんだ塊のための位置を配置し、ｂ）はんだ塊を形成し、 ｃ）前記はんだ塊を導電体または絶縁体によって封止することからなる はんだ相互接続を形成するための方法。
26. ２６．前記はんだ相互接続のための開口を画定するために、マスクを使用する請 求項２５記載のはんだ相互接続を形成するための方法。
27. ２７．前記相互接続のための開口を画定するために使用される前記マスクがフォ トレジストである請求項２６記載のはんだ相互接続を形成するための方法。
28. ２８．前記はんだ塊のための前記位置が能動または受動電子部品上にある請求項 ２５記載のはんだ相互接続を形成するための方法。
29. ２９．前記電子部品がチップまたは基板のいずれかである請求項２５記載のはん だ相互接続を形成するための方法。
30. ３０．前記導電体がＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕまたはその合金からな る群から選択されたはんだ湿潤材料、またはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎ ｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からなる群から選択されたはんだ 非湿潤材料のいずれかである請求項２５記載のはんだ相互接続を形成するための 方法。
31. ３１．前記導電体が多層スタックＸ／Ｙ／Ｘ、Ｘ／Ｙ／Ｚ、Ｘ／ＹまたはＸ／Ｚ （ただし、前記層Ｘ及びＺはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕおよびその合 金からなる群から選択された材料であり、前記層ＹはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、 Ｐｔ、Ｒｕおよびその合金からなる群から選択されたはんだ湿潤材料、あるいは Ｂｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合 金からなる群から選択されたはんだ非湿潤材料のいずれかである）からなる導電 体である請求項２５記載のはんだ相互接続を形成するための方法。
32. ３２．バリア材を前記はんだ塊のための前記位置に塗布する請求項２５記載のは んだ相互接続を形成するための方法。
33. ３３．前記はんだ相互接続が０．５０以上の縦横比を有している請求項２５記載 のはんだ相互接続を形成するための方法。
34. ３４．ａ）第１はんだ塊のための位置を形成し、ｂ）第１はんだ塊を形成し、 ｃ）前記第１はんだ塊を第１導電体によって実質的に封止し、 ｄ）前記第１導電体上に第２はんだ塊を形成することからなる はんだ相互接続を形成するための方法。
35. ３５．前記はんだ相互接続のための開口を画定するために、マスクを使用する請 求項３４記載のはんだ相互接続を形成するための方法。
36. ３６．前記相互接続のための開口を画定するために使用される前記マスクがフォ トレジストである請求項３５記載のはんだ相互接続を形成するための方法。
37. ３７．前記第１はんだ塊の融点が前記第２はんだ塊の融点とは異なっている請求 項３４記載のはんだ相互接続を形成するための方法。
38. ３８．前記第１はんだ塊の融点が前記第２はんだ塊の融点と同じである請求項３ ４記載のはんだ相互接続を形成するための方法。
39. ３９．前記はんだ塊のための前記位置が能動または受動電子部品上にある請求項 ３４記載のはんだ相互接続を形成するための方法。
40. ４０．前記電子部品がチップまたは基板のいずれかである請求項３４記載のはん だ相互接続を形成するための方法。
41. ４１．前記導電体がＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕまたはその合金からな る群から選択されたはんだ湿潤材料、またはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎ ｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からなる群から選択されたはんだ 非湿潤材料のいずれかである請求項３４記載のはんだ相互接続を形成するための 方法。
42. ４２．前記導電体が多層スタックＸ／Ｙ／Ｘ、Ｘ／Ｙ／Ｚ、Ｘ／ＹまたはＸ／Ｚ （ただし、前記層Ｘ及びＺはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕおよびその合 金からなる群から選択された材料であり、前記層ＹはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、 Ｐｔ、Ｒｕおよびその合金からなる群から選択されたはんだ湿潤材料、あるいは Ｂｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合 金からなる群から選択されたはんだ非湿潤材料のいずれかである）からなる導電 体である請求項３４記載のはんだ相互接続を形成するための方法。
43. ４３．前記第１はんだ塊に対する基部断面積が前記第２はんだ塊に対する基部断 面積と同じである請求項３４記載のはんだ相互接続を形成するための方法。
44. ４４．前記第１はんだ塊に対する基部断面積が前記第２はんだ塊に対する基部断 面積と異なっている請求項３４記載のはんだ相互接続を形成するための方法。
45. ４５．前記はんだ相互接続が０．５０以上の縦横比を有している請求項３４記載 のはんだ相互接続を形成するための方法。
46. ４６．第２の導電体が前記第２はんだ塊を形成し、少なくとも第３のはんだ塊が 前記第２導電体上に形成されている請求項３４記載のはんだ相互接続を形成する ための方法。
47. ４７．前記第２はんだ塊の融点が前記第３はんだ塊の融点とは異なっている請求 項４６記載のはんだ相互接続を形成するための方法。
48. ４８．前記第２はんだ塊の融点が前記第３はんだ塊の融点と同じである請求項４ ６記載のはんだ相互接続を形成するための方法。
49. ４９．前記導電体がＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕまたはその合金からな る群から選択されたはんだ湿潤材料、またはＢｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎ ｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合金からなる群から選択されたはんだ 非湿潤材料のいずれかである請求項４６記載のはんだ相互接続を形成するための 方法。
50. ５０．前記導電体が多層スタックＸ／Ｙ／Ｘ、Ｘ／Ｙ／Ｚ、Ｘ／ＹまたはＸ／Ｚ （ただし、前記層Ｘ及びＺはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔ、Ｒｕおよびその合 金からなる群から選択された材料であり、前記層ＹはＣｏ、Ｃｕ、Ｎｉ、Ｐｄ、 Ｐｔ、Ｒｕおよびその合金からなる群から選択されたはんだ湿潤材料、あるいは Ｂｅ、Ｃｒ、Ｆｅ、Ｈｆ、Ｍｏ、Ｎｂ、Ｔａ、Ｔｉ、Ｖ、Ｗ、Ｚｒおよびその合 金からなる群から選択されたはんだ非湿潤材料のいずれかである）からなる導電 体である請求項４６記載のはんだ相互接続を形成するための方法。
51. ５１．前記はんだ相互接続がデカール上にある請求項１記載のはんだ相互接続。
52. ５２．前記はんだ相互接続が前記デカールから能動または受動電子部品に転移さ れる請求項５１記載のはんだ相互接続。
53. ５３．前記電子部品がチップまたは基板のいずれかである請求項５２記載のはん だ相互接続。
54. ５４．前記はんだ相互接続がデカール上にある請求項８記載のはんだ相互接続。
55. ５５．前記はんだ相互接続が前記デカールから能動または受動電子部品に転移さ れる請求項５４記載のはんだ相互接続。
56. ５６．前記電子部品がチップまたは基板のいずれかである請求項５５記載のはん だ相互接続。
57. ５７．前記第１はんだ塊の融点が前記第２はんだ塊の融点とは異なっている請求 項５４記載のはんだ相互接続。
58. ５８．前記第１はんだ塊の融点が前記第２はんだ塊の融点と同じである請求項５ ４記載のはんだ相互接続。
59. ５９．前記はんだ相互接続がデカール上にある請求項２０記載のはんだ相互接続 。
60. ６０．前記はんだ相互接続が前記デカールから能動または受動電子部品に転移さ れる請求項５９記載のはんだ相互接続。
61. ６１．前記電子部品がチップまたは基板のいずれかである請求項６０記載のはん だ相互接続。
62. ６２．前記第３はんだ塊の融点が前記第２はんだ塊の融点とは異なっている請求 項５９記載のはんだ相互接続。
63. ６３．前記第２はんだ塊の融点が前記第３はんだ塊の融点と同じである請求項５ ９記載のはんだ相互接続。
64. ６４．前記はんだ相互接続がデカール上に形成される請求項２５記載のはんだ相 互接続を形成するための方法。
65. ６５．前記はんだ相互接続が前記デカールから能動または受動電子部品に転移さ れる請求項６４記載のはんだ相互接続を形成するための方法。
66. ６６．前記はんだ相互接続がデカール上に形成される請求項３４記載のはんだ相 互接続を形成するための方法。
67. ６７．前記はんだ相互接続が前記デカールから能動または受動電子部品に転移さ れる請求項６６記載のはんだ相互接続を形成するための方法。
68. ６８．前記第１はんだ塊の融点が前記第２はんだ塊の融点とは異なっている請求 項６６記載のはんだ相互接続を形成するための方法。
69. ６９．前記第１はんだ塊の融点が前記第２はんだ塊の融点と同じである請求項６ ６記載のはんだ相互接続を形成するための方法。
70. ７０．前記はんだ相互接続がデカール上に形成される請求項４６記載のはんだ相 互接続を形成するための方法。
71. ７１．前記はんだ相互接続が前記デカールから能動または受動電子部品に転移さ れる請求項７０記載のはんだ相互接続を形成するための方法。
72. ７２．前記第３はんだ塊の融点が前記第２はんだ塊の融点とは異なっている請求 項７０記載のはんだ相互接続を形成するための方法。
73. ７３．前記第３はんだ塊の融点が前記第２はんだ塊の融点と同じである請求項７ ０記載のはんだ相互接続を形成するための方法。
74. ７４．前記封止材料の一部が絶縁体からなる側壁スペーサである請求項１記載の はんだ相互接続。
75. ７５．前記側壁スペーサが酸化シリコン、チッ化シリコン、酸チッ化シリコン、 または重合体からなる群から選択された材料からなっている請求項７４記載のは んだ相互接続。
76. ７６．前記側壁スペーサが前記はんだ塊の以降の加熱中に変形しない材料製であ る請求項７４記載のはんだ相互接続。
77. ７７．前記第１はんだ塊の上面が第２はんだ塊を有している請求項７４記載のは んだ相互接続。
78. ７８．前記第２はんだ塊の少なくとも一部が側壁スペーサによって包囲されてい る請求項７７記載のはんだ相互接続。
79. ７９．前記側壁スペーサの少なくとも１つが導電体の少なくとも１つの層及び絶 縁体の少なくとも１つの層で形成されている請求項７８記載のはんだ相互接続。
80. ８０．前記第１はんだ塊と前記第２はんだ塊の間に、少なくとも１つの導電層が ある請求項７７記載のはんだ相互接続。
81. ８１．前記第２はんだ塊の上面が第３のはんだ塊を有している請求項７７記載の はんだ相互接続。
82. ８２．電子部品上にはんだ塊を形成し、該はんだ塊の一部を絶縁体からなる側壁 スペーサによって包囲することからなる 電子部品上にはんだ相互接続を形成するための方法。
83. ８３．前記絶縁体が酸化シリコン、チッ化シリコン、酸チッ化シリコン、または 重合体からなる群から選択されている請求項８２記載のはんだ相互接続を形成す るための方法。
84. ８４．第２はんだ塊が前記第１はんだ塊の上面に形成される請求項８２記載のは んだ相互接続を形成するための方法。
85. ８５．材料を前記第２はんだ塊上にコンフォーマル付着することをさらに含んで いる 請求項８４記載のはんだ相互接続を形成するための方法。
86. ８６．前記側壁スペーサが導電体の少なくとも１つの層及び絶縁体の少なくとも １つの層で形成されている請求項８２記載のはんだ相互接続を形成するための方 法。
87. ８７．電子部品上にはんだ塊を形成し、材料を前記はんだ塊及び前記支持体上に コンフォーマル付着し、 前記支持体及び前記はんだ塊の上面上の前記材料の一部を除去し、前記材料の一 部だけが前記はんだ塊の側面の少なくとも一部に残るようにするステップからな る電子部品上にはんだ相互接続を形成するための方法。
88. ８８．前記材料が絶縁体からなる請求項８７記載のはんだ相互接続を形成するた めの方法。
89. ８９．前記絶縁体が酸化シリコン、チッ化シリコン、酸チッ化シリコン、または 重合体からなる群から選択されている請求項８８記載のはんだ相互接続を形成す るための方法。
90. ９０．第２はんだ塊が前記第１はんだ塊の上面上に形成される請求項８７記載の はんだ相互接続を形成するための方法。
91. ９１．前記第２はんだ塊上に材料をコンフォーマル付着することをさらに含んで いる 請求項９０記載のはんだ相互接続を形成するための方法。
92. ９２．前記第２はんだ塊の上面から前記材料の一部を除去し、前記材料の一部だ けが前記第２はんだ塊の側面の少なくとも一部に残るようにすることをさらに含 んでいる請求項９１記載のはんだ相互接続を形成するための方法。
93. ９３．前記側壁スペーサが導電体の少なくとも１つの層及び絶縁体の少なくとも １つの層で形成されている請求項８７記載のはんだ相互接続を形成するための方 法。
94. ９４．少なくとも１つの導電体層が前記第１はんだ塊の頂面上に形成されている 請求項８７記載のはんだ相互接続を形成するための方法。
95. ９５．前記第２はんだ塊が流れ落ちるのを防止するために、前記導電体の上面上 に外周リングを有している請求項８記載のはんだ相互接続。
96. ９６．外周リングが前記導電体の上面上に形成されている請求項２５記載のはん だ相互接続を形成するための方法。
97. ９７．信号キャリアが前記はんだ相互接続の少なくとも２つの間に配置されてい る請求項１記載のはんだ相互接続。
98. ９８．前記信号キャリアが電線または光ファイバまたははんだリンクまたは導電 性ペーストである請求項９７記載のはんだ相互接続。
99. ９９．少なくとも１つの信号キャリアが少なくとも２つのはんだ位置の間に配置 された後、前記はんだ相互接続が形成される請求項２５記載のはんだ相互接続を 形成するための方法。
100. １００．前記信号キャリアが電線または光ファイバまたははんだリンクまたは導 電性ペーストである請求項９９記載のはんだ相互接続を形成するための方法。