JP5663607B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5663607B2
JP5663607B2 JP2012556664A JP2012556664A JP5663607B2 JP 5663607 B2 JP5663607 B2 JP 5663607B2 JP 2012556664 A JP2012556664 A JP 2012556664A JP 2012556664 A JP2012556664 A JP 2012556664A JP 5663607 B2 JP5663607 B2 JP 5663607B2
Authority
JP
Japan
Prior art keywords
electrodes
electrode
substrate
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012556664A
Other languages
English (en)
Other versions
JPWO2012107971A1 (ja
Inventor
青井　信雄
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2012556664A priority Critical patent/JP5663607B2/ja
Publication of JPWO2012107971A1 publication Critical patent/JPWO2012107971A1/ja
Application granted granted Critical
Publication of JP5663607B2 publication Critical patent/JP5663607B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11827—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing
    • H01L2224/81937—Reshaping by heating means, e.g. reflowing using a polychromatic heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、チップ−チップ積層、チップ−ウェハ積層又はウェハ−ウェハ積層された半導体装置における半田バンプ等の電極同士の接合技術に関する。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、例えば貫通電極などを用いた基板のチップ−チップ積層、チップ−ウェハ積層又はウェハ−ウェハ積層による３次元集積化技術が提案されている（例えば非特許文献１参照）。
これは、従来のＳｏＣ（System on Chip）のような２次元的な微細化においては、配線の断面積の縮小に伴う電子の粒界散乱や界面散乱によって引き起こされる配線抵抗の上昇と、配線長の増大によって引き起こされる配線遅延の増加とに起因して、性能が劣化してしまうことが懸念されているためである。
そこで、３次元集積化技術においては、半導体集積回路装置を３次元的に積層することによって、配線可能エリアを拡大し、それにより、配線断面積の増大と配線長の短縮とを可能としている。すなわち、集積度を高めつつ、性能向上を実現することができる。
また、３次元集積化技術においてシリコン基板等の基板を積層する場合、チップ−チップ積層、チップ−ウェハ積層又はウェハ−ウェハ積層における基板間の電気的な接続のために、例えば半田バンプ等を用いて金属電極同士を加熱下で圧着して接合する方法が用いられている。
図３（ａ）及び（ｂ）は、従来の３次元集積化技術における電極接合方法の各工程を示す断面図である。
まず、図３（ａ）に示すように、電極パッド１２を表面に有する基板１１と、電極パッド２２を表面に有する基板２１とを準備した後、電極パッド１２上に、低温で溶解する半田バンプ１３を形成し、その後、電極パッド１２上の半田バンプ１３と電極パッド２２とが対向するように、基板１１と基板２１とを配置する。半田バンプ１３の材料としては、例えば、スズ含有合金が用いられる。
次に、図３（ｂ）に示すように、電極パッド１２上の半田バンプ１３と電極パッド２２とを圧接させた後、半田バンプ１３を加熱して溶融させ、その後、半田バンプ１３を冷却して固化させる。これにより、基板１１上の電極パッド１２と、基板２１上の電極パッド２２とが半田バンプ１３を介して接合される。
特開平９−１９９５４２号公報
ITRS(The International Technology Roadmap for Semiconductors) 2007 Assembly and Packaging Chapter（和訳版）、P.41-42
しかしながら、図３（ａ）及び（ｂ）に示す従来技術では、基板１１上の電極パッド１２と基板２１上の電極パッド２２とを半田バンプ１３を介して接合する際に、図４に示すように、溶融圧着に起因して半田バンプ１３が横方向（基板１１、２１の主面に沿った方向：以下同じ）に伸びるように変形してしまう。このため、基板１１上における電極パッド１２の配置間隔（つまり基板２１上における電極パッド２２の配置間隔）が狭い場合には、隣り合う半田バンプ１３同士が接触し、その結果、短絡が発生してデバイス不良を生じるという問題がある。
それに対して、例えば特許文献１においては、電極同士を加熱圧着させた後、半田バンプが溶融した状態で印加圧力を低下させて溶融した半田バンプを引き伸ばすことにより、圧着時における半田バンプの横方向への広がりを抑制して隣り合う半田バンプ同士の接触を防止する方法が提案されている。
ところで、現在実用化されている半導体装置においては、基板上における電極の配置ピッチは４０μｍ程度であるが、ＳｏＣのさらなる微細化、ウェハのさらなる大口径化及びチップのさらなる大面積化等に伴って、接合される電極の数がさらに増大するため、電極の微細化と共に電極配置ピッチのさらなる縮小（将来的には１０μｍピッチ）が必要とされている。
また、ＳｏＣのさらなる微細化、ウェハのさらなる大口径化及びチップのさらなる大面積化等が進んでいくと、チップ−チップ積層、チップ−ウェハ積層又はウェハ−ウェハ積層において接続される基板同士の平行度、つまり、対向する基板主面間の間隔を高精度に制御することが困難となってくる。
一方、特許文献１に提案されている電極接合方法においては、対向する基板主面間の間隔を高精度に制御することが不可欠である。すなわち、ＳｏＣのさらなる微細化、ウェハのさらなる大口径化及びチップのさらなる大面積化等が進んでいくに従って、特許文献１に提案されている電極接合方法を実施するための製造装置が高価となってしまうという問題がある。
前記に鑑み、本発明は、基板上における電極配置間隔が縮小されても、電極接合時の電極の変形に起因する隣り合う電極同士の短絡を低コストで確実に防止できる３次元集積化技術を提供することを目的とする。
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、第１の基板上に複数の第１の電極を形成する工程（ａ）と、前記複数の第１の電極のそれぞれの側壁上に第１の絶縁膜を形成する工程（ｂ）とを備え、前記工程（ｂ）において、前記第１の絶縁膜は、前記複数の第１の電極の間のスペースが埋まらないように形成される。ここで、各第１の電極は突起状構造を有していてもよい。
本発明に係る半導体装置の製造方法によると、第１の基板上の各第１の電極の側壁上に第１の絶縁膜を形成するため、当該第１の絶縁膜が各第１の電極の変形を防止する支持体として機能する。このため、チップ−チップ積層、チップ−ウェハ積層又はウェハ−ウェハ積層において例えば加熱溶融圧着により上下基板の電極同士の接合を行う場合において、第１の基板上における電極配置間隔が縮小されても、第１の電極の変形（特に横方向に伸びる変形）に起因する隣り合う第１の電極同士の短絡、つまりデバイス不良の発生を確実に防止することができる。また、特許文献１に提案されている従来の電極接合方法を実施する場合と比較して、高価な製造装置を用いることなく、前述の効果を得ることができる。
本発明に係る半導体装置の製造方法において、前記複数の第１の電極のそれぞれは、第１の金属を含む第１の導電層と、前記第１の導電層上に形成され且つ前記第１の金属とは異なる第２の金属を含む第２の導電層とを有していてもよい。このようにすると、例えば加熱圧着により上下基板の電極同士の接合を行うことによって、各第１の電極の少なくとも一部分が、第１の金属及び第２の金属を含む合金から構成されるようになる。ここで、第１の金属の融点は、第２の金属の融点よりも高くてもよい。また、前記第１の絶縁膜は、前記第２の金属の融点よりも低い温度で形成されると、工程（ｂ）において（つまり、上下基板の電極同士の接合を行う前に）、第２の金属を含む第２の導電層が溶融してしまう事態を回避することができる。また、前記第１の金属は銅であり、前記第２の金属はスズであると、例えば比較的低温の加熱圧着により上下基板の電極同士の接合を行うことができる。また、前記工程（ａ）は、前記第１の基板上に、前記第１の導電層のシード層を形成する工程（ａ１）と、前記シード層上に、前記複数の第１の電極の形成領域に開口部を持つマスクパターンを形成する工程（ａ２）と、メッキ法を用いて、前記マスクパターンの前記開口部に露出する部分の前記シード層上に選択的に前記第１の導電層を形成する工程（ａ３）と、メッキ法を用いて、前記第１の導電層上に選択的に前記第２の導電層を形成する工程（ａ４）と、前記工程（ａ４）の後、前記マスクパターンを除去する工程（ａ５）と、前記工程（ａ５）の後、前記マスクパターンが除去された領域に位置する部分の前記シード層を除去する工程（ａ６）とを備えていてもよい。このようにすると、第１の金属を含む第１の導電層と、第２の金属を含む第２の導電層との積層構造を持つ第１の電極を確実に形成することができる。尚、前記工程（ａ）は、前記工程（ａ１）の前に、前記第１の基板上にバリア層を形成する工程（ａ７）をさらに備え、前記工程（ａ６）では、前記マスクパターンが除去された領域に位置する部分の前記バリア層を除去すると、電極材料が第１の基板中に拡散する事態を阻止することができる。また、前記バリア層はチタンを含んでいてもよい。
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、前記複数の第１の電極のそれぞれを覆うように、前記第１の基板上に前記第１の絶縁膜を形成する工程（ｂ１）と、前記複数の第１の電極のそれぞれの少なくとも側壁の一部の上に前記第１の絶縁膜が残存するように、前記第１の絶縁膜を除去する工程（ｂ２）とを備えていてもよい。ここで、前記工程（ｂ１）において、ＣＶＤ法又は塗布法を用いて前記第１の絶縁膜を形成してもよい。また、前記工程（ｂ２）において、エッチバックを用いて前記第１の絶縁膜を除去してもよいし、又は機械研削を用いて前記第１の絶縁膜を除去してもよい。
本発明に係る半導体装置の製造方法において、前記第１の絶縁膜は酸化膜又は有機膜であってもよい。
本発明に係る半導体装置の製造方法において、第２の基板上における前記第１の基板上の前記複数の第１の電極のそれぞれと対応する位置に複数の第２の電極を形成する工程（ｃ）と、前記複数の第２の電極のそれぞれの側壁上に第２の絶縁膜を形成する工程（ｄ）と、前記工程（ｂ）及び前記工程（ｄ）の後に、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとが対向するように、前記第１の基板と前記第２の基板とを配置して、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとを接合する工程（ｅ）とをさらに備え、前記工程（ｄ）において、前記第２の絶縁膜は、前記複数の第２の電極の間のスペースが埋まらないように形成されてもよい。このようにすると、第２の基板上の各第２の電極の側壁上に第２の絶縁膜を形成するため、当該第２の絶縁膜が各第２の電極の変形を防止する支持体として機能する。このため、例えば加熱圧着により各第１の電極と各第２の電極とを接合する際に、第２の基板上における電極配置間隔が縮小されても、第２の電極の変形（特に横方向に伸びる変形）に起因する隣り合う第２の電極同士の短絡、つまりデバイス不良の発生を確実に防止することができる。また、特許文献１に提案されている従来の電極接合方法を実施する場合と比較して、高価な製造装置を用いることなく、前述の効果を得ることができる。ここで、各第２の電極は突起状構造を有していてもよい。また、前記工程（ｅ）において、前記第２の金属の融点以上の温度で加熱圧着を行うことにより、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとを接合してもよい。また、前記工程（ｅ）の後において、前記複数の第１の電極及び前記複数の第２の電極は、スズを含む合金を含んでいてもよい。尚、前記合金は銅を含んでいてもよい。
前記の目的を達成するために、本発明に係る半導体装置は、第１の基板と、前記第１の基板上に形成された複数の第１の電極と、前記複数の第１の電極のそれぞれの側壁上に形成された第１の絶縁膜とを備え、前記第１の絶縁膜は、前記複数の第１の電極の間のスペースが埋まらないように形成されている。ここで、各第１の電極は突起状構造を有していてもよい。
本発明に係る半導体装置によると、第１の基板上の各第１の電極の側壁上に第１の絶縁膜が形成されているため、当該第１の絶縁膜が各第１の電極の変形を防止する支持体として機能する。このため、チップ−チップ積層、チップ−ウェハ積層又はウェハ−ウェハ積層において例えば加熱溶融圧着により上下基板の電極同士の接合を行う場合において、第１の基板上における電極配置間隔が縮小されても、第１の電極の変形（特に横方向に伸びる変形）に起因する隣り合う第１の電極同士の短絡、つまりデバイス不良の発生を確実に防止することができる。また、特許文献１に提案されている従来の半導体装置と比較して、高価な製造装置を用いることなく、前述の効果を得ることができる。
本発明に係る半導体装置において、前記複数の第１の電極のそれぞれは、第１の金属を含む第１の導電層と、前記第１の導電層上に形成され且つ前記第１の金属とは異なる第２の金属を含む第２の導電層とを有していてもよい。このようにすると、例えば加熱圧着により上下基板の電極同士の接合を行うことによって、各第１の電極の少なくとも一部分が、第１の金属及び第２の金属を含む合金から構成されるようになる。ここで、第１の金属の融点は、第２の金属の融点よりも高くてもよい。また、前記第１の金属は銅であり、前記第２の金属はスズであると、例えば比較的低温の加熱圧着により上下基板の電極同士の接合を行うことができる。また、前記複数の第１の電極のそれぞれは、前記第１の導電層の下に形成されたバリア層をさらに有すると、電極材料が第１の基板中に拡散する事態を阻止することができる。尚、前記バリア層はチタンを含んでいてもよい。
本発明に係る半導体装置において、前記第１の絶縁膜は酸化膜又は有機膜であってもよい。
本発明に係る半導体装置において、第２の基板と、前記第２の基板上における前記第１の基板上の前記複数の第１の電極のそれぞれと対応する位置に形成された複数の第２の電極と、前記複数の第２の電極のそれぞれの側壁上に形成された第２の絶縁膜とを備え、前記第２の絶縁膜は、前記複数の第２の電極の間のスペースが埋まらないように形成されており、前記第１の基板と前記第２の基板とは、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとが対向するように配置されていると共に、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとは接合されていてもよい。このようにすると、第２の基板上の各第２の電極の側壁上に第２の絶縁膜が形成されているため、当該第２の絶縁膜が各第２の電極の変形を防止する支持体として機能する。このため、例えば加熱圧着により各第１の電極と各第２の電極とを接合する際に、第２の基板上における電極配置間隔が縮小されても、第２の電極の変形（特に横方向に伸びる変形）に起因する隣り合う第２の電極同士の短絡、つまりデバイス不良の発生を確実に防止することができる。また、特許文献１に提案されている半導体装置と比較して、高価な製造装置を用いることなく、前述の効果を得ることができる。ここで、各第２の電極は突起状構造を有していてもよい。また、前記複数の第１の電極及び前記複数の第２の電極は、スズを含む合金を含んでいてもよい。尚、前記合金は銅を含んでいてもよい。
本発明によると、基板上における電極配置間隔が縮小されても、電極接合時の電極の変形に起因する隣り合う電極同士の短絡を低コストで確実に防止できる３次元集積化技術を提供することができる。
図１（ａ）〜（ｅ）は、一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図２（ａ）〜（ｄ）は、一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 図３（ａ）及び（ｂ）は、従来の半導体装置の製造方法の各工程を示す断面図である。 図４は、従来の半導体装置の製造方法の問題点を示す図である。
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
図１（ａ）〜（ｅ）及び図２（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、例えばシリコンからなる第１の基板１０１を準備する。図示は省略しているが、第１の基板１０１の表面側には、例えばトランジスタ等の素子と、当該素子と電気的に接続する配線を有し且つ当該素子を覆う層間絶縁膜（以下、配線層という）とが設けられている。また、当該配線層上には、例えばシリコン酸化膜からなる厚さ５００ｎｍ程度の絶縁膜が形成されていると共に、当該絶縁膜には、例えばドライエッチングにより、前記配線層の一部と接続する接続孔が形成されている。
次に、当該接続孔を含む前記絶縁膜の表面を覆うように、厚さ１００ｎｍ程度のバリア層１０２を形成する。バリア層１０２の材料としては、後述する電極材料の第１の基板１０１中への拡散を阻止できる材料、例えばチタン（Ｔｉ）を用いてもよい。続いて、バリア層１０２上に、例えばスパッタ法により、例えば銅（Ｃｕ）からなる厚さ１００ｎｍ程度のシード層１０３を形成する。次に、シード層１０３上に、電極形成領域に開口部（複数）を持つレジストパターン１０４を形成する。ここで、レジストパターン１０４に代えて、ハードマスクを形成してもよい。
次に、図１（ｂ）に示すように、レジストパターン１０４の開口部に露出する部分のシード層１０３上に、例えば電界メッキ法により、例えばＣｕからなる厚さ１μｍ程度の導電層１０５を選択的に形成する。
次に、図１（ｃ）に示すように、導電層１０５上に、例えばスズ（Ｓｎ）からなる厚さ１００ｎｍ程度のシード層（図示省略）を形成した後、例えば電界メッキ法により、例えばＳｎからなる厚さ５μｍ程度の導電層１０６を選択的に形成する。
次に、図１（ｄ）に示すように、レジストパターン１０４を除去した後、図１（ｅ）に示すように、図１（ａ）〜（ｃ）に示す工程でレジストパターン１０４により覆われていた部分のバリア層１０２及びシード層１０３を例えばウェットエッチング法により除去する。これにより、Ｃｕからなる導電層１０５とＳｎからなる導電層１０６との積層構造を有する突起状の複数の第１の電極１０７が第１の基板１０１上に形成される。ここで、各第１の電極１０７の形状は、例えば円筒形又は角柱形であってもよいが、これらの形状に特に限定されるものではない。
次に、図２（ａ）に示すように、各第１の電極１０７を覆うように第１の基板１０１上に、例えばＣＶＤ（chemical vapor deposition ）法により、導電層１０６に含まれるＳｎの融点（約２３２℃）よりも低い温度、例えば２００℃以下の成膜温度で、例えばシリコン酸化膜からなる厚さ５００ｎｍ程度の第１の絶縁膜１０８を形成する。このように、第１の絶縁膜１０８を低温度で形成することにより、Ｓｎを含む導電層１０６が溶融してしまう事態を回避することができる。すなわち、本実施形態の特徴の１つは、各第１の電極１０７の下層の導電層１０５に含まれる金属（例えばＣｕ）の融点と比較して、各第１の電極１０７の上層の導電層１０６に含まれる金属（例えばＳｎ）の融点の方が低く、且つ、導電層１０６に含まれる金属の融点よりも低い温度で第１の絶縁膜１０８が形成されることである。
次に、図２（ｂ）に示すように、第１の基板１０１上に形成された第１の絶縁膜１０８の全面に対して、異方性ドライエッチングを用いてエッチバックを行うことにより、各第１の電極１０７の少なくとも側壁の一部の上に第１の絶縁膜１０８が残存するように、第１の絶縁膜１０８を除去する。これにより、各第１の電極１０７の頂部が露出すると共に、各第１の電極１０７の間のスペースから第１の絶縁膜１０８が除去される。ここで、各第１の電極１０７の側壁のうち頂部近傍部分には第１の絶縁膜１０８が残存していなくてもよい。
次に、例えばシリコンからなる第２の基板２０１を準備し、当該第２の基板２０１に対して、図１（ａ）〜（ｅ）及び図２（ａ）、（ｂ）に示す工程と同様の工程を実施する。これにより、図２（ｃ）に示すように、複数の第２の電極２０７が表面上に形成された第２の基板２０１を得ることができる。ここで、各第２の電極２０７は、各第１の電極１０７を構成するバリア層１０２、シード層１０３、導電層１０５及び導電層１０６のそれぞれと対応するバリア層２０２、シード層２０３、導電層２０５及び導電層２０６が順次積層された構造を持つ。また、各第２の電極２０７の側壁上には、各第１の電極１０７の側壁上に形成された第１の絶縁膜１０８と対応する第２の絶縁膜２０８が形成されている。尚、各第２の電極２０７は、第２の基板２０１上における第１の基板１０１上の各第１の電極１０７と対応する位置に形成されている。
次に、図２（ｃ）に示すように、各第１の電極１０７と各第２の電極２０７とが対向するように、第１の基板１０１と第２の基板２０１とを配置した後、図２（ｄ）に示すように、各第１の電極１０７と各第２の電極２０７とを接合する。具体的には、各第１の電極１０７と各第２の電極２０７とを互いに接触させた後、例えば導電層１０６及び導電層２０６に含まれるＳｎの融点（約２３２℃）以上の温度で加熱圧着を行うことにより、各第１の電極１０７と各第２の電極２０７とを接合する。これにより、導電層１０６及び導電層２０６に含まれるＳｎが溶融し、その結果、導電層１０６と導電層２０６とが一体化する。また、このとき、導電層１０５（シード層１０３も含む）及び導電層２０５（シード層２０３も含む）に含まれるＣｕが部分的に溶融し、その結果、各第１の電極１０７及び各第２の電極２０７の少なくとも一部分がＳｎ−Ｃｕ合金から構成されるようになってもよい。
以上に説明した本実施形態によると、図２（ｄ）に示す工程で各第１の電極１０７と各第２の電極２０７とを接合する際に、各第１の電極１０７の側壁上に形成した第１の絶縁膜１０８が各第１の電極１０７の変形を防止する支持体として機能すると共に、各第２の電極２０７の側壁上に形成した第２の絶縁膜２０８が各第２の電極２０７の変形を防止する支持体として機能する。これにより、各第１の電極１０７と各第２の電極２０７とが圧着された際に溶融した電極材料の横方向への変形を抑制することが可能となる。具体的には、隣り合う第１の電極１０７同士の間隔（つまり隣り合う第２の電極２０７同士の間隔）が例えば１０μｍ程度以下であっても、隣り合う第１の電極１０７同士の短絡及び隣り合う第２の電極２０７同士の短絡を防止してデバイス不良の発生を確実に防止することができる。また、特許文献１に提案されている従来の電極接合方法を実施する場合と比較して、高価な製造装置を用いることなく、前述の効果を得ることができる。
また、本実施形態によると、各第１の電極１０７の高さ（及び／又は各第２の電極２０７の高さ）が第１の基板１０１上（及び／又は第２の基板２０１上）でばらついている場合においても、各第１の電極１０７の側壁上に（及び／又は各第２の電極２０７の側壁上に）第１の絶縁膜１０８（及び／又は第２の絶縁膜２０８）が形成されていることにより、隣り合う第１の電極１０７同士の短絡（及び／又は隣り合う第２の電極２０７同士の短絡）を防止しつつ、圧着可能なストロークを増加させることが可能となる。すなわち、各第１の電極１０７と各第２の電極２０７との圧着時に適用可能な圧力範囲を拡大させることが可能となる。
尚、本実施形態においては、第１の基板１０１及び第２の基板２０１のそれぞれの上に、前述の突起状電極（バンプ）である第１の電極１０７及び第２の電極２０７を形成した。しかし、第１の電極１０７及び第２の電極２０７の一方を前述の突起状電極として形成し、他方については、他の構造を持つ電極、例えば貫通電極の露出端部又は基板最表面と実質的に面一な表面を持つ電極パッド等として形成してもよい。すなわち、第１の基板１０１及び第２の基板２０１の少なくとも一方の基板上に形成される電極に前述の突起状電極を用いることにより、前述の効果を得ることができる。
また、本実施形態においては、第１の絶縁膜１０８を形成した後、各第１の電極１０７の頂部を露出させるために、異方性ドライエッチングによるエッチバックを行った。しかし、これに代えて、例えばＣＭＰ（chemical mechanical polishing ）法等の機械研削法により、各第１の電極１０７の少なくとも側壁の一部の上に第１の絶縁膜１０８が残存するように、第１の絶縁膜１０８を除去してもよい。第２の絶縁膜２０８についても同様である。尚、機械研削法を用いた場合に、各第１の電極１０７の間や各第２の電極２０７の間のスペースに第１の絶縁膜１０８や第２の絶縁膜２０８が部分的に残ってもよい。
また、本実施形態においては、比較的低温度でＣＶＤ法を用いることにより、各第１の電極１０７の側壁を覆うように酸化膜からなる第１の絶縁膜１０８を形成した。しかし、第１の絶縁膜１０８の製法及び膜種は特に限定されるものではない。具体的には、ＣＶＤ法に代えて、例えば塗布法等を用いてもよい。また、酸化膜に代えて、例えば、ガラス転移温度（Ｔｇ）の高いポリイミド系樹脂等からなる有機膜等を、例えばＣＶＤ法又は塗布法等を用いて形成してもよい。第２の絶縁膜２０８についても同様である。但し、各第１の電極１０７や各第２の電極２０７の変形を防止するという観点からは、第１の絶縁膜１０８や第２の絶縁膜２０８として、比較的硬い絶縁材料、例えばシリコン酸化膜又はシリコン酸窒化膜等を用いることが好ましい。
また、本実施形態においては、図１（ａ）〜（ｃ）に示す工程で、レジストパターン１０４をマスクとして、電界メッキ法を用いて導電層１０５及び１０６を選択的に形成した。しかし、導電層１０５及び１０６の製法は特に限定されるものではない。具体的には、電界メッキ法に代えて、他のメッキ法を用いてよい。或いは、選択的メッキ成長に代えて、例えばスパッタ法等による成膜と、リソグラフィ及びドライエッチングによるパターニングとを組み合わせて実施してもよい。導電層２０５及び２０６についても同様である。
また、本実施形態においては、導電層１０５の材料としてＣｕを、導電層１０６の材料としてＳｎを用いた。しかし、導電層１０５及び１０６の材料は、比較的低温の加熱圧着により上下基板の電極同士の接合を行うことができる材料であれば、特に限定されるものではない。具体的には、導電層１０５の材料としてＡｌ（アルミニウム）を、導電層１０６の材料としてＡｕ（金）を用いてもよい。導電層２０５及び２０６についても同様である。
また、本実施形態においては、図２（ｄ）に示す工程で、各第１の電極１０７の側壁上に形成された第１の絶縁膜１０８と、各第２の電極２０７の側壁上に形成された第２の絶縁膜２０８とが接触するように、各第１の電極１０７と各第２の電極２０７とを接合することが好ましい。このようにすると、各第１の電極１０７と各第２の電極２０７とが圧着された際に溶融した電極材料の横方向への変形を確実に防止することができる。但し、各第１の電極１０７と各第２の電極２０７との接合時に、各第１の電極１０７の側壁上に形成された第１の絶縁膜１０８と、各第２の電極２０７の側壁上に形成された第２の絶縁膜２０８との間に若干の隙間が生じても、電極材料の横方向への変形を抑制する効果は実質的に失われることはない。
また、本実施形態に係る半導体装置及びその製造方法は、チップ−チップ積層（ウェハダイシングにより得られたチップ状態の半導体装置同士の積層）、チップ−ウェハ積層（チップ状態の半導体装置と、ダイシング前のウェハ状態の半導体装置との積層）、又はウェハ−ウェハ積層（ウェハ状態の半導体装置同士の積層）のいずれにも適用可能である。
以上に説明したように、本発明に係る半導体装置及びその製造方法は、基板上における電極配置間隔が縮小されても、電極接合時の電極の変形に起因する隣り合う電極同士の短絡を低コストで確実に防止できる３次元集積化技術を提供するものであり、特に、チップ−チップ積層、チップ−ウェハ積層又はウェハ−ウェハ積層された半導体装置における半田バンプ等の電極同士の接合技術として有用である。
１０１ 第１の基板
１０２、２０２ バリア層
１０３、２０３ シード層
１０４ レジストパターン
１０５、１０６、２０５、２０６ 導電層
１０７ 第１の電極
１０８ 第１の絶縁膜
２０１ 第１の基板
２０７ 第２の電極
２０８ 第２の絶縁膜

Claims (8)

  1. 第１の基板と、
    前記第１の基板上に形成された複数の第１の電極と、
    前記複数の第１の電極のそれぞれの側壁上に形成された第１の絶縁膜と、
    第２の基板と、
    前記第２の基板上における前記第１の基板上の前記複数の第１の電極のそれぞれと対応する位置に形成された複数の第２の電極と、
    前記複数の第２の電極のそれぞれの側壁上に形成された第２の絶縁膜とを備え、
    前記第１の絶縁膜は、前記複数の第１の電極の間のスペースが埋まらないように形成されており、
    前記第２の絶縁膜は、前記複数の第２の電極の間のスペースが埋まらないように形成されており、
    前記第１の基板と前記第２の基板とは、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとが対向するように配置されていると共に、前記複数の第１の電極のそれぞれと前記複数の第２の電極のそれぞれとは接合されており、
    前記複数の第１の電極のそれぞれの側壁上に形成された前記第１の絶縁膜と、前記複数の第２の電極のそれぞれの側壁上に形成された前記第２の絶縁膜とが接触していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記複数の第１の電極のそれぞれ及び前記複数の第２の電極のそれぞれは、第１の金属を含む第１の導電層と、前記第１の導電層上に形成され且つ前記第１の金属とは異なる第２の金属を含む第２の導電層とを有することを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第１の金属は銅であり、
    前記第２の金属はスズであることを特徴とする半導体装置。
  4. 請求項２又は３に記載の半導体装置において、
    前記複数の第１の電極のそれぞれ及び前記複数の第２の電極のそれぞれは、前記第１の導電層の下に形成されたバリア層をさらに有することを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記バリア層はチタンを含むことを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置において、
    前記第１の絶縁膜及び前記第２の絶縁膜は酸化膜又は有機膜であることを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記複数の第１の電極及び前記複数の第２の電極は、スズを含む合金を含むことを特徴とする半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記合金は銅を含むことを特徴とする半導体装置。
JP2012556664A 2011-02-10 2011-07-26 半導体装置 Active JP5663607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012556664A JP5663607B2 (ja) 2011-02-10 2011-07-26 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011027752 2011-02-10
JP2011027752 2011-02-10
PCT/JP2011/004218 WO2012107971A1 (ja) 2011-02-10 2011-07-26 半導体装置及びその製造方法
JP2012556664A JP5663607B2 (ja) 2011-02-10 2011-07-26 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012107971A1 JPWO2012107971A1 (ja) 2014-07-03
JP5663607B2 true JP5663607B2 (ja) 2015-02-04

Family

ID=46638216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012556664A Active JP5663607B2 (ja) 2011-02-10 2011-07-26 半導体装置

Country Status (3)

Country Link
US (1) US8941238B2 (ja)
JP (1) JP5663607B2 (ja)
WO (1) WO2012107971A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664392B2 (ja) * 2011-03-23 2015-02-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
US20140124877A1 (en) * 2012-11-02 2014-05-08 Qualcomm Incorporated Conductive interconnect including an inorganic collar
KR20200070446A (ko) * 2013-06-28 2020-06-17 인텔 코포레이션 미세 피치 재분배 라인들의 보존
JPWO2015145886A1 (ja) * 2014-03-25 2017-04-13 パナソニックＩｐマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法
WO2015194473A1 (ja) * 2014-06-20 2015-12-23 Jsr株式会社 はんだ電極の製造方法、積層体の製造方法、積層体および電子部品
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
JP6691031B2 (ja) * 2016-10-05 2020-04-28 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
CN108231729B (zh) * 2017-12-29 2020-07-14 通富微电子股份有限公司 一种封装基板、芯片封装体及芯片堆叠封装方法
US10740667B2 (en) * 2018-03-06 2020-08-11 International Business Machines Corporation Temperature triggered switch
US11508704B2 (en) * 2019-12-17 2022-11-22 Seoul Viosys Co., Ltd. Method of repairing light emitting device and display panel having repaired light emitting device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008A (en) * 1850-01-08 Improvement in alloys for points of lightning-rods
US11004A (en) * 1854-06-06 Threads trpcxrt sobbw-bx
JPH04293240A (ja) * 1991-03-20 1992-10-16 Mitsubishi Electric Corp 赤外線撮像装置
JP2002118138A (ja) * 2000-08-29 2002-04-19 Unipac Optoelectronics Corp 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
JP2002164498A (ja) * 2000-09-12 2002-06-07 Rohm Co Ltd 半導体装置およびその製法
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法
JP2004296497A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法
JP2007266531A (ja) * 2006-03-30 2007-10-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US6232563B1 (en) * 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
JP2837145B2 (ja) 1997-01-16 1998-12-14 アルプス電気株式会社 チップ部品と基板との接続方法および接続装置
US7224067B2 (en) * 2005-09-15 2007-05-29 Intel Corporation Intermetallic solder with low melting point
KR20090059504A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 반도체 장치 및 그 제조방법들
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7008A (en) * 1850-01-08 Improvement in alloys for points of lightning-rods
US11004A (en) * 1854-06-06 Threads trpcxrt sobbw-bx
JPH04293240A (ja) * 1991-03-20 1992-10-16 Mitsubishi Electric Corp 赤外線撮像装置
JP2002118138A (ja) * 2000-08-29 2002-04-19 Unipac Optoelectronics Corp 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法
JP2002164498A (ja) * 2000-09-12 2002-06-07 Rohm Co Ltd 半導体装置およびその製法
JP2002313832A (ja) * 2001-04-17 2002-10-25 Nagase & Co Ltd 突起電極とその製造方法
JP2004296497A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法
JP2007266531A (ja) * 2006-03-30 2007-10-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置

Also Published As

Publication number Publication date
JPWO2012107971A1 (ja) 2014-07-03
US8941238B2 (en) 2015-01-27
US20130140696A1 (en) 2013-06-06
WO2012107971A1 (ja) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5663607B2 (ja) 半導体装置
JP6263573B2 (ja) 積層電子デバイスとその製造方法
US9368474B2 (en) Manufacturing method for semiconductor device
JP6330151B2 (ja) 半導体装置及びその製造方法
TWI567925B (zh) ３ｄ堆疊的晶片封裝
US9299676B2 (en) Through silicon via structure
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP5118942B2 (ja) スルーシリコンビアスタックパッケージ及びその製造方法
US9564364B2 (en) Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
KR101107858B1 (ko) 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법
US8618667B2 (en) Semiconductor device and method of manufacturing the same
TWI528505B (zh) 半導體結構及其製造方法
US20170179054A1 (en) Semiconductor Device Structure Comprising a Plurality of Metal Oxide Fibers and Method for Forming the Same
US10032702B2 (en) Package structure and manufacturing method thereof
TW201203483A (en) Recessed pillar structure and manufacturing method thereof
JP2005340389A (ja) 半導体装置及びその製造方法
JP2006286677A (ja) 半導体装置及びその製造方法
KR20090076832A (ko) 반도체 장치 및 그 제조 방법
WO2010035375A1 (ja) 半導体装置及びその製造方法
CN108417550B (zh) 半导体装置及其制造方法
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
CN103258791B (zh) 通过制备超细间距微凸点实现金属互连的方法及相应器件
WO2011148445A1 (ja) 半導体装置及びその製造方法
JP5853759B2 (ja) 半導体ベアチップ、半導体ベアチップ接合体、３次元積層半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5663607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250