JPH07105586B2 - 半導体チップ結合構造 - Google Patents

半導体チップ結合構造

Info

Publication number
JPH07105586B2
JPH07105586B2 JP5210089A JP21008993A JPH07105586B2 JP H07105586 B2 JPH07105586 B2 JP H07105586B2 JP 5210089 A JP5210089 A JP 5210089A JP 21008993 A JP21008993 A JP 21008993A JP H07105586 B2 JPH07105586 B2 JP H07105586B2
Authority
JP
Japan
Prior art keywords
layer
solder
stress
semiconductor chip
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5210089A
Other languages
English (en)
Other versions
JPH06188551A (ja
Inventor
チン−ジョン・チャン
ジェイ−ウェイ・チャン
ルボマイアー・ティー・ロマンキウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06188551A publication Critical patent/JPH06188551A/ja
Publication of JPH07105586B2 publication Critical patent/JPH07105586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半田付けによって半導
体チップと回路基板とを結合する半田結合構造に関す
る。この結合構造は、低降伏点金属、好適には銀、金、
銅、パラジウムまたはプラチナのストレス解放層を含む
多層金属パッドを有する。多層金属パッドは、好適に
は、１組以上のストレス解放層とバリヤ層との組み合わ
せ層を有し、半田結合構造の信頼性を改善している。
【０００２】
【従来の技術】エレクトロニクス産業分野において、半
導体チップと回路基板とを互いに結合しなければならな
い。通常、チップあるいは回路基板またはその両方に、
Ｃ４（controlled collapse chip connection）パッド
が設けられる。したがって、パッドと接触する半田をリ
フローさせることによって、これらの構成部品は互いに
結合される。回路基板は、たとえば多層セラミック基板
のような基板である。
【０００３】チップは、完全に溶融した半田とパッドと
の間で、濡れ効果および反応効果によって基板に結合さ
れる。接触抵抗の小さい良質の結合構造を形成するため
には、半田リフロー結合プロセスの際に、半田合金は、
十分に溶融され、パッドに濡れて、パッド金属と反応す
る必要がある。半田合金とパッド金属との間の急激な反
応によって、一般的に金属間化合物が形成される。パッ
ド／半田の界面における金属間化合物の形成は、良質の
結合構造には不可欠である。しかしながら、金属間化合
物固相層（intermetallic phased layer）の成長は、半
田リフロー接合プロセスに続く冷却期間に、パッド／半
田の界面に大きなストレスを残留させる一因になること
が一般的に知られている。これは、結合構造の電気的お
よび機械的な特性の偏析（segregation）を引き起こ
す。
【０００４】このような半田内の偏析は、しばしば半田
内に欠陥および残留ストレスを引き起こす。リフロー半
田は、偏析して不均一なひずみを生じるような凝固構造
を有する。促進寿命テストの際に、このようなひずみは
結合破壊を引き起こし、この破壊によって全体的な結合
構造の耐用寿命が縮まる。
【０００５】半田結合における他の問題は、シリコン・
チップのようなチップと、セラミック基板のようなモジ
ュール回路基板との間の熱膨張の不整合である。チップ
と基板との間の熱膨張の不整合は、結合構造内に機械的
ストレスを発生する。なぜならば、回路チップに用いら
れるシリコンと、回路基板に用いられるセラミックとの
間に、熱膨張係数の差が存在するからである。この熱膨
張の不整合は、Ｃ４結合構造にせん断ひずみを起こし、
したがって結合構造の寿命を縮める。
【０００６】従来の技術において、種々の異なった組み
合わせの材料を用いたいろいろな半田結合構造が提案さ
れている。たとえば、米国特許第５，０４８，７４４号
明細書は、Ｃｒ／Ｃｕ（バイア・パターンのＣｒ／ポリ
イミド層を有する）／Ｔｉ／Ｃｕ／Ｐｄ／半田の構成の
半田結合構造を開示している。この結合構造は、ストレ
ス解放層およびバリヤ層を有していない。ＴｉはＳｎと
反応し得るが、活発なリフローの際にＳｎの侵入をブロ
ックできない。ひとたびＳｎがＣｕ層内に侵入すると、
Ｃｕは不純化してもろくなり、ストレス状態となる。
【０００７】米国特許第４，３６０，１４２号明細書
は、二重ＣｒＣｕ／Ｃｕ層を有するＣｒ／ＣｒＣｕ／Ｃ
ｕ／ＣｒＣｕ／Ｃｕ／Ａｕ／半田の構成の半田結合構造
を開示している。ＣｒＣｕ層はバリヤ層ではない。なぜ
ならば、効果的な拡散バリヤ層であるためには、純Ｃｒ
層はＣｕ層とＣｒＣｕ層を分離しなければならないから
である。
【０００８】
【発明が解決しようとする課題】本発明は、Ｃ４構造の
半田付けによって半導体チップと回路基板とを結合する
に際して、上述の金属間化合物による残留ストレスおよ
び熱膨脹の不整合の問題を解決することを意図してい
る。
【０００９】Ｃ４構造は、フリップチップボンデイング
としても知られ、マイクロエレクトロニクス回路および
オプトエレクトロニクス回路における高集積化の魅力的
な方法である。高密度Ｃ４構造の要求が増大するにつれ
て、Ｃ４技術の信頼性の向上は最重要課題になりつつあ
る。
【００１０】現在、Ｃ４結合構造は、Ｃｒ接着層と、Ｃ
ｒＣｕ固相層（phased layer）と、Ｃｕ層（時にはＡｕ
薄膜によって覆われている）とからなる多層金属パッド
を有し、このＣｕ層上には、ＰｂＳｎ（９７／３％）が
蒸着またはメッキされている。全体的な構造は、モリブ
デン・マスクまたはリストン（Ｒｉｓｔｏｎ）・マスク
を通して堆積される。あるいはまた、Ｃｒ層、固相Ｃｒ
Ｃｕ層およびＣｕ層は、シートフィルムの形で堆積され
る。ＰｂＳｎはレジスト・マスクを通して堆積され、レ
ジストが除去された後、Ｃｕ／ＣｒＣｕ層およびＣｒ層
は選択的にエッチングされ、ＰｂＳｎはリフローされ
る。ＰｂＳｎがリフロー温度に加熱されるにつれて、錫
は銅内に溶融し、ＣｕＳｎ金属間化合物を形成する。積
層Ｃ４バンプ構造は、金属間化合物固相層の形成および
／または層間の熱膨張係数の不整合によって引き起こさ
れた内部ストレスを逃がすことができる。プルテスト
（pulltest）または促進熱疲労テストに不合格になるよ
うな内部ストレスを有する構造は望ましくない。したが
って、これらの層内のストレスの軽減は、Ｃ４結合構造
および他の結合構造の信頼性に関して重要な問題になっ
ている。
【００１１】本発明は、ストレス解放層およびバリヤ層
の組み合わせを有する多層金属パッドを用いる半田結合
構造を提供することによって、前述の従来技術の制限を
克服する。
【００１２】したがって、本発明の主な目的は、ストレ
ス解放層およびバリヤ層を含む多層金属パッドを用いた
新規な結合構造を提供することにある。
【００１３】本発明の他の目的は、ストレス解放層およ
びバリヤ層の組み合わせを1つ以上有する多層金属パッ
ドを用いてＣ４ボールを基板に半田付けする半導体チッ
プ結合構造を提供することにある。
【００１４】
【課題を解決するための手段】本発明において、多層金
属パッドは、ストレス解放層と、半田層からの半田金属
拡散に対するバリヤを与えるバリヤ層との組み合わせを
有している。ストレス解放層は、低降伏点強度の金属、
好適には銀、金、銅、パラジウムまたはプラチナの層で
ある。バリヤ層は、好適にはＣｒ，ＴｉＷ，Ｔａおよび
これらの金属の合金の層である。この多層金属パッド
は、１組以上のストレス解放層とバリヤ層との組み合わ
せの層を有することができる。
【００１５】ストレス解放層は、Ｃ４ボールが結合され
る基板にストレスが伝わるのを阻止し、バリヤ層は、半
田層から錫を拡散させないので錫の金属間化合物の形成
を阻止する。その結果得られる結合構造は、従来から使
用されていた結合構造以上の改善された強度および信頼
性を備える。
【００１６】
【実施例】従来の技術においては、半導体チップは、基
板上に設けられたＣｒのような接着層を含む多層金属パ
ッドを用いて結合される。このとき、ＣｕＣｒ固相層
が、接着層上に設けられる。Ｃｕのような反応金属層が
固相層上に設けられ、半田ボールが反応金属層に接続さ
れる。
【００１７】このような従来技術による結合構造を作成
した。半田がリフローした後、結合構造の断面を、透過
型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いて検査
した。その結果、錫は、固相ＣｕＣｒ層内へ侵入し、Ｃ
ｕと反応し、金属間化合物を形成することがわかった。
金属間化合物は、エネルギー分散Ｘ線解析（Ｅｎｅｒｇ
ｙ−Ｄｉｓｐｅｒｓｉｖｅ Ｘ−Ｒａｙ Ａｎａｌｙｓ
ｉｓ：ＥＤＸ）およびＸ線回析の両方によって、Ｃｕ3
Ｓｎとして識別された。
【００１８】Ｃｕ3 Ｓｎの形成と、結合構造内の熱膨張
の不整合とがストレスを発生するという結論が得られ
た。
【００１９】結合構造は、金属固相Ｃｕ−Ｓｎの形成、
および／または層間の熱膨張係数の不整合によって引き
起こされた内部ストレスを拡げる。内部ストレスの結
果、プルテストまたは促進熱疲労テストに不合格になる
と、結合構造の信頼性は低下している。
【００２０】本発明の教示によれば、多層金属パッドに
バリヤ層およびストレス解放層を追加することによっ
て、半田結合構造の信頼性を改善している。
【００２１】図面を参照して本発明の実施例を説明す
る。図１は、本発明の教示による半田結合構造を形成す
る一連の層の略図である。基板１０の多層金属パッド
は、接着層１２、ストレス解放層１４、バリヤ層１６、
固相相１８および半田反応金属層２０よりなる。接着層
１２は、たとえばＣｒであり、この接着層１２は、マス
クを通して基板１０上に蒸着され、もしくはシートフィ
ルムとして蒸着される。ストレス解放層１４は、たとえ
ばＣｕであり、接着層１２上に蒸着される。ストレス解
放層１４は、マスクを通して、あるいはシートフィルム
の形で蒸着することができる。バリヤ層１６は、たとえ
ばＣｒであり、ストレス解放層１４上に蒸着される。固
相層１８はたとえばＣｕＣｒであり、バリヤ層１６上に
蒸着される。反応金属層２０はたとえばＣｕであり、固
相層１８上に蒸着される。そして、半田２２が、レジス
トマスク２４を通して反応金属層２０上にメッキされ
る。反応金属層２０は、使用された半田と共に金属間化
合物を形成するように選択され、そして固相層１８は、
バリヤ層１６に対する金属間化合物の結合を改善するよ
うに選択される。レジスト２４の除去に続いて、Ｃｕ反
応金属層２０、ＣｕＣｒ固相層１８およびバリヤ層１６
はエッチングされ、ＰｂＳｎ半田２２はリフローされ
る。ＰｂＳｎ半田２２がそのリフロー温度に加熱される
につれて、ＳｎはＣｕ内へ溶融し、ＣｕＳｎ金属間化合
物を形成する。このような金属間化合物は、ストレス解
放層１４内には形成されない。
【００２２】ストレス解放効果をさらに確実にするため
に、ストレス解放層３０とバリヤ層３２の１組以上の組
み合わせの層を多層金属パッド内に追加することがで
き、また、図２に示す構造によれば、Ｃ４バンプの側壁
からリフロー半田が侵入するのを防止することができ
る。ストレス解放層１４とバリヤ層１６とを図１に示す
ように用いたときに、信頼性が同様に改善されることは
明らかである。
【００２３】図２に示す結合構造において、基板３４上
には接着層３６が設けられている。接着層３６は好適に
はＣｒであるが、Ｔａ，ＴｉおよびＴａとＴｉの合金も
接着層として有用である。
【００２４】ストレス解放層３０は、低降伏点強度の金
属であり、好適にはＣｕであるが、代わりにＡｇ，Ａ
ｕ，ＰｄまたはＰｔを用いてもよく、ストレスが基板３
４へ伝わるのを阻止する。接着層３６上に設けられたス
トレス解放層３０の厚さは、好適には５０〜５００００
オングストロームである。
【００２５】バリヤ層３２は、ストレス解放層３０内
に、半田層３８からＳｎが溶融するのを防止するために
設けられている。半田層３８は、好適にはＰｂＳｎ，Ａ
ｕＳｎ，ＰｂＩｎ，ＡｕＩｎ，ＡｕＩｎＳｎまたはＢｉ
Ｓｎである。Ｃｒは、バリヤ層として用いるのに好適な
金属であるが、ＴｉＷおよびＴａ、ならびにＴｉＷとＴ
ａとの合金もバリヤ層として有用である。バリヤ層３２
は、ストレス解放層３０内で、結合構造の信頼性を下げ
るような金属間化合物の形成を阻止し、バリヤ層３２
は、両側の金属には全く溶融せず、細孔を有しないもの
でなければならない。
【００２６】固相金属層４４、たとえばＣｕＣｒが、バ
リヤ層３２に形成される。たとえばＣｕよりなる半田反
応金属層４２は、固相金属層４４の上面に堆積される。
半田層３８は、レジストマスクを通して選択的に堆積さ
れる。ＰｂＳｎがリフローされる前に、半田反応金属層
４２および固相金属層４４は電気的にエッチングされ
る。バリヤ層３２は、化学的にエッチングされ、その上
部の半田反応金属層４２および固相金属層４４よりもや
や広く残される。残りのＣｕストレス解放層３０は、図
２に示すように、エッチング後に保護される。
【００２７】半田反応金属層４２は、半田付けしやすい
ものが選択され、好適にはＣｕＣｒ，Ｃｕ，Ｎｉ，Ｃ
ｏ，Ａｕ，Ａｇ，Ｐｄ，Ｐｔ，Ｒｈ，Ｎｉ（Ｐ）(リン
添加ニッケル)，Ｃｏ（Ｐ）(リン添加コバルト)および
これらの材料の１つ以上の層の組み合わせである。
【００２８】ストレス解放層３０およびバリヤ層３２の
複数組の組み合わせを、多層金属結合構造体に追加する
ことができる。
【００２９】結合構造は、本発明の教示により、チップ
を直接半田層に結合する代わりに、上述した多層金属パ
ッドと逆の順序で設けられた多層金属構造を半田層とチ
ップとの間に挿入することができることは当業者にとっ
て明白である。すなわち、結合構造は、基板／接着層／
ストレス解放層／バリヤ層／固相金属層／半田反応金属
層／半田層／半田反応金属層／固相金属層／バリヤ層／
ストレス解放層／接着層／チップの構造を有することが
できる。この結合構造は、基板とはんだ層との間に、お
よびチップとはんだ層との間に、少なくとも１組のバリ
ヤ層−ストレス解放層の組み合わせを有する。
【００３０】前述した図２の結合構造を作成した。半田
のリフローの後、結合構造の断面を、透過型電子顕微鏡
を用いて検査した。その結果、錫の金属間化合物がＣｕ
層４２内および固相ＣｕＣｒ層４４内で検出された。透
過型電子顕微鏡のエネルギー分散Ｘ線解析のナノプロー
ブによってＣｕストレス解放層３０を検査したが、錫は
検出されなかった。したがって、Ｃｒバリヤ層３２は、
Ｓｎの拡散を首尾よく停止させ、Ｃｕストレス解放層３
０を保護し、結合構造のストレスを軽減した。
【００３１】したがって、さらに実験を重ねることによ
って、ストレス解放層の導入により内部ストレスが軽減
されることを証明できた。例既知のポアソン比および弾
性率を有する４．７×４．７×０．０２ｃｍのガラス構
造を、Ｅビーム蒸着によってメタライズした。結合構造
が表１に示すように形成された。
【００３２】
【表１】構造 構成 内部 ストレス Ａ Sn/Cu/Sn/Cu/Sn/Cu/Cr(200Å)/カ゛ラス 215MPa Ｂ Sn/Cu/Sn/Cu/Sn/Cu/Cr(300Å)/Cu(700Å)/Cr(20Å)/カ゛ラス 111MPa Ｃ Sn/Cu/Sn/Cu/Sn/Cu/Cr(300Å)/Ag(700Å)/Cr(200Å)/カ゛ラス 53MPa Ｄ Sn/Cu/Sn/Cu/Sn/Cu/TiW(300Å)/Cu(700Å)/Cr(200Å)/カ゛ラス 84MPa Ｅ Sn/Cu/Sn/Cu/Sn/Cu/Cr(300Å)/Au(700Å)/Cr(200Å)/カ゛ラス 54MPa
【００３３】構造内でのＣｕ3 Ｓｎの完全な反応をシミ
ュレートするために、ＳｎおよびＣｕを計算された層厚
で堆積し、Ｃｕ3 Ｓｎを形成した。表１の構造Ａ，Ｂ，
Ｃ，ＤおよびＥの内部ストレスは、半田のリフローの前
後に基板の曲率を計測し計算することにより得られた。
各リフロー構造は、Ｘ線回析と透過型電子顕微鏡によっ
て確認された２μｍの厚さのＣｕ3 Ｓｎ層を有してい
る。
【００３４】半田のリフローの後、Ｃｕ3 Ｓｎが存在す
ることによって、表１の結合構造Ａ内には２１５ＭＰａ
の引張りストレスが生じた。結合構造Ｂにおいて、第１
のＣｕ／Ｓｎ層と、Ｃｒ／ガラス層との間に、３００オ
ングストロームのＣｒバリヤ層および７００オングスト
ロームのＣｕストレス解放層が追加された。半田のリフ
ロー後、透過型電子顕微鏡の検査は、ストレス解放層内
でのＣｕ3 Ｓｎの形成がＣｒバリヤ層によって阻止され
たことを示した。ナノＥＤＸ分析は、ストレス解放Ｃｕ
下側層内にＳｎが存在しないことを示した。この結果に
より、ＣｒはＣｕ下側層内へのＳｎ拡散を阻止する良質
のバリヤ金属層であることが証明される。リフローの際
に、Ｃｕ下側層はアニールされ、Ｃｕを延ばしおよび変
形させることによって、熱的不整合に適応し、結合構造
内のストレスを軽減する。
【００３５】表１に示すように、バリヤ層／ストレス解
放層を有する結合構造Ｂの内部ストレスは１１５ＭＰａ
となり、結合構造Ａのストレスが約１／２に減少した。
【００３６】Ｃｕストレス解放層を７００オングストロ
ームのＡｇストレス解放層に置換した結合構造Ｃの内部
ストレスは、さらに半減し５３ＭＰａとなった。
【００３７】結合構造Ｄにおいて、結合構造Ｃのストレ
ス解放層／バリヤ層を７００オングストロームのＣｕス
トレス解放層と３００オングストロームのＴｉＷバリヤ
層に置換すると、内部ストレスは８４ＭＰａとなった。
この内部ストレスは、結合構造Ａの内部ストレスの約１
／３に減少した。
【００３８】結合構造Ｅにおいて、結合構造Ｃのストレ
ス解放層を７００オングストロームのＡｕストレス解放
層に置換すると、５４ＭＰａの内部ストレスが生じて、
結合構造Ａの内部ストレスの約１／４に減少した。
【００３９】本発明の結合構造は、Ｃ４結合およびテー
プ自動ボンンディング（ＴＡＢ）に特に有用である。
【００４０】
【発明の効果】本発明によれば、多層金属パッドに１組
以上のバリヤ層およびストレス解放層を追加することに
よって、結合構造の信頼性を大幅に改善することができ
る。
【図面の簡単な説明】
【図１】本発明の教示による金属結合構造の好適な実施
例を示す略図である。
【図２】本発明の実施例の半田リフロー後の状態を示す
略図である。
【符号の説明】
１０，３４ 基板 １２，３６ 接着層 １４，３０ ストレス解放層 １６，３２ バリヤ層 １８ 固相層 ２０ 反応金属層 ２２，３８ 半田 ２４ レジスト ４２ 半田反応金属層 ４４ 固相金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルボマイアー・ティー・ロマンキウ アメリカ合衆国 ニューヨーク州 ブライ アークリフマノアー ダン レーン ７ (56)参考文献 特開 昭62−263661（ＪＰ，Ａ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半田を用いて半導体チップと回路基板とを
    結合する半導体チップ結合構造において、 前記半導体チップおよび回路基板の少なくとも一方が、 接着層と、 前記接着層上に設けられた低降伏点金属のストレス解放
    層と、 前記ストレス解放層上に設けられた、Ｃｒ，ＴｉＷ，Ｔ
    ａおよびこれらの金属の合金よりなる群の中から選択さ
    れたバリヤ金属層と、 前記バリヤ金属層上に設けられた固相金属層と、 前記固相金属層上に設けられ、ＣｒＣｕ，Ｃｕ，Ｎｉ，
    Ｃｏ，Ａｕ，Ａｇ，Ｐｄ，Ｐｔ，Ｐｈ，Ｎｉ（Ｐ），Ｃ
    ｏ（Ｐ）およびこれらの金属の組み合わせよりなる群の
    中から選択された、前記半田と接触する半田反応金属層
    とを含む多層金属パッドを有することを特徴とする半導
    体チップ結合構造。
  2. 【請求項２】前記多層金属パッドが、前記バリヤ金属層
    で分離された複数の低降伏点金属ストレス解放層を含む
    ことを特徴とする請求項１に記載の半導体チップ結合構
    造。
  3. 【請求項３】前記接着層が、Ｃｒ，Ｔａ，Ｔｉおよびこ
    れらの金属の合金よりなる群の中から選択されることを
    特徴とする請求項１記載の半導体チップ結合構造。
  4. 【請求項４】前記ストレス解放層が、Ａｇ，Ａｕ，Ｃ
    ｕ，ＰｄおよびＰｔよりなる群の中から選択されること
    を特徴とする請求項１記載の半導体チップ結合構造。
JP5210089A 1992-09-15 1993-08-25 半導体チップ結合構造 Expired - Lifetime JPH07105586B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94530992A 1992-09-15 1992-09-15
US945309 1992-09-15

Publications (2)

Publication Number Publication Date
JPH06188551A JPH06188551A (ja) 1994-07-08
JPH07105586B2 true JPH07105586B2 (ja) 1995-11-13

Family

ID=25482948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5210089A Expired - Lifetime JPH07105586B2 (ja) 1992-09-15 1993-08-25 半導体チップ結合構造

Country Status (2)

Country Link
US (1) US5471092A (ja)
JP (1) JPH07105586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181010B1 (en) 1998-03-27 2001-01-30 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board and electronic instrument

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1441388A3 (en) * 1995-03-20 2004-09-22 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
EP0791960A3 (en) * 1996-02-23 1998-02-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US5933753A (en) * 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
US6188120B1 (en) * 1997-02-24 2001-02-13 International Business Machines Corporation Method and materials for through-mask electroplating and selective base removal
SE512366C2 (sv) * 1998-07-07 2000-03-06 Ericsson Telefon Ab L M Anordning och metod för montering på mönsterkort för elektronik
KR100304285B1 (ko) * 1998-08-27 2001-11-02 박종섭 확산장벽이 구비된 적층 캐패시터
US6371355B1 (en) * 2000-08-25 2002-04-16 Sun Microsystems, Inc. Method and apparatus for solder joint integrity assessment
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
US6897123B2 (en) * 2001-03-05 2005-05-24 Agityne Corporation Bonding of parts with dissimilar thermal expansion coefficients
EP1404883B1 (en) * 2001-05-24 2014-07-16 Fry's Metals, Inc. Thermal interface material and heat sink configuration
KR101022583B1 (ko) * 2001-05-24 2011-03-16 프라이즈 메탈즈, 인크. 방열재 및 땜납 프리폼
JP2003045875A (ja) * 2001-07-30 2003-02-14 Nec Kagobutsu Device Kk 半導体装置およびその製造方法
US6555912B1 (en) * 2001-10-23 2003-04-29 International Business Machines Corporation Corrosion-resistant electrode structure for integrated circuit decoupling capacitors
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7086361B2 (en) * 2003-10-29 2006-08-08 Jerry Burnham Durable valve lifter for combustion engines and methods of making same
US7530339B2 (en) * 2003-10-29 2009-05-12 Jerry Burnham Of C & B Aviation Durable valve lifter for combustion engines and methods of making same
US7273803B2 (en) * 2003-12-01 2007-09-25 International Business Machines Corporation Ball limiting metallurgy, interconnection structure including the same, and method of forming an interconnection structure
EP1600249A1 (en) 2004-05-27 2005-11-30 Koninklijke Philips Electronics N.V. Composition of a solder, and method of manufacturing a solder connection
JP2006120677A (ja) * 2004-10-19 2006-05-11 Alps Electric Co Ltd 配線基板の接続端子構造
CN100468674C (zh) * 2004-11-25 2009-03-11 日本电气株式会社 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
US7354659B2 (en) * 2005-03-30 2008-04-08 Reactive Nanotechnologies, Inc. Method for fabricating large dimension bonds using reactive multilayer joining
US7314819B2 (en) * 2005-06-30 2008-01-01 Intel Corporation Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same
CN101448600A (zh) * 2006-04-25 2009-06-03 反应性纳米技术有限公司 利用反应性多层接合制备大尺寸结合物的方法
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
TWI394253B (zh) * 2009-03-25 2013-04-21 Advanced Semiconductor Eng 具有凸塊之晶片及具有凸塊之晶片之封裝結構
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
EP2600389B1 (en) 2011-11-29 2020-01-15 IMEC vzw Method for bonding semiconductor substrates
JP5708512B2 (ja) 2012-01-30 2015-04-30 豊田合成株式会社 半導体装置の製造方法及び半導体装置
US9515010B2 (en) * 2014-02-24 2016-12-06 Nantong Fujitsu Microelectronics., Ltd. Semiconductor packaging structure and forming method therefor
JP6356478B2 (ja) * 2014-05-09 2018-07-11 新日本無線株式会社 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2807350C2 (de) * 1977-03-02 1983-01-13 Sharp K.K., Osaka Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
US4360142A (en) * 1979-06-29 1982-11-23 International Business Machines Corporation Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate
JPS57138160A (en) * 1981-02-20 1982-08-26 Hitachi Ltd Formation of electrode
JPS57154858A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Method for formation of electrode
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
JPS59117135A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法
JPS60136339A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 突起電極
JPS59145537A (ja) * 1984-02-08 1984-08-21 Hitachi Ltd 半導体装置
JPS6143461A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 薄膜多層配線基板
JPS61206235A (ja) * 1985-03-11 1986-09-12 Hitachi Ltd パツケ−ジ構造体及びその製法
US4835593A (en) * 1986-05-07 1989-05-30 International Business Machines Corporation Multilayer thin film metallurgy for pin brazing
JPS6455641A (en) * 1987-08-26 1989-03-02 Mitsubishi Electric Corp Subsidiary index system
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
US5048744A (en) * 1988-12-23 1991-09-17 International Business Machines Corporation Palladium enhanced fluxless soldering and bonding of semiconductor device contacts
JPH0357222A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 半導体集積回路装置
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5184206A (en) * 1990-10-26 1993-02-02 General Electric Company Direct thermocompression bonding for thin electronic power chips
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181010B1 (en) 1998-03-27 2001-01-30 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US6414390B2 (en) 1998-03-27 2002-07-02 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board and electronic instrument

Also Published As

Publication number Publication date
US5471092A (en) 1995-11-28
JPH06188551A (ja) 1994-07-08

Similar Documents

Publication Publication Date Title
JPH07105586B2 (ja) 半導体チップ結合構造
US5134460A (en) Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
TW558821B (en) Under bump buffer metallurgy structure
EP0097833B1 (en) Substrate for integrated circuit packages
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
US6811892B2 (en) Lead-based solder alloys containing copper
JP2528617B2 (ja) 多層相互接続金属構造体およびその形成方法
US5457345A (en) Metallization composite having nickle intermediate/interface
US7884009B2 (en) Semiconductor device with an improved solder joint
US6130479A (en) Nickel alloy films for reduced intermetallic formation in solder
TW201107071A (en) Improvement of solder interconnect by addition of copper
US4985310A (en) Multilayered metallurgical structure for an electronic component
KR100426897B1 (ko) 솔더 터미널 및 그 제조방법
EP0256357B1 (en) Semiconductor chip including a bump structure for tape automated bonding
EP0262580B1 (en) Method of electrically bonding two objects
WO2001056081A1 (en) Flip-chip bonding arrangement
JPH0146228B2 (ja)
EP0336869B1 (en) A multilayered metallurgical structure for an electronic component
EP0507718A1 (en) Low lead content Pb-Sn-Ag-Sb solder alloy useful in an interconnect metallization structure
US7671436B2 (en) Electronic packages
KR19980041830A (ko) 제어된 붕괴형 칩 접속을 위한 박막 야금물 및 구조물
JPH1080788A (ja) 耐疲労性強化半田
JP4369643B2 (ja) はんだ接合層