JPH06188551A - 金属接合構造 - Google Patents
金属接合構造Info
- Publication number
- JPH06188551A JPH06188551A JP5210089A JP21008993A JPH06188551A JP H06188551 A JPH06188551 A JP H06188551A JP 5210089 A JP5210089 A JP 5210089A JP 21008993 A JP21008993 A JP 21008993A JP H06188551 A JPH06188551 A JP H06188551A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- group
- metal layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05181—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 半田付けまたはろう接によって2つの実装品
を接続する、改善された金属接合構造を提供する。 【構成】 半田付けまたはろう接によって2つの実装品
を接続する金属接合構造は、好適には銀、金、銅、パラ
ジウムまたはプラチナの低降伏点金属のストレス解放層
14を有する。接合構造は、ストレス解放層14および
バリヤ層16を有し、錫などの半田要素の拡散を防止し
ている。バリヤ層16は、好適にはクローム、チタン−
タングステン、チタン等である。接合構造は、好適には
接合構造内に1組以上のストレス解放層14とバリヤ層
16との組み合わせを有し、接合構造の信頼性を改善す
る。
を接続する、改善された金属接合構造を提供する。 【構成】 半田付けまたはろう接によって2つの実装品
を接続する金属接合構造は、好適には銀、金、銅、パラ
ジウムまたはプラチナの低降伏点金属のストレス解放層
14を有する。接合構造は、ストレス解放層14および
バリヤ層16を有し、錫などの半田要素の拡散を防止し
ている。バリヤ層16は、好適にはクローム、チタン−
タングステン、チタン等である。接合構造は、好適には
接合構造内に1組以上のストレス解放層14とバリヤ層
16との組み合わせを有し、接合構造の信頼性を改善す
る。
Description
【0001】
【産業上の利用分野】本発明は、半田付けまたはろう接
によって接合される2つの実装品間の金属接合構造に関
する。この接合構造は、低降伏点金属、好適には銀、
金、銅、パラジウムまたはプラチナのストレス解放層を
有する。接合構造は、好適には、接合構造内に1組以上
のストレス解放層とバリヤ層との組み合わせ層を有し、
接合構造の信頼性を改善している。
によって接合される2つの実装品間の金属接合構造に関
する。この接合構造は、低降伏点金属、好適には銀、
金、銅、パラジウムまたはプラチナのストレス解放層を
有する。接合構造は、好適には、接合構造内に1組以上
のストレス解放層とバリヤ層との組み合わせ層を有し、
接合構造の信頼性を改善している。
【0002】
【従来の技術】エレクトロニクス産業分野において、異
なった半導体部品または実装品は互いに接合されなけれ
ばならない。通常、一方または両方の半導体部品には、
C4(controlled collapse ch
ip connection)パッドが設けられてい
る。したがって、半田をリフローさせることによって、
これらの半導体部品は互いに接合される。半導体部品
は、たとえば多層セラミック基板のようなチップまたは
基板である。
なった半導体部品または実装品は互いに接合されなけれ
ばならない。通常、一方または両方の半導体部品には、
C4(controlled collapse ch
ip connection)パッドが設けられてい
る。したがって、半田をリフローさせることによって、
これらの半導体部品は互いに接合される。半導体部品
は、たとえば多層セラミック基板のようなチップまたは
基板である。
【0003】チップは、完全に溶融した半田とパッド部
材との間で、濡れ効果および反応効果によって基板に接
合される。接触抵抗の小さい良質の接合構造を形成する
ためには、半田リフロー接合プロセスの際に、半田合金
は、十分に溶融され、パッドに濡れて、パッド部材と反
応する必要がある。半田合金とパッド部材との間の急激
な反応によって、一般的に金属間化合物が形成される。
パッド/半田の界面における金属間化合物の形成は、良
質の接合構造には不可欠である。しかしながら、金属間
化合物固相層の成長は、半田リフロー接合プロセスに続
く冷却期間で、大きなストレスがパッド/半田の界面に
残留する一因になることが一般的に知られている。これ
は、接合構造の電気的および機械的な特性の偏析(se
gregation)を引き起こす。
材との間で、濡れ効果および反応効果によって基板に接
合される。接触抵抗の小さい良質の接合構造を形成する
ためには、半田リフロー接合プロセスの際に、半田合金
は、十分に溶融され、パッドに濡れて、パッド部材と反
応する必要がある。半田合金とパッド部材との間の急激
な反応によって、一般的に金属間化合物が形成される。
パッド/半田の界面における金属間化合物の形成は、良
質の接合構造には不可欠である。しかしながら、金属間
化合物固相層の成長は、半田リフロー接合プロセスに続
く冷却期間で、大きなストレスがパッド/半田の界面に
残留する一因になることが一般的に知られている。これ
は、接合構造の電気的および機械的な特性の偏析(se
gregation)を引き起こす。
【0004】このような半田内の偏析は、しばしば半田
内に欠陥および残留ストレスを引き起こす。リフロー半
田は、偏析して不均一なひずみを生じるような凝固構造
を有する。促進寿命テストの際に、このようなひずみは
接合破壊を引き起こし、この破壊によって全体的な接合
構造の耐用寿命が縮まる。
内に欠陥および残留ストレスを引き起こす。リフロー半
田は、偏析して不均一なひずみを生じるような凝固構造
を有する。促進寿命テストの際に、このようなひずみは
接合破壊を引き起こし、この破壊によって全体的な接合
構造の耐用寿命が縮まる。
【0005】半田接合における他の問題は、シリコン・
チップのようなチップと、セラミック基板のようなモジ
ュールとの間の熱膨張の不整合である。チップとモジュ
ールとの間の熱膨張の不整合は、接合構造内に機械的ス
トレスを発生する。なぜならば、回路チップに用いられ
るシリコンと、モジュール基板に用いられるセラミック
との間に、熱膨張係数の差が存在するからである。この
熱膨張の不整合は、C4接合構造にせん断ひずみを起こ
し、したがって接合構造の寿命を縮める。
チップのようなチップと、セラミック基板のようなモジ
ュールとの間の熱膨張の不整合である。チップとモジュ
ールとの間の熱膨張の不整合は、接合構造内に機械的ス
トレスを発生する。なぜならば、回路チップに用いられ
るシリコンと、モジュール基板に用いられるセラミック
との間に、熱膨張係数の差が存在するからである。この
熱膨張の不整合は、C4接合構造にせん断ひずみを起こ
し、したがって接合構造の寿命を縮める。
【0006】従来の技術において、種々の異なった組み
合わせの材料を用いたいろいろな半田接合構造が提案さ
れている。たとえば、米国特許第5,048,744号
明細書は、Cr/Cu(バイア・パターンのCr/ポリ
イミド層を有する)/Ti/Cu/Pd/半田の構成の
半田接合構造を開示している。この接合構造は、ストレ
ス解放層およびバリヤ層を有していない。TiはSnと
反応し得るが、活発なリフローの際にSnの侵入をブロ
ックできない。ひとたびSnがCu層内に侵入すると、
Cuは不純化してもろくなり、ストレス状態となる。
合わせの材料を用いたいろいろな半田接合構造が提案さ
れている。たとえば、米国特許第5,048,744号
明細書は、Cr/Cu(バイア・パターンのCr/ポリ
イミド層を有する)/Ti/Cu/Pd/半田の構成の
半田接合構造を開示している。この接合構造は、ストレ
ス解放層およびバリヤ層を有していない。TiはSnと
反応し得るが、活発なリフローの際にSnの侵入をブロ
ックできない。ひとたびSnがCu層内に侵入すると、
Cuは不純化してもろくなり、ストレス状態となる。
【0007】米国特許第4,360,142号明細書
は、二重CrCu/Cu層を有するCr/CrCu/C
u/CrCu/Cu/Au/半田の構成の半田接合構造
を開示している。CrCu層はバリヤ層ではない。なぜ
ならば、効果的な拡散バリヤ層であるためには、純Cr
層はCu層とCrCu層を分離しなければならないから
である。
は、二重CrCu/Cu層を有するCr/CrCu/C
u/CrCu/Cu/Au/半田の構成の半田接合構造
を開示している。CrCu層はバリヤ層ではない。なぜ
ならば、効果的な拡散バリヤ層であるためには、純Cr
層はCu層とCrCu層を分離しなければならないから
である。
【0008】
【発明が解決しようとする課題】本発明は、半田付けま
たはろう接が可能な実装品を接合することを意図してい
るが、本発明の主要な応用例は、C4構造を接合するこ
とを意図している。
たはろう接が可能な実装品を接合することを意図してい
るが、本発明の主要な応用例は、C4構造を接合するこ
とを意図している。
【0009】C4構造は、フリップチップ集積としても
知られ、マイクロエレクトロニクス回路およびオプトエ
レクトロニクス回路における高集積化の魅力的な方法で
ある。高密度C4構造の要求が増大するにつれて、C4
技術の信頼性の向上は最重要課題になりつつある。
知られ、マイクロエレクトロニクス回路およびオプトエ
レクトロニクス回路における高集積化の魅力的な方法で
ある。高密度C4構造の要求が増大するにつれて、C4
技術の信頼性の向上は最重要課題になりつつある。
【0010】現在、C4接合構造は、Cr接着層と、固
相CrCu層と、Cu層(時にはAu薄膜によって覆わ
れている)とから成り、このCu層上には、PbSn
(97/3%)が蒸着またはメッキされている。全体的
な構造は、モリブデン・マスクまたはリストン(Ris
ton)・マスクを通して堆積される。あるいはまた、
Cr層、固相CrCu層およびCu層は、シートフィル
ムの形で堆積される。PbSnはレジスト・マスクを通
して堆積され、レジストが除去された後、Cu/CrC
u層およびCr層は選択的にエッチングされ、PbSn
はリフローされる。PbSnがリフロー温度に加熱され
るにつれて、錫は銅内に溶融し、CuSn金属間化合物
を形成する。積層C4バンプ構造は、金属間化合物固相
層の形成および/または層間の熱膨張係数の不整合によ
って引き起こされた内部ストレスを逃がすことができ
る。プルテスト(pull test)または促進熱疲
労テストに不合格になるような内部ストレスを有する構
造は望ましくない。したがって、これらの層内のストレ
スの軽減は、C4接合構造および他の接合構造の信頼性
に関して重要な問題になっている。
相CrCu層と、Cu層(時にはAu薄膜によって覆わ
れている)とから成り、このCu層上には、PbSn
(97/3%)が蒸着またはメッキされている。全体的
な構造は、モリブデン・マスクまたはリストン(Ris
ton)・マスクを通して堆積される。あるいはまた、
Cr層、固相CrCu層およびCu層は、シートフィル
ムの形で堆積される。PbSnはレジスト・マスクを通
して堆積され、レジストが除去された後、Cu/CrC
u層およびCr層は選択的にエッチングされ、PbSn
はリフローされる。PbSnがリフロー温度に加熱され
るにつれて、錫は銅内に溶融し、CuSn金属間化合物
を形成する。積層C4バンプ構造は、金属間化合物固相
層の形成および/または層間の熱膨張係数の不整合によ
って引き起こされた内部ストレスを逃がすことができ
る。プルテスト(pull test)または促進熱疲
労テストに不合格になるような内部ストレスを有する構
造は望ましくない。したがって、これらの層内のストレ
スの軽減は、C4接合構造および他の接合構造の信頼性
に関して重要な問題になっている。
【0011】本発明は、ストレス解放層およびバリヤ層
の組み合わせを1組以上有する金属接合構造を提供する
ことによって、前述の従来技術の制限を克服している。
の組み合わせを1組以上有する金属接合構造を提供する
ことによって、前述の従来技術の制限を克服している。
【0012】したがって、本発明の主な目的は、ストレ
ス解放層およびバリヤ層を有する金属接合構造を提供す
ることにある。
ス解放層およびバリヤ層を有する金属接合構造を提供す
ることにある。
【0013】本発明の他の目的は、C4ボールを基板に
半田付けまたはろう接する金属接合構造を提供すること
にある。
半田付けまたはろう接する金属接合構造を提供すること
にある。
【0014】
【課題を解決するための手段】本発明において、金属接
合構造は、ストレス解放層と、半田層からの錫の拡散に
対するバリヤを与えるバリヤ層との組み合わせを有して
いる。ストレス解放層は、低降伏点強度の金属、好適に
は銀、金、銅、パラジウムまたはプラチナの層である。
バリヤ層は、好適にはCr,TiW,Taおよびこれら
の金属の合金の層である。この接合構造は、1組以上の
ストレス解放層とバリヤ層との組み合わせの層を有する
ことができる。
合構造は、ストレス解放層と、半田層からの錫の拡散に
対するバリヤを与えるバリヤ層との組み合わせを有して
いる。ストレス解放層は、低降伏点強度の金属、好適に
は銀、金、銅、パラジウムまたはプラチナの層である。
バリヤ層は、好適にはCr,TiW,Taおよびこれら
の金属の合金の層である。この接合構造は、1組以上の
ストレス解放層とバリヤ層との組み合わせの層を有する
ことができる。
【0015】ストレス解放層は、C4ボールが接合され
る基板にストレスが伝わるのを阻止し、バリヤ層は、半
田層から錫を拡散させないので錫の金属間化合物の形成
を阻止する。その結果得られる接合構造は、従来から使
用されていた接合構造以上の改善された強度および信頼
性を備える。
る基板にストレスが伝わるのを阻止し、バリヤ層は、半
田層から錫を拡散させないので錫の金属間化合物の形成
を阻止する。その結果得られる接合構造は、従来から使
用されていた接合構造以上の改善された強度および信頼
性を備える。
【0016】
【実施例】従来の技術においては、実装品は基板上に設
けられたCrのような接着層を含む金属接合構造によっ
て接合される。このとき、Cu−Cr固相層が、接着層
上に設けられる。Cuのような反応金属層が固相層上に
設けられ、半田ボールが反応金属層に接続される。
けられたCrのような接着層を含む金属接合構造によっ
て接合される。このとき、Cu−Cr固相層が、接着層
上に設けられる。Cuのような反応金属層が固相層上に
設けられ、半田ボールが反応金属層に接続される。
【0017】このような従来技術による接合構造を作成
した。半田がリフローした後、接合構造の断面を、透過
型電子顕微鏡(Transmission Elect
ron Microscope:TEM)を用いて検査
した。その結果、錫は、固相Cr−Cu層内へ侵入し、
Cuと反応し、金属間化合物を形成することがわかっ
た。金属間化合物は、エネルギー分散X線解析(Ene
rgy−Dispersive X−Ray Anal
ysis:EDX)およびX線回析の両方によって、C
u3 Snとして識別された。
した。半田がリフローした後、接合構造の断面を、透過
型電子顕微鏡(Transmission Elect
ron Microscope:TEM)を用いて検査
した。その結果、錫は、固相Cr−Cu層内へ侵入し、
Cuと反応し、金属間化合物を形成することがわかっ
た。金属間化合物は、エネルギー分散X線解析(Ene
rgy−Dispersive X−Ray Anal
ysis:EDX)およびX線回析の両方によって、C
u3 Snとして識別された。
【0018】Cu3 Snの形成と、接合構造内の熱膨張
の不整合とがストレスを発生するという結論が得られ
た。
の不整合とがストレスを発生するという結論が得られ
た。
【0019】接合構造は、金属固相Cu−Snの形成、
および/または層間の熱膨張係数の不整合によって引き
起こされた内部ストレスを拡げる。内部ストレスの結
果、プルテストまたは促進熱疲労テストに不合格になる
と、接合構造の信頼性は低下している。
および/または層間の熱膨張係数の不整合によって引き
起こされた内部ストレスを拡げる。内部ストレスの結
果、プルテストまたは促進熱疲労テストに不合格になる
と、接合構造の信頼性は低下している。
【0020】本発明の教示によれば、金属接合構造にバ
リヤ層およびストレス解放層を追加することによって、
接合構造の信頼性を改善している。
リヤ層およびストレス解放層を追加することによって、
接合構造の信頼性を改善している。
【0021】図面を参照して本発明の実施例を説明す
る。図1は、本発明の教示による金属接合構造を形成す
る一連の層の略図である。基板10は、接着層12たと
えばCrを有し、この接着層12は、マスクを通して基
板10上に蒸着され、もしくはシートフィルムとして蒸
着される。ストレス解放層14たとえばCuが、接着層
12上に蒸着される。ストレス解放層14は、マスクを
通して、あるいはシートフィルムの形で蒸着することが
できる。次に、バリヤ層16たとえばCrがストレス解
放層14上に蒸着される。固相層18たとえばCuCr
が、バリヤ層16上に蒸着される。反応金属層20たと
えばCuが、固相層18上に蒸着される。半田22が、
レジストすなわちMoマスク24を通して反応金属層2
0上にメッキされる。反応金属層20は、使用された半
田と共に金属間化合物を形成するように選択され、そし
て固相層18は、バリヤ層16に対する金属間化合物の
接合を改善するように選択される。レジスト24の除去
に続いて、Cu反応金属層20、CuCr固相層18お
よびバリヤ層16はエッチングされ、PbSn半田22
はリフローされる。PbSn半田22がそのリフロー温
度に加熱されるにつれて、SnはCu内へ溶融し、Cu
Sn金属間化合物を形成する。このような金属間化合物
は、ストレス解放層14内には形成されない。
る。図1は、本発明の教示による金属接合構造を形成す
る一連の層の略図である。基板10は、接着層12たと
えばCrを有し、この接着層12は、マスクを通して基
板10上に蒸着され、もしくはシートフィルムとして蒸
着される。ストレス解放層14たとえばCuが、接着層
12上に蒸着される。ストレス解放層14は、マスクを
通して、あるいはシートフィルムの形で蒸着することが
できる。次に、バリヤ層16たとえばCrがストレス解
放層14上に蒸着される。固相層18たとえばCuCr
が、バリヤ層16上に蒸着される。反応金属層20たと
えばCuが、固相層18上に蒸着される。半田22が、
レジストすなわちMoマスク24を通して反応金属層2
0上にメッキされる。反応金属層20は、使用された半
田と共に金属間化合物を形成するように選択され、そし
て固相層18は、バリヤ層16に対する金属間化合物の
接合を改善するように選択される。レジスト24の除去
に続いて、Cu反応金属層20、CuCr固相層18お
よびバリヤ層16はエッチングされ、PbSn半田22
はリフローされる。PbSn半田22がそのリフロー温
度に加熱されるにつれて、SnはCu内へ溶融し、Cu
Sn金属間化合物を形成する。このような金属間化合物
は、ストレス解放層14内には形成されない。
【0022】ストレス解放効果をさらに確実にするため
に、図2に示すように、ストレス解放層30とバリヤ層
32の1組以上の組み合わせの層を接合構造内に拡張す
ることにより、C4バンプの側壁からリフロー半田の侵
入を阻止する。ストレス解放層14とバリヤ層16とを
図1に示すように用いたときに、信頼性が同様に改善さ
れることは明らかである。
に、図2に示すように、ストレス解放層30とバリヤ層
32の1組以上の組み合わせの層を接合構造内に拡張す
ることにより、C4バンプの側壁からリフロー半田の侵
入を阻止する。ストレス解放層14とバリヤ層16とを
図1に示すように用いたときに、信頼性が同様に改善さ
れることは明らかである。
【0023】図2に示す接合構造において、基板34上
には接着層36が設けられている。接着層36は好適に
はCrであるが、Ta,TiおよびTaとTiの合金も
接着層として有用である。
には接着層36が設けられている。接着層36は好適に
はCrであるが、Ta,TiおよびTaとTiの合金も
接着層として有用である。
【0024】ストレス解放層30は、低降伏点強度の金
属であり、好適にはCuであるが代わりにAg,Au,
PdまたはPtを用いてもよく、ストレスが基板34へ
伝わるのを阻止する。接着層36上に設けられたストレ
ス解放層30の厚さは、好適には50〜50000オン
グストロームである。
属であり、好適にはCuであるが代わりにAg,Au,
PdまたはPtを用いてもよく、ストレスが基板34へ
伝わるのを阻止する。接着層36上に設けられたストレ
ス解放層30の厚さは、好適には50〜50000オン
グストロームである。
【0025】バリヤ層32は、ストレス解放層30内
に、半田層38からSnが溶融するのを防止するために
設けられている。半田層38は、好適にはPbSn,A
uSn,PbIn,AuIn,AuInSnまたはBi
Snである。Crは、バリヤ層として用いるのに好適な
金属であるが、TiWおよびTaおよびTiWとTaの
合金もバリヤ層として有用である。バリヤ層32は、ス
トレス解放層30内で、接合構造の信頼性を下げるよう
な金属間化合物の形成を阻止し、バリヤ層32は、両側
の金属には全く溶融せず、細孔を有しないものでなけれ
ばならない。
に、半田層38からSnが溶融するのを防止するために
設けられている。半田層38は、好適にはPbSn,A
uSn,PbIn,AuIn,AuInSnまたはBi
Snである。Crは、バリヤ層として用いるのに好適な
金属であるが、TiWおよびTaおよびTiWとTaの
合金もバリヤ層として有用である。バリヤ層32は、ス
トレス解放層30内で、接合構造の信頼性を下げるよう
な金属間化合物の形成を阻止し、バリヤ層32は、両側
の金属には全く溶融せず、細孔を有しないものでなけれ
ばならない。
【0026】固相金属層44たとえばCrCuが、バリ
ヤ層32に形成される。Cu半田反応金属層42は、固
相金属層44の上面に堆積される。半田層38は、レジ
ストマスクを通して選択的に堆積される。PbSnがリ
フローされる前に、半田反応金属層42および固相金属
層44は電気的にエッチングされる。バリヤ層32は、
化学的にエッチングされ、その上部の半田反応金属層4
2および固相金属層44よりもやや広く残される。残り
のCuストレス解放層30は、図2に示すように、エッ
チング後に保護される。
ヤ層32に形成される。Cu半田反応金属層42は、固
相金属層44の上面に堆積される。半田層38は、レジ
ストマスクを通して選択的に堆積される。PbSnがリ
フローされる前に、半田反応金属層42および固相金属
層44は電気的にエッチングされる。バリヤ層32は、
化学的にエッチングされ、その上部の半田反応金属層4
2および固相金属層44よりもやや広く残される。残り
のCuストレス解放層30は、図2に示すように、エッ
チング後に保護される。
【0027】半田反応金属層42は、半田しやすいもの
が選択され、好適にはCuCr,Cu,Ni,Co,A
u,Ag,Pd,Pt,Rh,Ni(P),Co(P)
およびこれらの材料の1つ以上の層の組み合わせであ
る。
が選択され、好適にはCuCr,Cu,Ni,Co,A
u,Ag,Pd,Pt,Rh,Ni(P),Co(P)
およびこれらの材料の1つ以上の層の組み合わせであ
る。
【0028】ストレス解放層30およびバリヤ層32の
複数組の組み合わせは、接合構造に追加することができ
る。
複数組の組み合わせは、接合構造に追加することができ
る。
【0029】接合構造は、本発明の教示により、チップ
を直接半田層に接合する代わりに、“逆(revers
e)”接合構造を半田層とチップとの間に挿入すること
ができることは当業者にとって明白である。すなわち接
合構造は、第1実装品/接着層/ストレス解放層/バリ
ヤ層/固相金属層/半田反応金属層/半田層/半田反応
金属層/固相金属層/バリヤ層/ストレス解放層/接着
層/第2実装品よりなる。この接合構造は、少なくとも
1組のバリヤ層−ストレス解放層の組み合わせを有し、
第1実装品と半田層との間、および第2実装品と半田層
との間に配置される。
を直接半田層に接合する代わりに、“逆(revers
e)”接合構造を半田層とチップとの間に挿入すること
ができることは当業者にとって明白である。すなわち接
合構造は、第1実装品/接着層/ストレス解放層/バリ
ヤ層/固相金属層/半田反応金属層/半田層/半田反応
金属層/固相金属層/バリヤ層/ストレス解放層/接着
層/第2実装品よりなる。この接合構造は、少なくとも
1組のバリヤ層−ストレス解放層の組み合わせを有し、
第1実装品と半田層との間、および第2実装品と半田層
との間に配置される。
【0030】前述した図2の接合構造を作成した。半田
のリフローの後、接合構造の断面を、透過型電子顕微鏡
を用いて検査した。その結果、錫の金属間化合物がCu
層42内および固相CrCu層44内で検出された。透
過型電子顕微鏡のエネルギー分散X線解析のナノプロー
ブによってCuストレス解放層30を検査したが、錫は
検出されなかった。したがって、Crバリヤ層32は、
Snの拡散を首尾よく停止させ、Cuストレス解放層3
0を保護し、接合構造のストレスを軽減した。
のリフローの後、接合構造の断面を、透過型電子顕微鏡
を用いて検査した。その結果、錫の金属間化合物がCu
層42内および固相CrCu層44内で検出された。透
過型電子顕微鏡のエネルギー分散X線解析のナノプロー
ブによってCuストレス解放層30を検査したが、錫は
検出されなかった。したがって、Crバリヤ層32は、
Snの拡散を首尾よく停止させ、Cuストレス解放層3
0を保護し、接合構造のストレスを軽減した。
【0031】したがって、さらに実験を重ねることによ
って、ストレス解放層の導入により内部ストレスが軽減
されることを証明できた。 例 既知のポアソン比および弾性率を有する4.7×4.7
×0.02cmのガラス構造を、eビーム蒸着によって
メタライズした。接合構造が表1に示すように形成され
た。
って、ストレス解放層の導入により内部ストレスが軽減
されることを証明できた。 例 既知のポアソン比および弾性率を有する4.7×4.7
×0.02cmのガラス構造を、eビーム蒸着によって
メタライズした。接合構造が表1に示すように形成され
た。
【0032】
【表1】
【0033】構造内でのCu3 Snの完全な反応をシミ
ュレートするために、SnおよびCuを計算された層厚
で堆積し、Cu3 Snを形成した。表1の構造A,B,
C,DおよびEの内部ストレスは、半田のリフローの前
後に基板の曲率を計測し計算することにより得られた。
各リフロー構造は、X線回析と透過型電子顕微鏡によっ
て確認された2μmの厚さのCu3 Sn層を有してい
る。
ュレートするために、SnおよびCuを計算された層厚
で堆積し、Cu3 Snを形成した。表1の構造A,B,
C,DおよびEの内部ストレスは、半田のリフローの前
後に基板の曲率を計測し計算することにより得られた。
各リフロー構造は、X線回析と透過型電子顕微鏡によっ
て確認された2μmの厚さのCu3 Sn層を有してい
る。
【0034】半田のリフローの後、Cu3 Snが存在す
ることによって、表1の接合構造A内には215MPa
の引張りストレスが生じた。接合構造Bにおいて、第1
のCu/Sn層と、Cr/ガラス層との間に、300オ
ングストロームのCrバリヤ層および700オングスト
ロームのCuストレス解放層が追加された。半田のリフ
ロー後、透過型電子顕微鏡の検査は、ストレス解放層内
でのCu3 Snの形成がCrバリヤ層によって阻止され
たことを示した。ナノEDX分析は、ストレス解放Cu
下側層内にSnが存在しないことを示した。この結果に
より、CrはCu下側層内へのSn拡散を阻止する良質
のバリヤ金属層であることが証明される。リフローの際
に、Cu下側層はアニールされ、Cuを延ばしおよび変
形させることによって、熱的不整合に適応し、接合構造
内のストレスを軽減する。
ることによって、表1の接合構造A内には215MPa
の引張りストレスが生じた。接合構造Bにおいて、第1
のCu/Sn層と、Cr/ガラス層との間に、300オ
ングストロームのCrバリヤ層および700オングスト
ロームのCuストレス解放層が追加された。半田のリフ
ロー後、透過型電子顕微鏡の検査は、ストレス解放層内
でのCu3 Snの形成がCrバリヤ層によって阻止され
たことを示した。ナノEDX分析は、ストレス解放Cu
下側層内にSnが存在しないことを示した。この結果に
より、CrはCu下側層内へのSn拡散を阻止する良質
のバリヤ金属層であることが証明される。リフローの際
に、Cu下側層はアニールされ、Cuを延ばしおよび変
形させることによって、熱的不整合に適応し、接合構造
内のストレスを軽減する。
【0035】表1に示すように、バリヤ層/ストレス解
放層を有する接合構造Bの内部ストレスは115MPa
となり、接合構造Aのストレスが約1/2に減少した。
放層を有する接合構造Bの内部ストレスは115MPa
となり、接合構造Aのストレスが約1/2に減少した。
【0036】Cuストレス解放層を700オングストロ
ームのAgストレス解放層に置換した接合構造Cの内部
ストレスは、さらに半減し53MPaとなった。
ームのAgストレス解放層に置換した接合構造Cの内部
ストレスは、さらに半減し53MPaとなった。
【0037】接合構造Dにおいて、接合構造Cのストレ
ス解放層/バリヤ層を700オングストロームのCuス
トレス解放層と300オングストロームのTiWバリヤ
層に置換すると、内部ストレスは84MPaとなった。
この内部ストレスは、接合構造Aの内部ストレスの約1
/3に減少した。
ス解放層/バリヤ層を700オングストロームのCuス
トレス解放層と300オングストロームのTiWバリヤ
層に置換すると、内部ストレスは84MPaとなった。
この内部ストレスは、接合構造Aの内部ストレスの約1
/3に減少した。
【0038】接合構造Eにおいて、接合構造Cのストレ
ス解放層を700オングストロームのAuストレス解放
層に置換すると、54MPaの内部ストレスが生じて、
接合構造Aの内部ストレスの約1/4に減少した。
ス解放層を700オングストロームのAuストレス解放
層に置換すると、54MPaの内部ストレスが生じて、
接合構造Aの内部ストレスの約1/4に減少した。
【0039】本発明の接合構造は、半田付けまたはろう
接によって実装品を接合するような金属接合構造にも有
用である。本発明は、C4接合およびテープ自動ボンン
ディング(TAB)に特に有用である。
接によって実装品を接合するような金属接合構造にも有
用である。本発明は、C4接合およびテープ自動ボンン
ディング(TAB)に特に有用である。
【0040】
【発明の効果】本発明によれば、金属接合構造にバリヤ
層およびストレス解放層を追加することによって、接合
構造の信頼性を改善している。
層およびストレス解放層を追加することによって、接合
構造の信頼性を改善している。
【図1】本発明の教示による金属接合構造の、好適な実
施例を示す略図である。
施例を示す略図である。
【図2】本発明の実施例の、半田のリフロー後の状態を
示す略図である。
示す略図である。
10,34 基板 12,36 接着層 14,30 ストレス解放層 16,32 バリヤ層 18 固相層 20 反応金属層 22,38 半田 24 レジスト 42 半田反応金属層 44 固相金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイ−ウェイ・チャン アメリカ合衆国 ニューヨーク州 タック アホー ローレンス アヴェニュー 54 (72)発明者 ルボマイアー・ティー・ロマンキウ アメリカ合衆国 ニューヨーク州 ブライ アークリフマノアー ダン レーン 7
Claims (12)
- 【請求項1】第1実装品と第2実装品とを接合する金属
接合構造において、 第1実装品と、 前記第1実装品に設けられた接着層と、 前記接着層に設けられた低降伏点金属ストレス解放層
と、 前記ストレス解放層に設けられ、Cr,TiW,Taお
よびこれらの金属の合金より成る群の中から選択された
バリヤ金属層と、 前記バリヤ金属層に設けられた固相金属層と、 前記固相金属層に設けられ、CrCu,Cu,Ni,C
o,Au,Ag,Pd,Pt,Ph,Ni(P),Co
(P)およびこれらの金属の組み合わせより成る群の中
から選択された半田反応金属層と、 前記半田反応金属層に設けられ、PbSn,AuSn,
PbIn,AuIn,AuInSnおよびBiSnより
成る群の中から選択された半田層と、 前記半田層に設けられた第2実装品と、 から成ることを特徴とする金属接合構造。 - 【請求項2】前記接着層は、Cr,Ta,Tiおよびこ
れらの金属の合金より成る群の中から選択されることを
特徴とする請求項1記載の金属接合構造。 - 【請求項3】前記ストレス解放層は、Ag,Au,C
u,PdおよびPtより成る群の中から選択されること
を特徴とする請求項1記載の金属接合構造。 - 【請求項4】第1実装品と第2実装品とを接合する金属
接合構造において、 第1実装品と、 前記第1実装品に設けられた接着層と、 前記接着層に設けられた第1低降伏点金属ストレス解放
層と、 前記第1ストレス解放層に設けられ、Cr,TiW,T
aおよびこれらの金属の合金より成る群の中から選択さ
れた第1バリヤ金属層と、 前記第1バリヤ金属層に設けられ、少なくとも1つの追
加のバリヤ金属層と共に挿入された少なくとも1つの追
加の低降伏点金属ストレス解放層と、 前記バリヤ金属層の、前記第2実装品に最も近い層に設
けられた固相金属層と、 前記固相金属層に設けられ、CrCu,Cu,Ni,C
o,Au,Ag,Pd,Pt,Ph,Ni(P),Co
(P)およびこれらの金属の組み合わせより成る群の中
から選択された半田反応金属層と、 前記半田反応金属層に設けられ、PbSn,AuSn,
PbIn,AuIn,AuInSnおよびBiSnより
成る群の中から選択された半田層と、 前記半田層に設けられた第2実装品と、 から成ることを特徴とする金属接合構造。 - 【請求項5】前記接着層は、Cr,Ta,Tiおよびこ
れらの金属の合金より成る群の中から選択されることを
特徴とする請求項4記載の金属接合構造。 - 【請求項6】前記第1および前記少なくとも1つの追加
のストレス解放層は、Ag,Au,Cu,PdおよびP
tより成る群の中から選択されることを特徴とする請求
項4記載の金属接合構造。 - 【請求項7】第1実装品と第2実装品とを接合する金属
接合構造において、 第1実装品と、 前記第1実装品に設けられた第1接着層と、 前記第1接着層に設けられた第1低降伏点金属ストレス
解放層と、 前記第1ストレス解放層に設けられ、Cr,TiW,T
aおよびこれらの金属の合金より成る群の中から選択さ
れた第1バリヤ金属層と、 前記第1バリヤ金属層に設けられた第1固相金属層と、 前記第1固相金属層に設けられ、CrCu,Cu,N
i,Co,Au,Ag,Pd,Pt,Ph,Ni
(P),Co(P)およびこれらの金属の組み合わせよ
り成る群の中から選択された第1半田反応金属層と、 前記第1半田反応金属層に設けられ、PbSn,AuS
n,PbIn,AuIn,AuInSnおよびBiSn
より成る群の中から選択された半田層と、 前記半田層に設けられ、CrCu,Cu,Ni,Co,
Au,Ag,Pd,Pt,Ph,Ni(P),Co
(P)およびこれらの金属の組み合わせより成る群の中
から選択された第2半田反応金属層と、 前記第2半田反応金属層に設けられた第2固相金属層
と、 前記第2固相金属層に設けられ、Cr,TiW,Taお
よびこれらの金属の合金より成る群の中から選択された
第2バリヤ金属層と、 前記第2バリヤ金属層に設けられた第2低降伏点金属ス
トレス解放層と、 前記第2ストレス解放層に設けられた第2接着層と、 前記第2接着層に設けられた第2実装品と、 から成ることを特徴とする金属接合構造。 - 【請求項8】前記第1および前記第2接着層は、Cr,
Ta,Tiおよびこれらの金属の合金より成る群の中か
ら選択されることを特徴とする請求項7記載の金属接合
構造。 - 【請求項9】前記第1および前記第2ストレス解放層
は、Ag,Au,Cu,PdおよびPtより成る群の中
から選択されることを特徴とする請求項7記載の金属接
合構造。 - 【請求項10】第1実装品と第2実装品とを接合する金
属接合構造において、 第1実装品と、 前記第1実装品に設けられた第1接着層と、 前記第1接着層に設けられた第1低降伏点金属ストレス
解放層と、 前記第1ストレス解放層に設けられ、Cr,TiW,T
aおよびこれらの金属の合金より成る群の中から選択さ
れた第1バリヤ金属層と、 前記第1バリヤ金属層に設けられ、少なくとも1つの追
加のバリヤ層と共に挿入さた少なくとも1つの追加の低
降伏点金属ストレス解放層と、 前記少なくとも1つの追加のバリヤ金属層の、前記第2
実装品に最も近い層に設けられた第1固相金属層と、 前記第1固相金属層に設けられ、CrCu,Cu,N
i,Co,Au,Ag,Pd,Pt,Ph,Ni
(P),Co(P)およびこれらの金属の組み合わせよ
り成る群の中から選択された第1半田反応金属層と、 前記第1半田反応金属層に設けられ、PbSn,AuS
n,PbIn,AuIn,AuInSnおよびBiSn
より成る群の中から選択された半田層と、 前記半田層に設けられ、CrCu,Cu,Ni,Co,
Au,Ag,Pd,Pt,Ph,Ni(P),Co
(P)およびこれらの金属の組み合わせより成る群の中
から選択された第2半田反応金属層と、 前記第2半田反応金属層に設けられた第2固相金属層
と、 前記第2固相金属層に設けられ、Cr,TiW,Taお
よびこれらの金属の合金より成る群の中から選択された
第2バリヤ金属層と、 前記第2バリヤ金属層に設けられた第2低降伏点金属ス
トレス解放層と、 前記第2ストレス解放層に設けられ、少なくとも1つの
追加のストレス解放層と共に挿入された少なくとも1つ
の追加のバリヤ層と、 前記第2ストレス解放層の、前記第2実装品に最も近い
層に設けられた第2接着層と、 前記第2接着層に設けられた第2実装品と、 から成ることを特徴とする金属接合構造。 - 【請求項11】前記第1および前記第2接着層は、C
r,Ta,Tiおよびこれらの金属の合金より成る群の
中から選択されることを特徴とする請求項10記載の金
属接合構造。 - 【請求項12】前記第1,前記第2および前記少なくと
も1つのストレス解放層は、Ag,Au,Cu,Pdお
よびPtより成る群の中から選択されることを特徴とす
る請求項10記載の金属接合構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US94530992A | 1992-09-15 | 1992-09-15 | |
US945309 | 1992-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06188551A true JPH06188551A (ja) | 1994-07-08 |
JPH07105586B2 JPH07105586B2 (ja) | 1995-11-13 |
Family
ID=25482948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5210089A Expired - Lifetime JPH07105586B2 (ja) | 1992-09-15 | 1993-08-25 | 半導体チップ結合構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5471092A (ja) |
JP (1) | JPH07105586B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1005082A4 (en) * | 1998-03-27 | 2001-08-16 | Seiko Epson Corp | SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC APPARATUS |
US8853006B2 (en) | 2012-01-30 | 2014-10-07 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
JP2015216188A (ja) * | 2014-05-09 | 2015-12-03 | 新日本無線株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE210895T1 (de) * | 1995-03-20 | 2001-12-15 | Unitive Int Ltd | Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht |
EP0821407A3 (en) * | 1996-02-23 | 1998-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having protruding contacts and method for making the same |
US5903058A (en) * | 1996-07-17 | 1999-05-11 | Micron Technology, Inc. | Conductive bumps on die for flip chip application |
US5933753A (en) * | 1996-12-16 | 1999-08-03 | International Business Machines Corporation | Open-bottomed via liner structure and method for fabricating same |
US6188120B1 (en) * | 1997-02-24 | 2001-02-13 | International Business Machines Corporation | Method and materials for through-mask electroplating and selective base removal |
SE512366C2 (sv) * | 1998-07-07 | 2000-03-06 | Ericsson Telefon Ab L M | Anordning och metod för montering på mönsterkort för elektronik |
KR100304285B1 (ko) * | 1998-08-27 | 2001-11-02 | 박종섭 | 확산장벽이 구비된 적층 캐패시터 |
US6371355B1 (en) * | 2000-08-25 | 2002-04-16 | Sun Microsystems, Inc. | Method and apparatus for solder joint integrity assessment |
JP4656275B2 (ja) * | 2001-01-15 | 2011-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
US6897123B2 (en) * | 2001-03-05 | 2005-05-24 | Agityne Corporation | Bonding of parts with dissimilar thermal expansion coefficients |
WO2003007312A2 (en) * | 2001-05-24 | 2003-01-23 | Fry's Metals , Inc. | Thermal interface material and heat sink configuration |
MXPA06005908A (es) * | 2001-05-24 | 2007-01-26 | Fry Metals Inc | Material termico de interfaz y preformas para soldar. |
JP2003045875A (ja) * | 2001-07-30 | 2003-02-14 | Nec Kagobutsu Device Kk | 半導体装置およびその製造方法 |
US6555912B1 (en) * | 2001-10-23 | 2003-04-29 | International Business Machines Corporation | Corrosion-resistant electrode structure for integrated circuit decoupling capacitors |
US6960828B2 (en) | 2002-06-25 | 2005-11-01 | Unitive International Limited | Electronic structures including conductive shunt layers |
US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
US7530339B2 (en) * | 2003-10-29 | 2009-05-12 | Jerry Burnham Of C & B Aviation | Durable valve lifter for combustion engines and methods of making same |
US7086361B2 (en) * | 2003-10-29 | 2006-08-08 | Jerry Burnham | Durable valve lifter for combustion engines and methods of making same |
US7273803B2 (en) * | 2003-12-01 | 2007-09-25 | International Business Machines Corporation | Ball limiting metallurgy, interconnection structure including the same, and method of forming an interconnection structure |
EP1600249A1 (en) * | 2004-05-27 | 2005-11-30 | Koninklijke Philips Electronics N.V. | Composition of a solder, and method of manufacturing a solder connection |
JP2006120677A (ja) * | 2004-10-19 | 2006-05-11 | Alps Electric Co Ltd | 配線基板の接続端子構造 |
JP4778444B2 (ja) * | 2004-11-25 | 2011-09-21 | 日本電気株式会社 | 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器 |
US7354659B2 (en) * | 2005-03-30 | 2008-04-08 | Reactive Nanotechnologies, Inc. | Method for fabricating large dimension bonds using reactive multilayer joining |
US7314819B2 (en) * | 2005-06-30 | 2008-01-01 | Intel Corporation | Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same |
EP2010354B1 (en) * | 2006-04-25 | 2013-03-27 | Reactive Nanotechnologies, Inc. | Method for fabricating large dimension bonds using reactive multilayer joining ; assembly with reactive sheets |
US8293587B2 (en) * | 2007-10-11 | 2012-10-23 | International Business Machines Corporation | Multilayer pillar for reduced stress interconnect and method of making same |
US8022543B2 (en) * | 2008-03-25 | 2011-09-20 | International Business Machines Corporation | Underbump metallurgy for enhanced electromigration resistance |
TWI394253B (zh) * | 2009-03-25 | 2013-04-21 | Advanced Semiconductor Eng | 具有凸塊之晶片及具有凸塊之晶片之封裝結構 |
US8492892B2 (en) | 2010-12-08 | 2013-07-23 | International Business Machines Corporation | Solder bump connections |
EP2600389B1 (en) | 2011-11-29 | 2020-01-15 | IMEC vzw | Method for bonding semiconductor substrates |
WO2015123952A1 (zh) * | 2014-02-24 | 2015-08-27 | 南通富士通微电子股份有限公司 | 半导体封装结构及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61206235A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | パツケ−ジ構造体及びその製法 |
JPS62263661A (ja) * | 1986-05-07 | 1987-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多層金属構造体 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2807350C2 (de) * | 1977-03-02 | 1983-01-13 | Sharp K.K., Osaka | Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis |
US4360142A (en) * | 1979-06-29 | 1982-11-23 | International Business Machines Corporation | Method of forming a solder interconnection capable of sustained high power levels between a semiconductor device and a supporting substrate |
JPS57138160A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Formation of electrode |
JPS57154858A (en) * | 1981-03-20 | 1982-09-24 | Hitachi Ltd | Method for formation of electrode |
US4505029A (en) * | 1981-03-23 | 1985-03-19 | General Electric Company | Semiconductor device with built-up low resistance contact |
US4386116A (en) * | 1981-12-24 | 1983-05-31 | International Business Machines Corporation | Process for making multilayer integrated circuit substrate |
JPS59117135A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体装置の製造方法 |
JPS60136339A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 突起電極 |
JPS59145537A (ja) * | 1984-02-08 | 1984-08-21 | Hitachi Ltd | 半導体装置 |
JPS6143461A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 薄膜多層配線基板 |
JPS6455641A (en) * | 1987-08-26 | 1989-03-02 | Mitsubishi Electric Corp | Subsidiary index system |
JP3022565B2 (ja) * | 1988-09-13 | 2000-03-21 | 株式会社日立製作所 | 半導体装置 |
US5048744A (en) * | 1988-12-23 | 1991-09-17 | International Business Machines Corporation | Palladium enhanced fluxless soldering and bonding of semiconductor device contacts |
JPH0357222A (ja) * | 1989-07-26 | 1991-03-12 | Hitachi Ltd | 半導体集積回路装置 |
US5130779A (en) * | 1990-06-19 | 1992-07-14 | International Business Machines Corporation | Solder mass having conductive encapsulating arrangement |
US5184206A (en) * | 1990-10-26 | 1993-02-02 | General Electric Company | Direct thermocompression bonding for thin electronic power chips |
US5136364A (en) * | 1991-06-12 | 1992-08-04 | National Semiconductor Corporation | Semiconductor die sealing |
-
1993
- 1993-08-25 JP JP5210089A patent/JPH07105586B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-21 US US08/360,528 patent/US5471092A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61206235A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | パツケ−ジ構造体及びその製法 |
JPS62263661A (ja) * | 1986-05-07 | 1987-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多層金属構造体 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1005082A4 (en) * | 1998-03-27 | 2001-08-16 | Seiko Epson Corp | SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC APPARATUS |
US6414390B2 (en) | 1998-03-27 | 2002-07-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument |
US8853006B2 (en) | 2012-01-30 | 2014-10-07 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
JP2015216188A (ja) * | 2014-05-09 | 2015-12-03 | 新日本無線株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH07105586B2 (ja) | 1995-11-13 |
US5471092A (en) | 1995-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06188551A (ja) | 金属接合構造 | |
US5134460A (en) | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding | |
TW558821B (en) | Under bump buffer metallurgy structure | |
US5457345A (en) | Metallization composite having nickle intermediate/interface | |
EP0097833B1 (en) | Substrate for integrated circuit packages | |
US6811892B2 (en) | Lead-based solder alloys containing copper | |
US6281106B1 (en) | Method of solder bumping a circuit component | |
US20070045840A1 (en) | Method of solder bumping a circuit component and circuit component formed thereby | |
US20090197114A1 (en) | Modification of pb-free solder alloy compositions to improve interlayer dielectric delamination in silicon devices and electromigration resistance in solder joints | |
WO2002103755A9 (en) | Semiconductor die including conductive columns | |
JPH06283622A (ja) | 多層相互接続金属構造体およびその形成方法 | |
JPH07105412B2 (ja) | 電気構成要素用の多層相互結合金属構造体 | |
JP2008543035A (ja) | Ubmパッド、はんだ接触子及びはんだ接合方法 | |
WO2007097508A1 (en) | Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same | |
US20090020871A1 (en) | Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same | |
US20090197103A1 (en) | Modification of pb-free solder alloy compositions to improve interlayer dielectric delamination in silicon devices and electromigration resistance in solder joints | |
US6461954B1 (en) | Method and an apparatus for forming an under bump metallization structure | |
WO2019088068A1 (ja) | はんだ継手、およびはんだ継手の形成方法 | |
US20050012211A1 (en) | Under-bump metallugical structure | |
JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
EP0256357B1 (en) | Semiconductor chip including a bump structure for tape automated bonding | |
US11424217B2 (en) | Soldering a conductor to an aluminum layer | |
Hu et al. | A Cu Pillar Bump Bonding Method Using Au-Sn Alloy Cap as the Interconnection Layer | |
JP4369643B2 (ja) | はんだ接合層 | |
EP0336869B1 (en) | A multilayered metallurgical structure for an electronic component |