JPH0357222A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0357222A
JPH0357222A JP1191493A JP19149389A JPH0357222A JP H0357222 A JPH0357222 A JP H0357222A JP 1191493 A JP1191493 A JP 1191493A JP 19149389 A JP19149389 A JP 19149389A JP H0357222 A JPH0357222 A JP H0357222A
Authority
JP
Japan
Prior art keywords
metal
protective film
layer
integrated circuit
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1191493A
Other languages
English (en)
Inventor
Hiroshi Akasaki
赤崎 博
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP1191493A priority Critical patent/JPH0357222A/ja
Publication of JPH0357222A publication Critical patent/JPH0357222A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置技術に関し、例えば実装
方式としてフリップチップ方式を用いる半導体集積回路
装置に適用して有効な技術に関するものである。
〔従来の技術〕
フリップチップ方式は、半導体チップに形成されたバン
ブ電極を介して半導体チップを所定の配線基板上にフエ
イスダウンボンディングする実装方式である。
フリップチップ方式を用いる半導体集積回路装置につい
ては、例えば株式会社オーム社、昭和59年11月30
日発行、rLSIハンドブック」P409.410に記
載がある。
上記バンプ電極は、半田(Pb/Sn)等からなる半球
状の突起電極であり、その下層に形成された下地金属部
を介してアルミニウム(Aj!)等からなる電極と電気
的に接続されている。上記下地金属部は、上層から順に
金(Au)等からなる酸化防止金属層と、f! (Cu
) 、モリブデン(MO)、パラジウム(Pd)、ニッ
ケル(Ni)またはプラチナ(Pt)等からなるバリア
金属層と、クロム(Cr)またはチタン(T1)等から
なる接着層とでI威されている。
〔発明が解決しようとする課題〕
ところが、上記従来の技術においては、下地金属部の最
下層の接着層と半導体チップ表面の保護膜との接着力が
弱く、下地金属部が保護膜から剥離してしまう問題や保
護膜や下地金属部を形成する際のプロセスパラメータの
微妙な変化によって下地金属部と保護膜との間の接着性
が変動してしまう問題があることを本発明者は見出した
本発明は上記課題に着目してなされたものであり、その
目的は、下地金属部と保護膜との接着力を向上させるこ
とのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
すなわち、半導体基板の表面を被覆する保護膜の開孔部
に形成された電極上に、複数の金属層からなる下地金属
部を介してバンブ電極が形成された半導体集積回路装置
であって、前記下地金属部の最下層に形成された接着層
が、単体金属と、前記単体金属よりも保護膜を構成する
元素に対する親和性の高い添加元素とからなる半導体集
積回路装置構造とするものである。
〔作用〕
上記した手段によれば、接着層の添加元素と、保護膜の
構成元素とが主として共有結合によって結合され、接着
層と保護膜との接着性が高められる。
〔実施例〕
第1図は本発明の一実施例である半導体集積回路装置の
バンブ電極および下地金属部を示す要部拡大断面図、第
2図はこの半導体集積回路装置の部分断面図である。
本実施例1の半導体集積回#r装置は、実装方式として
、例えばフリップチップ方式を用いる。
第2図に示すように、シリコン(Si)単結晶からなる
半導体基板(以下、基板という)1上には、二酸化ケイ
素(Sin2)等からなる酸化膜2が形成されている。
そして、基板lの図示しない素子形成領域には、例えば
バイポーラトランジスタ等の素子が形成されている。
酸化膜2の上面には、AR−Si−Cu合金等からなる
電極配線3がパターン形成されており、さらにこの電極
配線3を被覆するようにSi02等からなる保護膜4が
被着されている。
保謹膜4の一部には、電極配線3に達する開孔部5が形
成されており、電極配線3の露出部分が電極3aを構成
している。そして、電極3a上には、電極3aよりも大
径の下地金属部6を介してP b / S n合金等か
らなる半球状のバンブ電極7が形成されている。
下地金属部6は、第1図に示すように、下層から順に、
接着層6aと、第二の接着層6bと、バリア金属層6c
と、酸化防止金属層6dとから構戊されている。
接着層6aは、保謹膜4とバンプ電極7との接着性を高
める層であり、本実施例においては、例えばTi等の単
体金属と、この単体金属よりも保護膜4をI戊する酸素
に対する親和性の高い、例えばAl等の添加元素とから
構戊されている。
接着層6aの層厚は、例えば1000〜2000人程度
である。添加元素の添加量は、熱膨張差等を考慮すると
、例えば50重量%以下が良いと考えられる。
添加元素と酸素との親和性の度合を示す尺度として、例
えば酸化物生成時における標準生或自由エネルギー変化
(ΔG” )を表1に示す。
表−1において、ΔG”<Qの場合、ΔG゜の絶対値が
その反応の駆動力(Driving force)を表
し、その値が大きい程、酸素との親和性が高いことを示
す。
表 1 ΔG゜ ・酸化物生戊時の標準生或自由エネルギーの変
化(単位: Kca R /02mo R )表−1に
示すように、添加元素であるA1のΔG゜の絶対値は、
単体金属であるTiのΔG゜の絶対値よりも大きい。す
なわち、添加元素であるA,i!は、単体金属であるT
Iよりも保護膜4を構成する酸素との親和性が高い。し
たがって、本実施例においては、接着層6aに添加され
たAIが、保護膜4を構戊する酸素と主として共有結合
によって結合し、接着層6aと保護膜4との接着性を高
めるようになっている。
第二の接着層6bは、上述した接着層6aを構成する単
体金属と同一の金属からなり、例えばTl等からなる。
第二の接着層6bは、上述した接着層6aとバリア金属
層6Cとの接着性を良好する上、主として接着層6aに
添加されたA2がバリア金属層6Cの界面に析出するこ
とを防止する層である。第二の接着層6bの層厚は、例
えば1000〜2000人程度である。
バリア金属層6Cは、例えばptからなり、バンプ電極
7を構成する金属が電極3aの界面に析出したり、ある
いは反対に電極3aを構戊する金属が酸化防止金属層6
dの界面に析出したりする現象を抑制する層である。そ
の層厚は、例えば3000〜6000人程度である。な
お、バリア金属層6Cは、Ptに限定されるものではな
く、種々変更可能であり、例えばCu,Ni、Mo,P
dでも良い。
酸化防止金属層6dは、例えばAuからなり、その下層
のバリア金属層6Cの上面の酸化を防止するための層で
ある。その層厚は、例えば1000人程度である。なお
、酸化防止金属層6dはAUに限定されるものではなく
種々変更可能であり、例えば銀(Ag ) 、N ls
 スズ(Sn)、鉛(Pb)でも良い。
このように本実施例lによれば、接着層6aを例えばT
i等の単体金属と、この単体金属よりも保護膜4を構成
する酸素に対する親和性の高い、例えばAR等の添加元
素とにより構成したことにより、接着層6aに添加され
た添加元素と、保謹膜4を構成する酸素とが、主として
共有結合によって結合し、接着層6aと保護膜4との接
着性を高めるため、下地金属部6と保護膜4との接着力
を向上させることが可能となる。
このため、保護膜4や下地金属部6を形成する際のプロ
セスパラメータの微妙な変化によって保護膜4と下地金
属部6との接着性が変動してしまうことが抑制され、半
導体集積回路装置の再現性を向上させることが可能とな
る。
また、Aj!−Si−Cu合金等からなる電極配線3と
接着される接着層6aにANを添加したことにより、電
極配線3から接着層6aの界面にAlが析出する問題を
抑制することが可能となる。
これらの結果、信頼性の高い半導体集積回路装置を得る
ことが可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例においては、単体金1rRをTlと
した場合について説明したが、これに限定されるもので
はなく種々変更可能であり、例えばCrでも良い。この
場合は、添加元素を、例えばSi, TiまたはAAか
らなる元素うち、一種あるいは二種以上の元素としても
接着層と保護膜との接着性を向上させることが可能とな
る(表−1参照)。
そして、例えば接着層を構成する単体金属をCr、添加
元素をSiとした場合には、電極配線にSiが析出する
問題を抑制する観点から電極配線に添加されていたS1
が、接着層の界面に析出してしまう問題を抑制すること
が可能となる。この際、SPの添加量は、接合する下地
A2配線に含有されるSiの添加量(例えばl〜2重量
%)と同等か、それ以下である。これは、下地Al配線
よりもSla度を上げると接着層から下地Al配線への
31拡散が起こるからである。
また、例えば接着層を構成する単体金属をCr、添加元
素をT1とした場合には、接着層に添加したTiはバリ
ア金属層の界面に析出しないので、第3図に示すように
、第二の接着層を形成しなくとも良い。この際、Tiの
添加量は、熱膨張差等を考慮すると、例えば50重量%
以下が良いと考えられる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるフリップチップ方式
を用いる半導体集積回路装置に適用した場合について説
明したが、これに限定されず種々適用可能であり、例え
ばT A B (Tape Automated Bo
nding) 方式を用いる半導体集積回路装置のよう
に、バンプ電極および下地金、嘱託を形成する半導体集
積回路装置に適用することが可能である。
〔発明の効果〕
本願において開示される発明のうち、代表的なものによ
って得される効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、半導体基板の表面を被覆する保護膜の開孔部
に形成された電極上に、複数の金属層からなる下地金属
部を介してバンプ電極が形成された半導体集積回路装置
であって、前記下地金嘱邪の最下層に形成された接着層
が、車体金属と、前記単体金属よりも保護膜を構戊する
元素に対する親和性の高い添加元素とからなることによ
り、接着層の添加元素と、保護膜の構成元素とが主とし
て共有結合によって結合され、接着層と保護膜との接着
性が高まるため、下地金属部と保護膜との接着力を向上
させることが可能となる。
この結果、保護膜や下地金属部を形戒する際のプロセス
パラメータの微妙な変化に左右されることなく、常に保
護膜と下地金属部との接着性が良好な信頼性の高い半導
体集積回路装置を再現性良く製造することが可能となる
【図面の簡単な説明】
第1図は本発明の一実施例である半導体集積回路装置の
バンプ電極および下地金属部を示す要部拡大断面図、 第2図はこの半導体集積回路装置の部分断面図、第3図
は本発明の他の実施例てある半導体集積回路装置のバン
ブ電極および下地金嘱部を示す要部拡大断面図である。 1・・・半導体基板、2・・・酸化膜、3・・・電極配
線、3a・・・電極、4・・・保護膜、5・・・開孔部
、6・・・下地金.@部、6a・・・接着層、6b・・
・第二の接着層、6C・・・バリア金属層、6d・・・
酸化防止金属層、7・・・バンプ電極。 第2 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板の表面を被覆する保護膜の開孔部に形成
    された電極上に、複数の金属層からなる下地金属部を介
    してバンプ電極が形成された半導体集積回路装置であっ
    て、前記下地金属部の最下層に形成された接着層が、単
    体金属と、前記単体金属よりも保護膜を構成する元素に
    対する親和性の高い添加元素とからなることを特徴とす
    る半導体集積回路装置。 2、前記接着層の上層には、前記単体金属からなる第二
    の接着層が形成されていることを特徴とする請求項1記
    載の半導体集積回路装置。 3、前記保護膜は酸化シリコン系の絶縁膜からなり、前
    記添加元素はシリコン、チタンおよびアルミニウムから
    なる元素のうち、一種または二種以上の元素であること
    を特徴とする請求項1記載の半導体集積回路装置。
JP1191493A 1989-07-26 1989-07-26 半導体集積回路装置 Pending JPH0357222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1191493A JPH0357222A (ja) 1989-07-26 1989-07-26 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1191493A JPH0357222A (ja) 1989-07-26 1989-07-26 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0357222A true JPH0357222A (ja) 1991-03-12

Family

ID=16275561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1191493A Pending JPH0357222A (ja) 1989-07-26 1989-07-26 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0357222A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471092A (en) * 1992-09-15 1995-11-28 International Business Machines Corporation Metallurgical joint including a stress release layer
JPH08120554A (ja) * 1994-10-21 1996-05-14 Kanebo Ltd 糸条を緯とする広幅経緯積層布体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471092A (en) * 1992-09-15 1995-11-28 International Business Machines Corporation Metallurgical joint including a stress release layer
JPH08120554A (ja) * 1994-10-21 1996-05-14 Kanebo Ltd 糸条を緯とする広幅経緯積層布体の製造方法

Similar Documents

Publication Publication Date Title
US6346469B1 (en) Semiconductor device and a process for forming the semiconductor device
US5249728A (en) Bumpless bonding process having multilayer metallization
JP2007043065A (ja) 半導体装置
US7535104B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
JPH0357222A (ja) 半導体集積回路装置
JPS63122155A (ja) 半導体チツプの接続バンプ
JPS6034257B2 (ja) 金の導電層を有する電子部品
JPS6143461A (ja) 薄膜多層配線基板
JP2725611B2 (ja) 半導体装置
JPH02168640A (ja) 異なる基板間の接続構造
JPS62287647A (ja) 半導体チツプの接続バンプ
JPS6035552A (ja) 半導体装置
JPS6054462A (ja) 半導体装置
JPH07201866A (ja) バンプを備えた半導体装置およびその製造方法
JPS5928049B2 (ja) 半導体装置のリ−ド接続方法
JPH10223626A (ja) 半導体チップ,半導体チップの製造方法,半導体装置,電子装置
JPH0677274A (ja) 半導体装置用ボンディングワイヤ
JP3615628B2 (ja) 半導体チップの製造方法及びその実装方法
TW483057B (en) Semiconductor device with bump electrode
JPH0455531B2 (ja)
JPS6129139A (ja) 半導体装置
JPH04107925A (ja) 半導体装置
JPS60195953A (ja) 半導体装置およびその製造方法
JPS62104143A (ja) はんだバンプの形成方法
JPH03270029A (ja) 半導体装置