JPS62104143A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS62104143A
JPS62104143A JP24433485A JP24433485A JPS62104143A JP S62104143 A JPS62104143 A JP S62104143A JP 24433485 A JP24433485 A JP 24433485A JP 24433485 A JP24433485 A JP 24433485A JP S62104143 A JPS62104143 A JP S62104143A
Authority
JP
Japan
Prior art keywords
solder
electrode
bump
silicon wafer
ultrasonic waves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24433485A
Other languages
English (en)
Inventor
Michihiko Inaba
道彦 稲葉
Hisaharu Sakurai
桜井 寿春
Kazuyoshi Saito
和敬 斎藤
Nobuo Iwase
岩瀬 暢男
Sumiyo Uzawa
鵜沢 澄代
Isao Suzuki
功 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24433485A priority Critical patent/JPS62104143A/ja
Publication of JPS62104143A publication Critical patent/JPS62104143A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明ははんだバンプの形成方法の改良に関し、特に半
導体工業で使用されるものである。
〔発明の技術的背景とその問題点〕
半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。前者はワイヤで半導体チップのff1fflとリー
ドフレームのリード端子とを接続するものである。この
技術は、接続数が少ない場合には十分対応できるが、素
子の高集積化に伴い、電極の寸法が100−0以下とな
り、かつ高密廓となるにつれ、特に信頼性の点で問題が
多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミック基板
上のltiとを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメイテイツドボンデイング方式(TAB方式)
、フリップチップ方式あるいはCCB方式などが知られ
ており、これらの方式では通常半導体チップの電極上に
バンプを形成する。
このバンプとしては、従来から安価なPb−Snはんだ
が検討されている。
従来、半導体チップの電極上に形成されるPb−Snは
んだからなるバンプは、第7図に示すようなものである
。第7図において、シリコン基板1上には酸化シリコン
躾等の絶縁112を介してA2又はA2合金等からなる
電極3がパターニングされて形成され、全面に窒化シリ
コン膜等のパラ)ベーション膜4を被覆した後、電極3
上のパラj多゛ベーション![4を選択的にエツチング
して電・′ 1 極3を露出させている。露出した電極3上にはQr、N
 i 、MO,Cu、AU、AQ等からなる下地金属5
が形成されている。更に、下地金属5上にははんだバン
プ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金l115
としては1層〜3層の金属層が設けられ、種々の組合せ
が検討されている。
ところで、はんだバンプ6は通常めっき又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、N極上の自然酸化膜を反応性イオンエツチングに
より除去し、全面に1〜3層の下地金属を蒸着し、電極
部が開孔しためつきレジストを被覆し、電極上の下地金
属上にのみはんだめっきを行ない、めっきレジスト及び
下地金属の不要部分をエツチングするという工程がとら
れる。
ところが、このような方法は金バンブの形成の場合には
問題がないが、はんだバンプの形成に適用しようとする
と、はんだの耐薬品性がよくないため下地金属をエツチ
ングする際、はんだもエツチング液に侵されるという欠
点がある。したがって、5n1Pbを順次めっきし、下
地金属のエツチング後に加熱して合金化するという方法
がとられる。
また、蒸着による方法では、例えば1i?44孔あけ工
程が終了した後、電極上の自然酸化膜を反応性イオンエ
ツチングにより除去し、全面に1〜3層の下地金属を蒸
着し、バターニングし、更に電極上の下地金属上のみが
開孔したレジストを被覆した後、はんだを蒸着し、レジ
スト除去とともに不要部分のはんだを除去するという工
程がとられる。
しかし、蒸着法を用いる場合、はんだ中のpbとSnと
の蒸気圧が異なるため、共晶組成をもつはんだバンプを
形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめつきあるいは蒸着されな
いようにマスクを形成しなければな゛らない等、工程の
煩雑化につながる基本的な問題点がある。
〔発明の目的〕
本発明は上記問題点を解消するためになされたものであ
り、電極上に下地金属を設けることなく、直接はんだバ
ンプを形成することができ、工程を簡略化できる方法を
提供しようとするものである。
〔発明の概要〕
本発明のは゛んだバンプの形成方法は、電極が形成され
た基板の少なくとも電極部に溶融はんだを接触させ、前
記溶融はんだに超音波を印加して電極表面の自然酸化膜
を破壊するとともに、電極上に選択的にはんだを付着さ
せることを特徴とするものである。
本発明の作用を原理的に説明すると、以下のようになる
。すなわち、電極部に接触した溶融はんだに超音波を印
加すると、超音波エネルギーにより溶融はんだ中に金属
蒸気の気泡が発生する。この気泡はv4時に成長・消滅
し、局部的に高温・高圧となる。この高圧の気泡が破壊
する時、電極表面に強い衝撃を与え、これにより電極表
面の自然酸化膜が破壊されるとともに、露出した電極の
新生面に選択的にはんだづけが行われる。このようにし
て電極上に直接接合してはんだバンプが形成される。
本発明方法を実施するための具体的な手段としては、基
板をはんだ槽内の溶融はんだ中に浸漬(ディップ)し、
超音波撮動子を挿入して溶融はんだに超音波を印加する
か、又は溶融はんだ槽自体を超音波撮動させて溶融はん
だに超音波を印加してもよいし、超音波撮動できるはん
だごてを用い、電極に溶融はんだを接触させると同時に
溶融はんだに超音波を印加してもよい。また、は/Vだ
バンプ形成後、バンプ高さが足りない場合には超音波を
印加しない一般のはんだ槽にディップしてバンプ高さを
高くしてもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだ中にディ
ップする場合、基板全体をディップしてもよいし、部分
的にディップしてもよい。また、電極以外のパッシベー
ション躾等の絶縁膜にははんだが付着しないので、ポリ
イミド等で覆う必要はないが、電極以外の金属が露出し
ている場合には保護する必要がある。なお、半導体ウェ
ハを溶融はんだ中にディップする場合、ブレードダイシ
ングを行なった後であると、ダイシングラインに沿って
割れて半導体チップが分離することがあるので、これを
防止するために、つIハの裏面に高温用の粘着テープを
貼付け、更に金属やガラス等に接着したり、ウェハの裏
面を真空チャック等で吸着しておくことが望ましい。ま
た、はんだバンプを形成した後、ブレードダイシングを
行なってもよい。
また、半導体素子では通常電極として八λ又はA2を主
成分として3iやCuを添加したものが用いられること
が多い。これらの材質からなる電極に対応して用いられ
るはんだはSnを含んでいればどのようなものでもよい
が、通常は37Pb−Snの共晶はんだあるいは銀入り
のはんだを利用する。また、古くなった電極でははんだ
が付着しにくいこともあるため、znを添加したはんだ
を用いてもよい。上記のような電極及びはんだの組合せ
では、電極とはんだバンプとの間にAa′と′Snとの
合金層が形成される。なお、古くなった電極では、その
表面が固い酸化膜で覆われていることがあり、この場合
には前処理としてオゾンをふきかけてもよい。
また、本発明の処理は、不活性ガスを流して非酸化性雰
囲気中で行なうことが望ましい。これは雰囲気ガスが5
%以上の酸素を含む場合、八2が酸化を起こしてはんだ
とのぬれが悪くなり、最悪の場合にはバンプ同士が接続
する不良が発生するためである。
本発明において、溶融はんだに印加する超音波の周波数
は10〜60kHz程度でよく、好ましくは15〜40
kHzである。これは、周波数が低すぎると、上記のよ
うな作用が起こりにくく、逆に高すぎると電極等の剥離
を起こすおそれがあるためである。また、超音波の出力
は2〜500W程度でよいが、好ましくは10〜300
Wである。一方、溶融はんだの温度は230〜350℃
程度、処理時間は0.1〜10秒程度である。これは温
度が高く、処理時間が長いと電極の構成元素であるA2
の溶解が起こり、逆に温度が低く、形成時間が短いとA
2とSnの合金化が行なわれなくなるためである。好ま
しくは、溶融はんだ温度240〜320℃程度、処理時
間0.5〜5秒程度がよい。なお、ガラス又はセラミッ
クス基板はシリコン又は化合物半導体基板と比較して割
れにくいため、超音波の周波数、出力、溶融はんだの温
度等を高くすることができる。また、はんだ成分によっ
て液体となる温度が異なるため、はんだ成分に合わせた
温度を選ぶことがよい。
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、TAB方式では、はんだバンプが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧着する。この場合、リードフレームを構成する導
体金属はCu、Fe、Al1、Fe−Ni合金、AU、
AQ、Snなどが用いられる。これらの金属をめっきし
たものでもよい。
ただし、リードフレーム側がFe−Ni合金の場合には
フラックスを使用し、ARの場合にははんだを同様な方
法で付着させておくことが望ましい。
また、フリップチップ方式やCCBCBr4はんだバン
プが形成された半導体チップとはんだバンプが形成され
たガラス又はセラミックス基板のバンプ同士を位置合わ
せして熱融着する。
以上のように本発明によれば、下地金属を使用すること
なく、電極上に直接はんだバンプを形成することができ
るので、工程を簡略化して、大幅な時間短縮を達成でき
る。また、フラックスを使用しないので、ハロゲン化物
による半導体素子への悪影響をなくすことができる。ま
た、後のワイヤレスボンディング工程も容易に行なうこ
とができる。
〔発明の実施例〕
以下、本発明の実施例を図面を参照して説明する。
実施例1 まず、通常のウェハプロセスにより配線・電極の形成を
行なった後、全面にパッシベーション膜を堆積し、更に
コンタクトパッド用の開孔部を形成したシリコンウェハ
11を用意した。前記配線電極はスパッタリング装置に
より形成された膜厚的11aのAQ−2%5i−2%C
LIからなり、またパッシベーション膜としては窒化シ
リコン躾が用いられている。そして、このシリコンウェ
ハ11に形成された各チップには80tIIrL口のW
i極(コンタクトパッド)がそれぞれ64個形成されて
いる。なお、このシリコンウェハ11についてはブレー
ドダイシングを行なっていない。
このシリコンウェハ11のl[上に、第1図に示すよう
な超音波はんだづけ装置を用いてはんだバンプを形成し
た。第1図において、はんだ横2)内にははんだの還流
路22が形成され、溶融はんだ23が収容されている。
この溶融はんだ23は図示しないモータにより回転され
る撹拌棒24により還流路22内を通って液面より上に
噴出して還流する。前記シリコンウェハ11は裏面に高
温用の両面接着テープを貼付し、更に図示しないガラス
板に接着した状態で縦にして、噴出している溶融はんだ
23に浸漬(ディップ)される。
そして、シリコンウェハ11近傍の?7F融はんだ23
中に超音波振動子25を挿入して溶融はんだ23に超音
波を印加する。
なお、はんだとしてはPb−Snの共晶はんだを使用し
、はんだ槽温度を280℃に維持した。
また、超音波振動子25により溶融はんだ23に周波数
20k)−1z、出力80Wの超音波を印加し、シリコ
ンウェハ11のディップ時間は1秒間とした。このはん
だづけ操作中、周囲に窒素ガスを10Q/分の流量で流
し、電極の構成元素であるアルミニウム及びはんだ中の
スズの酸化を防止した。
この操作により第L3/図に示すように、はんだバンプ
が形成された。すなわち、ディップ前にはシリコン基板
31上には酸化ll32を介して電極33が形成され、
全面を被覆するパッシベーション膜34から電極33が
露出しているが、ディップ後にこの電極33上にはんだ
バンプ35が直接接合して山型に形成された。このバン
プ高さは25戸であった。なお、電極33とはんだバン
プ35との接合面にはA℃とSnの合金層が薄く生成し
ていた。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めつきが施されたTAB方式
のテープを用意した。そして、チップのバンプとテープ
のリード端子とを位置合わせして270℃で両者を熱融
着した。このインナーリードボンディング工程でも全く
問題は生じなかった。
実施V142 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としては八λ−1%3iが用い
られ、シリコンウェハ11に形成された各チップには6
0−口の電極(コンタクトパッド)がそれぞれ128個
形成されている。なお、このシリコンウェハ11は素子
形成慢、かなりの期間を経ており、Wi極表面が固い酸
化膜で覆われていることが予想されたので、オゾン洗浄
を行なった。また、一部に電極以外の金属が露出してい
るので、ポリイミドで電極以外の金属をマスりした。
このシリコンウェハ11の電極上に、第3図に示すよう
な超音波はんだづけ装置を用いてはんだバンブを形成し
た。第3図において、はんだ横41内にははんだの還流
路42が形成され、溶融はんだ43が収容されている。
この溶融はんだ43は図示しないモータにより回転され
る撹拌棒44により還流路42内を通ってはんだ槽41
中央部で液面より上に噴出して還流する。前記シリコン
ウェハ11は裏面をバキュームチュックにより吸着され
た状態で、電極が形成されている表面の全面が噴出した
溶融はんだ43の液面に浸漬(ディップ)される。そし
て、はんだ槽41の底面から超音波振動子45を挿入し
、シリコンウェハ11近傍の溶融はんだ43に超音波を
印加する。
なお、はんだとしてはAQを2%含むPb−8nの共晶
はんだを使用し、は/Vだ槽温度を260℃に維持した
。また、超音波振動子45により溶融はんだ43に周波
数30kH2、出力50Wの超音波を印加し、シリコン
ウェハ11のディップ時間は3秒間とした。このはんだ
づけ操作中1周囲にArガスを20Q/分の流量で流し
た。
この操作により第4図に示すようなバンブ高さ15戸の
はんだバンブ35が形成された。更に、超音波を印加し
ない一般のはんだ槽内に2秒間ディップしてバンブ高さ
を25−とした。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
実施例3 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電橋としてはAQ−1%Siが用い
られ、シリコンウェハ11に形成された各チップには5
00−口の電極(コンタクトパッド)がそれぞれ2個形
成されている。
斗 次に、第瞭図に示すような超音波を印加することができ
るはんだごて51を用−い、シリコンウェハ11上に溶
融はんだ52を滴下するとともに、超音波を印加しては
んだバンプを形成した。
なお、はんだとしてはpb−snの共晶はんだを使用し
、はんだ温度を240℃に維持した。また、溶融はんだ
52には周波数40kH2,出力30Wの超音波を印加
し、はんだづけRIWlは5秒間とした。また、この場
合には、はんだづけ面積が大きいため、周囲に不活性ガ
スを流す必要がなかった。
? この操作により第合図に示すような、バンブ高さ100
虜のはんだバンプ35が形成された。
次いで、シリコンウェハ11をプレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らす、例えば第
5図に示すようなものでもよい。
第5図図示の超音波はんだづけ装置は、はんだ槽61内
体が超音波1!動し、溶融はんだ62に超音波を印加す
るものである。
また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適
用できる。この場合、まず第6図(a)に示すようなシ
リコン基板31上に電w133を形成し、全面をパッシ
ベーション134で被覆した後、電極33上に開孔部を
設けたものと、第6図(b)に示すようなガラスあるい
はセラミックス基板71上に電極72を形成し。
全面を絶縁ll73で被覆した後、電極72上に開孔部
を設けたもののそれぞれについて、実施例1〜3で説明
したような方法で電極33.72上にはんだバンプ35
を形成する。次に、第6図(C)に示すように、両者の
はんだパン135同大を熱圧着することにより接合する
更に、上記実施例1〜3では、本発明をAQを主成分と
してSi、Cu等の添加物を含む電極上でのはんだバン
プ形成について説明したが、本発明は電極がタングステ
ン、モリブデン等の金属又はこれらの金属のシリサイド
であっても同様に通用できる。
〔発明の効果〕
以上詳述した如く本発明のはんだバンプの形成方法によ
れば、穫めて簡便な工程で電極上にはんだバンプを直接
形成することができ、ワイヤレスボンディング技術の導
入を゛容易にし、素子の微細化に対応してボンディング
の信頼性の高い半導体装置を製造できる等産業上極めて
顕著な効果を奏するものである。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示す説明図、第2図は本発明方法によりはんだバ
ンプが形成されたシリコンウェハの断面図、第3図は本
発明の実施例2におけるはんだバンプの形成方法を示す
説明図、第4図は本発明の実施例3におけるはんだバン
プの形成方法を示す説明図、第5図は本発明の他の実施
例におけるはんだバンプの形成方法を示す説明図、第6
図(a)〜(C)は本発明の他の実施例におけるワイヤ
レスボンディングの工程を示す断面図、第7図は従来の
はんだバンプが形成されたシリコンウェハの断面図であ
る。 11・・・シリコンウェハ、2)・・・はんだ槽、22
・・・還流路、23・・・溶融はんだ、24・・・撹拌
棒、25・・・超音波振動子、31・・・シリコン基板
、32・・・絶縁膜、33・・・電極、34・・・パッ
シベーション躾、35・・・はんだバンプ、41・・・
はんだ槽、42・・・還流路、44・・・撹拌棒、45
・・・超音波振動子、51・・・はんだごて、52・・
・溶融はんだ、61・・・はんだ槽、62・・・溶融は
んだ、71・・・ガラス又はセラミックス基板、72・
・・電極、73・・・絶縁膜。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第5図

Claims (5)

    【特許請求の範囲】
  1. (1)基板を被覆する絶縁膜から電極を露出させた基板
    の、少なくとも電極部に溶融はんだを接触させ、該溶融
    はんだに超音波を印加して電極表面の自然酸化膜を破壊
    するとともに、電極との合金化により選択的にはんだを
    付着させることを特徴とするはんだバンプの形成方法。
  2. (2)基板を溶融はんだ槽に浸漬することを特徴とする
    特許請求の範囲第1項記載のはんだバンプの形成方法。
  3. (3)基板が半導体基板又はガラスもしくはセラミック
    ス基板であることを特徴とする特許請求の範囲第1項記
    載のはんだバンプの形成方法。
  4. (4)電極がアルミニウムを主成分とし、はんだがSn
    を含むことを特徴とする特許請求の範囲第1項記載のは
    んだバンプの形成方法。
  5. (5)非酸化性雰囲気中で処理することを特徴とする特
    許請求の範囲第1項記載のはんだバンプの形成方法。
JP24433485A 1985-10-31 1985-10-31 はんだバンプの形成方法 Pending JPS62104143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24433485A JPS62104143A (ja) 1985-10-31 1985-10-31 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24433485A JPS62104143A (ja) 1985-10-31 1985-10-31 はんだバンプの形成方法

Publications (1)

Publication Number Publication Date
JPS62104143A true JPS62104143A (ja) 1987-05-14

Family

ID=17117160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24433485A Pending JPS62104143A (ja) 1985-10-31 1985-10-31 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPS62104143A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143865A (en) * 1988-09-02 1992-09-01 Kabushiki Kaisha Toshiba Metal bump type semiconductor device and method for manufacturing the same
JPH057918A (ja) * 1991-07-01 1993-01-19 Nippon Steel Corp ストリツプ表面の異物除去装置及び方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5143865A (en) * 1988-09-02 1992-09-01 Kabushiki Kaisha Toshiba Metal bump type semiconductor device and method for manufacturing the same
JPH057918A (ja) * 1991-07-01 1993-01-19 Nippon Steel Corp ストリツプ表面の異物除去装置及び方法

Similar Documents

Publication Publication Date Title
US5143865A (en) Metal bump type semiconductor device and method for manufacturing the same
TWI356460B (en) Semiconductor device including electrically conduc
JP2003234367A (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP3868766B2 (ja) 半導体装置
JPH09129647A (ja) 半導体素子
JPS62104143A (ja) はんだバンプの形成方法
JPH07183304A (ja) 半導体装置の製造方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPS63147348A (ja) はんだバンプの形成方法
JPS6366949A (ja) はんだバンブの形成方法
JP2813409B2 (ja) 半導体チップの接続方法
JPS6358947A (ja) はんだバンプの形成方法
JPS62204547A (ja) はんだバンプの形成方法
JPS62203353A (ja) はんだバンプの形成方法
JPS6358946A (ja) はんだバンプの形成方法
JPH0727904B2 (ja) はんだバンプの形成方法
JPS6358945A (ja) はんだバンプの形成方法
JPS6358948A (ja) はんだバンプの形成方法
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
JPS63252446A (ja) はんだバンプの形成方法
JPH0732170B2 (ja) 半導体装置
JP3267422B2 (ja) バンプ転写体および半導体集積回路装置の製造方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JPH0745664A (ja) 半導体装置の実装方法
JPH0210840A (ja) 電子部品のための多層金属構造