JPS6366949A - はんだバンブの形成方法 - Google Patents

はんだバンブの形成方法

Info

Publication number
JPS6366949A
JPS6366949A JP61210565A JP21056586A JPS6366949A JP S6366949 A JPS6366949 A JP S6366949A JP 61210565 A JP61210565 A JP 61210565A JP 21056586 A JP21056586 A JP 21056586A JP S6366949 A JPS6366949 A JP S6366949A
Authority
JP
Japan
Prior art keywords
solder
electrode
molten solder
silicon wafer
molten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61210565A
Other languages
English (en)
Inventor
Michihiko Inaba
道彦 稲葉
Nobuo Iwase
岩瀬 暢男
Kazuyoshi Saito
和敬 斎藤
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61210565A priority Critical patent/JPS6366949A/ja
Publication of JPS6366949A publication Critical patent/JPS6366949A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
(従来の技術) 半導体装置のボンディング技術はワイヤざンディング技
術と、ワイヤレスボンディング技術との2つに大別され
る。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電極の寸法が100βm口以下となり、かつ高
密度となるにつれ、特に信頼性の点で問題が多くなる。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してビンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技術としては、例えばテー
プオートメ−ティラドボンディング方式(TAB方式)
、フリップチップ方式あるいはCCB方式等が知られて
おり、これらの方式では通常半導体チップの電極(パッ
ド)上にバンプをうなものである。第9図において、シ
リコン基板1上には酸化シリコン膜等の絶縁膜2を介し
てAJ又はAI金合金からなる電極3がバターニングさ
れて形成され、全面に窒化シリフン膜等のバッジページ
璽ン膜4を被覆した後、電極3上のパッジベージ冒ン膜
4を選択的にエツチングして電極3を露出させている。
露出した電極3上にはCr。
NilMo、Cu、人uSAg等からなる下地金W45
が形成されている。更に、下地金属5上にははんだバン
プ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属層が設けられ、種々の組合わせが
検討されている。
ところで、はんだバンプ6は通常めっき又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電極孔あけ工程が終了し
た後、電極上の自然酸化膜を反応性イオンエツチングに
より除去し、電極部が開孔しためつきレジストを被覆し
、電極上の下地金属上にのみはんだめっきを行ない、め
っきレジスト及び下地金属の不要部分をエツチングする
という工程がとられる。ところが、このような方法は金
バンブの形成の場合には問題がないが、はんだバンプの
形成に適用しようとすると、はんだの耐薬品性がよくな
いため下地金属をエツチングする際1はん属のエツチン
グ後に加熱して合金化するという方法がとられる。
また、蒸着による方法では、例えば電極孔あけ工程が終
了した後、電極上の自然酸化膜を反応性イオンエツチン
グにより除去し、全面に1〜3層の下地金属を蒸着し、
パターニングし、更に電極上の下地金属上のみが開孔し
たレジストを被覆した後、はんだを蒸着し、レジスト除
去とともに不んだバンプを形成することが困難であると
いう欠点がある。
いずれにしても従来の方法は、下地金属を用い、しかも
電極部以外の部分にはんだがめつきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
このため、超音波を利用したはんだづけによりkl電極
上にバンプを形成する方法が提案されている(特開昭5
3−89368)。しかし、この方法で用いられている
はんだはSnSznSn5znS。
sbを基準成分とするため、Al電極の溶解あるいは電
極以外の部分にも付着してしまう不良が発生し、バンプ
の高さも低いという問題がある。
(発明が解決しようとする問題点) 本発明は上記問題点を解消するためになされたものであ
り、電極上に下地金Kを設けることなく、直接バンプ高
さの高いはんだバンプを形成することができ、工程を簡
略化できる方法を提供することを目的とするものである
〔発明の構成〕
(問題点を解決するための手段と作用)本発明のはんだ
バンプの形成方法は、基板を被覆する絶縁膜から電極を
露出させ、少なくとも1!極部にアルミニウムを含む溶
融はんだを接触させて該溶融はんだに超音波を印加し、
電極表面の自然酸化膜を破壊するとともに電極との合金
化により選択的にはんだ層を付着させることを特徴とす
るものである。
はんだ層を形成する際の作用を原理的に説明すると以下
のようになる。まず、電極部に接触した溶融はんだに超
音波を印加すると、超音波エネルギーにより溶融はんだ
中に金属蒸気の気泡が発生する。こあ気泡は瞬時に成長
・消滅し、局部的に高温・高圧となる。この高圧の気泡
が破壊する時、電極表面に強い衝撃を与え、これにより
電極表面の自然酸化膜が破壊されるとともに、露出した
電極の新生面に選択的にはんだづけが行なわれる。
このようにして電極上に直接接合してはんだ層が形成さ
れる。
この際、超音波の衝撃が大きすぎるとAJ組電極溶解す
る事がある。このため事前にはんだ中にAlを溶解して
おくとはんだ中へのA/の溶解腐が低くなるためAl電
極の溶解がおこりにくくなる。
高温で使用するはんだとしては70〜95Zn−5〜3
0AA!・低温で使用するはんだとしては40〜708
n−30〜50Zn−1〜5Ag−1〜5Alを使用し
てもよい。この他にZn、Sn、Cd 。
Pbs Bis In5Cu等の成分にAlを添加する
場合もよい。また人lだけでなく人lの化合物たとえば
人120. 、AIN等の化合物を添加したはんだでも
よい。この場合化合物は主として粉末で添加される事が
よいが、この粉末からはんだ中にAlが拡散して、結果
的にAlの溶解度を下げるのである。はんだ層を形成す
るための具体的方法としては、基板をはんだ槽内の溶融
はんだ中に浸漬し、超音波振動子を挿入して溶融はんだ
に超音波を印加するか、又は溶融はんだ槽自体を超音波
振動させて溶融はんだに超音波を印加してもよいし、超
音波振動できるはんだごてを用い、電極に溶融はんだを
接触させると同時に溶融はんだに超音波を印加してもよ
い。なお、古くなった電極では、その表面が汚染物で覆
われていることがあり、。
この場合には前処理としてオゾンをふきかけてもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的に浸漬し
てもよい。また、電極以外のパッジベージ四ン膜等の絶
縁膜にははんだが付着しないので、ポリイミド等で覆う
必要はないが、電極以外の金属が露出している場合には
保護する必要がある。なお、半導体ウェハを溶融はんだ
中に浸漬する場合、ブレードダイシングを行なった後で
あると、ダイシングラインに沿って割れて半導体チップ
が分離することがあるので、これを防止するために、ウ
ェハの裏面に高温用の粘着テープを貼付け、更に金属や
ガラス等に接着したり、ウェハの裏面を真空チャック等
で吸着しておくことが望ましい。また、はんだバンプを
形成した後、ブレードダイシングを行なってもよい。
また、本発明方法の処理、特にはんだ層を形成する処理
は、不活性ガスを流して非酸化性雰囲気中で行なうこと
が望ましい。これは雰囲気ガスが5%以上の酸素を含む
場合、電極の構成元素であるklが酸化を起してはんだ
とのぬれが悪くなり最悪の場合にはバンプ同士が接続す
る不良が発生するためである。
本発明方法においてはんだ層を形成する際、溶である。
これは、周波数が低すぎると、上記のような作用が起り
に<<、逆に高すぎると電極等の剥離を起すおそれがあ
るためである。また、超音波の出力は2〜500W程度
でよいが、好ましくは10〜300Wである。一方、溶
融はんだの温度は230〜3S\0°C程度、処理時間
は0.1〜10秒程度である。これは温度が高く処理時
間が長いと電極の構成元素であるAlの溶解が起り、逆
に温度が低く処理時間が短いと人lとはんだとの合金化
が行なわれなくなるためである。好ましくは、溶融はん
だ温度240〜320’C程度、処理時間0、5〜5秒
程度がよい。なお、ガラス又はセラミックス基板はシリ
コン又は化合物半導体基板と比較して割れにくいため、
超音波の周波数、出力、溶融はんだの温度等を高くする
ことができる。また、はんだ成分によって液体となる温
度が異なるため、はんだ成分に合わせた温度を選ぶこと
がよいO 以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、TAB方式では、はんだバンプが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧着する。この場合、リードフレームを構成する導
体金属はCu % F e s A l sFe、Ni
合金、Au、Ag、Sn等が用いられる。これらの金属
をめっきにしたものでもよい。
ただし、リードフレーム側がFe−Ni合金の場合には
7ラツクスを使用し、AIの場合にははんだを同様な方
法で付着させておくことが望ましい。
また、フリップチップ方式やCCB方式でははんだバン
プが形成された半導体チップとはんだバンプが形成され
たガラス又はセラミックス基板のバンプ同士を熱融着す
る。
以上のように本発明によれば、下地金属を使用すること
なく、電極上に直接はんだバンプを形成し、更に第2層
目以降の金属層を付着させてバンプ高さを高くすること
ができるので、工程を簡略化して大幅な時間短縮を達成
できる。また、後のワイヤレスボンディング工程も容易
に行なうことができる。
(実施例) 以下、本発明の実施例を図面をi照して説明する。
実施例1 まず、通常のウェハプロセスにより配線・電極の形成を
行なった後、全面にパッジページ曹ン膜を堆積し、更に
フンタクトパッド用の開孔部を形成したシリコンウェハ
11を用意した。前記配線電極はスパッタリング装置に
より形成された膜厚的IAmのAI−2%8i−2%C
uからなり、またバッジベージ璽ン膜としては窒化シリ
コン膜が用いられている。そして、このシリコンウニ1
1に形成された各チップには80μm口電極(コンタク
トパッド)がそれぞれ64個形成されている。
ナオ、このシリコンウェハ11についてはブレードダイ
シングを行なっていない。
次に、第1図に示すような超音波はんだづけ装置を用い
、このシリコンウェハ11の電極上にはんだバンプを形
成した。第1図において、はんだ槽21内にははんだの
還流路22が形成され、溶融はんだ23が収容されてい
る。この溶融はんだ23は図示しないモータにより回転
される攪拌棒24により還流路22内を通って液面より
上に噴出して還流する。前記シリコンウェハ11は裏面
に高温用の両面接着テープを貼付し、更に図示しないガ
ラス板に接着した状態で縦にして、噴出している溶融は
んだ23に浸漬される。そして、シリコンウェハ11近
傍の溶融はんだ23中に超音波振動子25を挿入して溶
融はんだ23に超音波を印加する。
なお、はんだとしてはg5Zn−klの高温はんだを使
用し、はんだ槽温度を400’Cに維持した。また、超
音波振動子25により溶融はんだ23に周波数20KH
z、出力180Wの超音波を印加し、シリコンウェハ1
1の浸漬時間は1秒間とした。このはんだづけ操作中、
周囲に窒素ガスを101/分の流量で流し、電極の構成
元素であるアルミニウム及びはんだ中のスズの酸化を防
止した。
この操作により第6図に示すように、AI極の溶解もほ
とんどなくはんだ層が形成された。すなわち、浸漬前に
はシリコン基板31上には酸化膜32を介して電極33
が形成され、全面を被覆するバッジベージ曹ン膜34か
ら電極33が露出しているが、浸漬後にこの電極33上
にはんだ層35が直接接合して山型に形成された。この
はんだ層35の高さは25μmであった。なお、電極3
3とはんだ層35との接合面にはAIとSnとの合金層
が薄く生成していた。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した。これと別に銅リードフレーム
が形成され、その表面に金めつきが施されたTAB方式
のテープを用意した。そして、チップのバンプとテープ
のリード端子とを位置合わせして190°Cで両者を熱
融着した。このインナーリードざンディング工程でも全
く問題は生じなかった。
実施例2 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としてはAl−1%Siが用い
られ、シリコンウェハ11に形成された各チップには6
0μm口の電極(コンパクトパッド)がそれぞれ128
個形成されている。なお、このシリコンウェハ11は素
子形成後、かなりの期間を経ており、電極表面が固い酸
化膜で覆われていることが予想されたので、オゾン洗浄
を行なった。また、一部に電極以外の金属が露出してい
るので、ポリイミドで電極以外の金属をマスクした。
このシリフンウェハ11の電極上に、第2図に示すよう
な超音波はんだづけ装置を用いてはん□だバンプを形成
した。第2図において、はんだ槽41内にははんだの還
流路42が形成され、溶融はんだ43が収容されている
。この溶融はんだ43は図示しないモータにより回転さ
れる撹拌棒44により還流路42内を通ってはんだ槽4
1中央部で液面より上に噴出して還流する。前記シリコ
ンウェハ11は裏面をバキュームチャックにより吸着さ
れた状態で、電極が形成されている表面の全面が噴出し
た溶融はんだ43の液面に浸漬される。
そして、はんだ槽41の底面から超音波振動子45を挿
入し、シリコンウェハ11近傍の溶融はんだ43に超音
波を印加する。
なお、はんだとしてはAlを4%含む608n−Znの
はんだを使用し、はんだ槽温度を370°Cに維持した
。また、超音波振動子45により溶融はんだ43に周波
数30 KHz、出力100Wの超音波を印加し、シリ
コンウェハ11の浸漬時間は3秒間とした。このはんた
づけ操作中、周囲に人rガスを201/分の流量で流し
た。
この操作により人ノ電極の溶解もほとんどなくはんだ層
が形成された。このはんだ層35の高さは15μmであ
った。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードざンディングを行な
ったが、全く問題は生じなかった。
実施例3 まず1実施例1と同様なシリコンウェハ11を用意した
Oこの場合、配線・電極としてはAl−1%Siが用い
られ、シリコンウェハ11に形成された各チップには5
00μm口の電極(コンタクトパッド)がそれぞれ2個
形成されている。
次に、第3図に示すような超音波を印加することができ
るはんだごて51を用い、シリコンウェハ11上に溶融
はんだ52を低下するとともに、超音波を印加した。
なお、はんだとしては0.25μm径に調整されたAJ
tO,を3%含んだc+5sn−人gのはんだを使用し
、はんだ温度を280ccに維持した。また、溶融はん
だ52には周波数40 KHz 、出力130Wの超音
波を印加し、はんだづけ時間を5秒間とした。また、こ
の場合はんだづけ面積が大きいため、周囲に不活性ガス
を流す必要がなかった。
この操作によりA71!極の溶解もほとんどなくはんだ
層が形成された。このはんだ層の高さは100μmであ
った。
次いで、シリコンウェハ11をブレードダイシングして
藺々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題が生じなかった。
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば第
4図に示すようなものでもよい。
第4図図示の超音波はんだづけ装置は、はんだ槽61内
体が超音波振動し、溶融はんだ62に超音波を印加する
ものである。
また、上記実施例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らず本発明は7リツプチツプ方式あるいは
CCB方式等他のワイヤレスビンディングにも同様に適
用できる。この場合、まず第5図(a)に示すようにシ
リコン基板71上に絶縁膜を介して電極72を形成し、
全面をバッジページ冒ン膜73で被覆した後、電極72
上に開孔部を設けたものと、第5図(b)に示すような
ガラスあるいはセラミックス基板81上に電極82を形
成し、全面を絶縁膜83で被覆した後、電極82上に開
孔部を設けたもののそれぞれについて、実施例1〜3で
説明したような方法で電極72.82上に複数層からな
るはんだバンプ74.84を形成する。次に、第6図(
C)に示すように、両者のはんだバンプ74.84同士
を熱融着することにより接合部90を形成する。
更に、上記実施例1〜3では、本発明をAJを主成分と
してSt、Cu等の添加物を含む電極上でのはんだバン
プ形成について説明したが、本発明は電極がタングステ
ン、モリブデンチタン等の金属又はこれらの金属のシリ
サイドであっても同様に適用できる。
〔発明の効果〕
以上詳述した如く本発明のはんだバンプの形成方法によ
れば、極めて簡便な工程で電極上にバンプ高さの高いは
んだバンプを直接形成することができ、ワイヤレスボン
ディング技術の導入を容易にし、素子の微細化に対応し
てボンディングの信頼性の高い半導体装置を製造できる
等産業上極めて顕著な効果を奏するものである。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示す説明図、第2図は本発明の実施例2における
はんだバンプの形成方法を示す説明図、第3図は本発明
の実施例3におけるはんだバンプの形成方法を示す説明
図、第4図は本発明の他の実施例におけるはんだバンプ
の形成方法を示す説明図、第5図÷÷÷〜十尋÷は本発
明の他の実施例におけるワイヤレスポンディングの工程
を示す断面図、第6図本発明方法によりはんだバンプが
形成されたシリコンウェハの断面図、11・・・シリコ
ンウェハ、21・・・はんだ槽、22・・・還流路、 
    23・・・溶融はんだ、24・・・撹拌棒、 
   25・・・超音波振動子、31・・・シリコン基
板、 32・・・絶縁膜、33・・・を極、     
   34・・パッジベージ冒ン膜135・・・はんだ
バンプ、41・・・はんだ槽、42・・・還流路、44
・・・撹拌棒、45・・・超音波振動子、51・・・は
んだごて、52・・・溶融はんだ、61・・・はんだ槽
、62・・・溶融はんだ、71・・・シリコン基板、7
2・・・電極、73・・・パッジベージ目ン膜、81・
・・ガラス又はセラミックス基板、82・・・電極、8
3・・・絶縁膜、90・・・接合部。 代理人 弁理士 則 近 憲 佑 同      竹  花  喜久男 第1図 第2図 第3図 第4図 第5図 第6図

Claims (5)

    【特許請求の範囲】
  1. (1)基板を被覆する絶縁膜から電極を露出させ、少な
    くとも電極部にアルミニウムを含んだ溶融はんだを接触
    させて該溶融はんだに超音波を印加し、電極表面の自然
    酸化膜を破壊するとともに電極との合金化により選択的
    にはんだ層を付着させることを特徴とするはんだバンプ
    の形成方法。
  2. (2)基板を溶融はんだ槽に浸漬することを特徴とする
    特許請求の範囲第1項記載のはんだバンプの形成方法。
  3. (3)基板が半導体基板又はガラスもしくはセラミック
    ス基板であることを特徴とする特許請求の範囲第1項記
    載のはんだバンプの形成方法。
  4. (4)電極がアルミニウムを主成分とすることを特徴と
    する特許請求の範囲第1項記載のはんだバンプの形成方
    法。
  5. (5)非酸化性雰囲気中で処理することを特徴とする特
    許請求の範囲第1項記載のはんだバンプの形成方法。
JP61210565A 1986-09-09 1986-09-09 はんだバンブの形成方法 Pending JPS6366949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61210565A JPS6366949A (ja) 1986-09-09 1986-09-09 はんだバンブの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61210565A JPS6366949A (ja) 1986-09-09 1986-09-09 はんだバンブの形成方法

Publications (1)

Publication Number Publication Date
JPS6366949A true JPS6366949A (ja) 1988-03-25

Family

ID=16591427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61210565A Pending JPS6366949A (ja) 1986-09-09 1986-09-09 はんだバンブの形成方法

Country Status (1)

Country Link
JP (1) JPS6366949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140936A (ja) * 1988-11-21 1990-05-30 Nec Corp 半田バンプ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140936A (ja) * 1988-11-21 1990-05-30 Nec Corp 半田バンプ形成方法

Similar Documents

Publication Publication Date Title
US5143865A (en) Metal bump type semiconductor device and method for manufacturing the same
US4493856A (en) Selective coating of metallurgical features of a dielectric substrate with diverse metals
KR20010073192A (ko) 기판에 반도체 칩을 땜납하는 방법 및 장치
JPH04251945A (ja) 微小箇所の電気接続方法及び該方法により形成された半導体装置
US6500693B2 (en) Electrode forming method and bump electrode formable base used therefor
JPH10510098A (ja) 酸化しやすく鑞付け可能な金属サブストレート上に導線をボンディングするための方法
US4501768A (en) Thin film floating zone metal coating technique
JPS6366949A (ja) はんだバンブの形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPH07183304A (ja) 半導体装置の製造方法
JPS62104143A (ja) はんだバンプの形成方法
EP0089604B1 (en) Method for selectively coating metallurgical patterns on dielectric substrates
JPS63147348A (ja) はんだバンプの形成方法
JP2768448B2 (ja) 半田バンプの形成方法
JP2813409B2 (ja) 半導体チップの接続方法
JPH02312240A (ja) バンプ形成方法およびバンプ形成装置およびバンプ
JPS62203353A (ja) はんだバンプの形成方法
JPH03218644A (ja) 回路基板の接続構造
JPS6358947A (ja) はんだバンプの形成方法
JPH0727905B2 (ja) はんだバンプの形成方法
JPS6358945A (ja) はんだバンプの形成方法
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
JPS6358948A (ja) はんだバンプの形成方法
JPS6358946A (ja) はんだバンプの形成方法
JPH0727904B2 (ja) はんだバンプの形成方法