JPS62203353A - はんだバンプの形成方法 - Google Patents

はんだバンプの形成方法

Info

Publication number
JPS62203353A
JPS62203353A JP61046607A JP4660786A JPS62203353A JP S62203353 A JPS62203353 A JP S62203353A JP 61046607 A JP61046607 A JP 61046607A JP 4660786 A JP4660786 A JP 4660786A JP S62203353 A JPS62203353 A JP S62203353A
Authority
JP
Japan
Prior art keywords
solder
electrode
layer
metal
molten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61046607A
Other languages
English (en)
Inventor
Michihiko Inaba
道彦 稲葉
Michio Sato
道雄 佐藤
Nobuo Iwase
岩瀬 暢男
Seiichi Hirata
誠一 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61046607A priority Critical patent/JPS62203353A/ja
Publication of JPS62203353A publication Critical patent/JPS62203353A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明ははんだバンプの形成方法に関し、特に半導体工
業で使用されるものである。
(従来の技術) 半導体装置のボンディング技術はワイヤボンディング技
術と、ワイヤレスボンディング技1tjとの2つに大別
される。
前者はワイヤで半導体チップの電極とリードフレームの
リード端子とを接続するものである。この技術は、接続
数が少ない場合には十分対応できるが、素子の高集積化
に伴い、電f〜の寸法が10100l口以下となり、か
つ高密度となるにつれ、特に信頼性の点で問題が多くな
る。
これに対して、後者の方法は半導体チップの電極と、リ
ードフレームのリード端子又はガラス、セラミックス基
板上の電極とを一括してボンディングするものであり、
素子の高集積化に対応して信頼性を確保するために実用
化がなされている。
このワイヤレスボンディング技(釘としては、例えばチ
ーブオートメ−ティラドボンディング方式(TAB方式
)、フリップチップ方式あるいはCCB方式等が知られ
てd3す、これらの方式では通常半導体チップの電極(
パッド)上にバンプを形成する。このバンプとしては、
従来から安価なP b −S nはんだが検討されてい
る。
従来、半導体チップの電極上に形成されるPb−3nは
んだからなるバンプは、第9図に示すようなものである
。第9図において、シリコン基板1上には酸化シリコン
膜等の絶11膜2を介してA2又はへ2合金等からなる
電極3がパターニングされて形成され、全面に窒1ヒシ
リコン膜等のパッシベーション膜4を被覆した後、T1
極3上のパッシベーション膜4を選択的にエツチングし
て電極3を露出させている。露出した電極3上にはCr
 、 x + 、M o、Cu、△u、AQ等からなる
下地金属5が形成されている。更に、下地金属5上には
はんだハンプ6が形成されている。
前記下地金属5ははんだとの接合性を改善するために設
けられるものである。この目的のために下地金属5とし
ては1層〜3層の金属内が設けられ、種々の組合わせが
検討されている。
ところで、はんだバンプ6は通常めっぎ又は蒸着により
形成され、種々の方法が提案されているが、これらの方
法は以下に述べるようにいずれも欠点がある。
めっきによる方法では、例えば電(〜孔あけ工程が終了
した後、電極上の自然酸化膜を反応性イオンエツチング
により除去し、it>部が開孔しためっきレジストを被
覆し、電極上の下地金属上にのみはんだめっきを行ない
、めっきレジスト及び下地金属の不要部分をエツチング
するという工程がとられる。ところが、このような方法
は金ハンプの形成の場合には問題がないが、はんだバン
プの形成に適用しようとすると、はんだの耐薬品性がよ
くないため下地金属をエツチングする際、はんだもエツ
チング液に浸されるという欠点がある。
したがって、Sn、Pbを順次めっきし、下地金属のエ
ツチング液に加熱して合金化するという方法がとられる
また、蒸着による方法では、例えば電極孔あけ工程が終
了した俊、電極上の自然酸化膜を反応性イオンエツチン
グにより除去し、全面に1〜3層の下地金属を蒸着し、
パターニングし、更に霜囲上の下地金属上のみが開孔し
たレジストを?Piiした後、はんだを蒸着し、レジス
ト除去とともに不要部分のはんだを除去するという工程
がとられる。
しかし、蒸着法を用いる場合、はんだ中のpbと3nと
の蒸気圧が異なるため、共晶組成をもつはんだバンプを
形成することが困難であるという欠点がある。
いずれにしても従来の方法は、下地金風を用い、しかも
雪掻部以外の部分にはんだがめつきあるいは蒸着されな
いようにマスクを形成しなければならない等、工程の煩
雑化につながる基本的な問題点がある。
このため、超音波を利用したはんだづけによりA2電極
上にバンプを形成する方法が提案されている(特開昭5
3−89368)。しかし、この方法で用いられている
はんだは5nSzn、MOlBi、Sbを!!準酸成分
するため、へ21!極以外の部分にも付着してしまうし
、バンプの高さも低いという問題がある。
(発明が解決しようとする問題点) 本発明は上記問題点を解消するためになされたものであ
り、電極上に下地金属を設けることなく、直接バンプ高
さの高いはんだバンプを形成することができ、工程を簡
略化できる方法を提供することを目的とするものである
[発明の構成コ (問題点を解決するための手段と作用)本発明のはんだ
バンプの形成方法は、基板を被覆する絶縁膜から電極を
露出させ、少なくとも電橋部に溶融はんだを接触させて
該溶融はんだに超音波を印加し、電極表面の自然酸化膜
を破壊するとともに1臘との合金化により選択的にはん
だ層を付着させた後、該はんだよりも融点の低い少なく
と61種の溶融金属と接触させて前記はんだ層上に少な
くとも1居の金属層を形成することを特徴とするもので
ある。
第1層のはんだ層を形成する際の作用を原理的に説明す
ると以下のようになる。まず、電極部に接触した溶融は
んだに超音波を印加すると、超音波エネルギーにより溶
融はんだ中に金属蒸気の気泡が発生する。この気泡は瞬
時に成長・消滅し、局部的に高温・高圧となる。この高
圧の気泡が破壊する時、電極表面に強い′#J撃を与え
、これにより電極表面の自然酸化膜が破壊されるととも
に、露出した電極の新生面に選択的にはんだづけが行な
われる。このようにして電極上に直接接合しては/υだ
層が形成される。
この後、電極に直接接合しているはんだよりも融点の低
い溶融金属(はんだ又は低融点金属)と接触させること
により、はんだ層上に2謂目の金属層を形成する。場合
によつτは更に融点の低い溶融金属と順次)妄触させ、
複数層の金属層を形成する。このようにしてバンプ高さ
の高いはんだバンプを形成する。第2層目以降の金属1
@を形成する際に超音波を印加すると第1層目のはんだ
層が溶融するので、第2層目以降の金属層は超音波を印
加せずに溶融金属を接触させることにより付着させて形
成する。また、第2層目以降の金属層の形成は第1層の
はんだ層を形成する場合よりも低い温度で行なう。
前記第1層のはんだ層としては、半導体素子の電極材料
として通常用いられているA2又は八2を主成分として
3iやCuを添加したものに対応して高温はんだが用い
られる。この高温はんだとしてはPb、Sn、Cd、Z
n、AQ等の金fiヲ2種以上組合わせたものが挙げら
れ、例えば下記表に示すような組成を有するものが適当
である。
また、Znを主成分とする一般のへλ接合用はんだを用
いても融点が260℃以上であるので効果的であり、そ
のfl!!Pbの含有伍が多い(60%以上)Snはん
だを用いてもよい。なお、ウェハが古くなり、Affi
ff上に厚い酸化膜が形成されていたり、汚染物の付着
が多い場合には、Aqや7口を含むはんだが効果的であ
る。
また、第2層の金属層は第1層のはんだ岡よりも低融点
のものである。この金属層としては、例えばPb−I 
n系、Ag−1n系、共晶はんIご【ご近い組成を有す
るPb−8n系等のはんだが用いられる。pbと3nを
主成分とするはんだの場合には、3n含fTQlの多い
ものが望ましい。また、第2層の金属層ははんだに限ら
ずinのような単一の金3でもよい。
更に、バンプ高ざを高くするためには、第2層の金属層
よりも融点の低い第3居の金属層、第3層の金属層より
も融点の低い第4層の金属層というように多重の金ff
1llを形成していく。
第1層のはんだ層を形成するための具体的方法としては
、基板をは/νだ槽内の溶融はんだ中に浸漬し、超音波
振動子を挿入して溶融はんだに超音波を印加するか、又
は溶融はんだ槽自体を超音波振動させて溶融はんだに超
音波を印加してもよいし、超音波振動できるはんだごて
を用い、電極に溶融はんだを接触させると同時に溶融は
んだに超音波を印加してもよい。なお、古くなった富山
では、その表面が汚染物で覆われていることがあり、こ
の場合には前処理としてオゾンをふきかけてもよい。
また、第2層目以降の金属層を付着させるためには、溶
融金ヱ中に浸漬してもよいし、は/Vだこてのようなも
のを用いてもよい。
本発明方法は、基板が半導体基板であってもガラスある
いはセラミックス等の絶縁基板であっても同様に適用で
きる。これらの基板を上記のように溶融はんだに浸漬す
る場合、基板全体を浸漬してもよいし、部分的にlid
してもよい。また、電極以外のパッシベーション膜等の
絶縁膜にははんだが付着しないので、ポリイミド等で口
う必要はないが、電極以外の金属が露出している場合に
は保護する必要がある。なお、半導体ウェハを溶融はん
だ中に浸漬する場合、ブレードダイシングを行なった後
であると、ダイシングラインに沿って割れて半導体チッ
プが分離することがあるので、これを防止するために、
ウェハの裏面に高1門川の粘着テープを貼付け、更に金
属やガラス等に接着したり、ウェハの裏面を真空チャッ
ク等で吸着しておくことが望ましい。また、はんだバン
プを形成した後、ブレードダイシングを(テなってもよ
い。
また、本発明方法の処理、特に第1合のはんだ層を形成
する処理は、不活性ガスを流して非酸化性雰囲気中で行
なうことか望ましい。これは雰囲気ガスが5%以上の醇
粱を含む場合、電極の構成元素であるA/!、が酸化を
起してはんだとのぬれが悪くなり、最悪の場合にはバン
プ同士が接続する不良が発生するためである。
本発明方法において第1居のはんだ層を形成する際、溶
融はんだに印加する超音波の周波数は10〜60kHz
程度でよく、好ましくは15・−40kHzである。こ
れは、周波数が低すぎると、上記のような作用が起りに
くく、逆に高すぎると電極等の剥離を起すおそれがある
ためである。また、超音波の出力は2〜500W程度で
よいが、好ましくは10〜300 Wである。一方、溶
融はんだの温度は230〜350℃程度、処理時間は0
.1〜10秒程度である。これは温度が高く処理時間が
長いと電極の構成元素であるA2の溶解が起り、逆に温
度が低く処理時間が短いと△ρとはんだとの合金化が行
なわれなくなるためである。
好ましくは、溶融はんだ温度240〜320°C1呈度
、処理時間0.5〜5秒程度がよい。なお、カラス又は
セラミックス基板はシリコン又は化合物半導体基板と比
較して削れにくいため、超音波の周波数、出力、溶融は
んだの温度等を高くすることができる。また、はんだ成
分によって液体となる温度が異なるため、はんだ成分に
合わせた温度を選ぶことがよい。第2府目以降の金属層
を形成する際には、上述したように超音波を印加せず第
1層のはんだ層を形成する場合よりも低い1度で処理が
行なわれる。第2否目以降の金属層が上述したようなも
のである場合、100〜220℃程度の温度が適当であ
る。
以上のようにしてはんだバンプが形成された基板はワイ
ヤレスボンディング技術で実装される。
例えば、TAB方式では、はんだバンプが形成された半
導体基板とリードフレーム(テープ)とを位置合わせし
て熱圧4する。この場合、リードフレームを構成する導
体金属はCLJ、Fe!、Aλ、Fe−Ni合金、A 
u、AC+、SnWが用いられる。これらの金属をめっ
きしたものでもよい。ただし、リードフレーム側がFe
−Ni合金の場合にはフラックスを使用し、八2の場合
にははんだを同様な方法で付着させておくことが望まし
い。
また、フリップチップ方式やCCB方式でははlυだバ
ンプが形成された半導体チップとは/υだバンプが形成
されたガラス又はセラミックス基板のバンプ同士を熱融
前する。
以上のように本発明によれば、下地金属を使用すること
なく、電極上に直接はんだバンプを形成し、更に第2層
目以降の金烏層を付着させてバンプ高ざを高くすること
ができるので、工程を簡略化して大幅な時間短縮を達成
できる。また、後のワイヤレスボンディング工程も容易
に行なうことができる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
実施例1 まず、通常のウェハプロヒスにより配線・m汚の形成を
行なった後、全面にパッシベーション、摸を堆積し、更
にコンタク1〜パツド用の開孔部を形成したシリコンウ
ェハ11を用意した。前記配11電極はスパッタリング
装aにより形成された膜厚的i pmのA2−2%51
−2%Cuからなり、またパッシベーション喚としては
窒化シリコン膜が用いられている。そして、このシリコ
ンウェハ11に形成された各チップには80pm口の電
極(コンタクト・パッド)がそれぞれ64辺形成されて
いる。なお、このシリコンウェハ11についてはブレー
ドダイシングを行なっていない。
次に、第1図に示すような超音波はんだづけ装置を用い
、このシリコンウェハ11の電極上にはんだバンプを形
成した。第1図において、はんだ漕21内にははんだの
還流路22が形成され、溶融はんだ23が収容されてい
る。この溶融はんだ23は図示しないモータにより回転
される撹拌棒24により還流路22内を通って液面より
上に噴出して還流する。前記シリコンウェハ11は裏面
に高温用の両面接着テープを貼付し、更に図示しないガ
ラス板に接着した状態で縦にして、噴出している溶融は
んだ23に浸漬される。そして、シリコンウェハ11近
傍の溶融はんだ23中に超音波振動子25を挿入して溶
融はんだ23に超音波を印加する。
なお、はんだとしては95Pb−8nのgAはんだを使
用し、はんだ槽温度を320℃に維持した。また、超音
波振動子25により溶融はんだ23に周波数20 k 
Hz 、出力80Wの超音波を印加し、シリコンウェハ
11の浸漬時間は1秒間とした。このはんだづけ操作中
、周囲に窒素ガスを102/分の流酷で流し、電極の構
成元素であるアルミニウム及びはんだ中のスズの酸化企
防止した。
この操作により第6図に示すように、第1層のはんだ層
が形成さ机た。すなわち、浸漬前にはシリコン基板31
上には酸化nT;)32を介して電極33が形成され、
全面を被1するパッシベーション膜34から電極33が
露出しているが、浸油後にこの電極33上に第1層のは
んだ@35が直接接合して山型に形成された。このはん
だ層35の高さは25βmであった。なお、電極33と
はんだ層35との接合面にはANと3nとの合金層が薄
く生成していた。
つづいて、190℃に保持された50 I n−3nは
んだ浴に、第6図図示のシリコンウェハ11のは/υだ
層35が形成されている面を下にして超音波を印加せず
に1秒間浸漬した。この結果、第7図に示すように第1
留のはんだ層35上に第2暦のはんだ層36が形成され
、両者の高さを合計したは/νだバンプの高さは50p
nとなった。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに9国した。これと別に銅リードフレーム
が形成され、その表面に金めつきが施されたTAB方式
のテープを用意した。そして、チップのバンプとテープ
のり−ド端子とを位置合わせして190’Cで両者を熱
融着した。このインナーリードボンディング工程でも全
く問題は生じなかった。
実施例2 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配線・電極としてはA2−1%S1が用い
られ、シリコンウェハ11に形成された各チップには6
0上m口の電極(コンタクトパッド)がそれぞれ128
個形成されている。
なお、このシリコンウェハ11は素子形成後、かなりの
期間を経ており、電(型表面が固い酸化膜で覆われてい
ることが予想されたので、オゾン洗浄を行なった。また
、一部に電橋以外の金属か露出しているので、ポリイミ
ドで7R極以外の金属をマスクした。
このシリコンウェハ11の電極上に、第2図に示すよう
な超音波はんだづけ装置を用いてはんだバンプを形成し
た。第2図において、はんだ(口41内にははんだの還
流路42が形成され、溶融はんだ43が収容されている
。この溶融はんだ43は図示しないモータにより回転さ
れる撹拌棒44により還流路42内を通ってはんだ槽4
1中央部で液面より上に噴出して還流する。前記シリコ
ンウェハ11は裏面をバキュームチャックにより吸着さ
れた状態で、電極が形成されている表面の全面が噴出し
た?8融はんだ43の液面に浸漬される。そして、はん
だ#e41の底面から超音波振動子45を挿入し、シリ
コンウェハ11近傍の溶融はんだ43に超音波を印加す
る。
なお、はんだとしては八〇を2%含む90Pb−3nの
高温はんだを使用し、はんだ槽温度を300℃に維持し
た。また、超音波撮動子45により溶融は/νだ43に
周波数30kHz、出力50Wの超音波を印加し、シリ
コンウェハ11の浸漬時間は3秒間とした。このはんた
゛づけ操作中、周囲にArガスを20!27′分の流出
で流した。
この操作により第6図に示すように第1層のはんだ層3
5が形成された。このはんだ層35の高さは15譚であ
った。更に、第1層のはんだ層35が形成されたシリコ
ンウェハ11をPb−8n共晶はんだ浴に実施1りl 
1と同様に超音波を印加せずに2秒li!!浸漬した。
この結果、第7図に示すようtこ第1層のはんだ層35
上に第2@のはんだ層36が形成され、両者の高さを合
計したはんだバンプ高さは25瀾となった。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープとの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
実施例3 まず、実施例1と同様なシリコンウェハ11を用意した
。この場合、配礫・電極としてはAa−1%Siが用い
られ、シリコンウェハ11に形成された各チップには5
00−口の電極(コンタク1−パッド)がそれぞれ2個
形成されている。
次に、第3図に示すような超音波を印加することができ
るはんだごて51を用い、シリコンウニ、左7 層11上に溶融はんだ52を゛飛下するとともに、超音
波を印加した。
なお、はんだとしては95Sn−Agのはんだを使用し
、はんだ温度を240℃に維持した。また、溶融はんだ
52には周波数40kHz、出力30 Wの超音波を印
加し、はんだづけ時間;よ5■少間とした。また、この
場合はんだづけ面積が大きいため、周囲に不活性ガスを
流す必要がなかった。
この操作により第6図に示すように第1層のはんだ1!
135が形成された。このはんだ習35の高さは100
gnであった。
つづいて、はんだごて51の超音波を止めて、第1@の
はんだ層35上にPb−8n共晶はんだを滴下した。こ
の際、1d融はんだ温度は200℃であった。また、は
んだが何者しにくい箇所にはロジン系の7ラツクスを用
いた。この操作により第7図に示すように第1層のはん
だ層35上に第2層のはんだ層36が形成され、両者の
合計の高さは150譚となった。
この素子の場合、実装する相手方のテープにバンプを形
成していないため、素子側のバンプには200−の高さ
が要求される。そこで、第2層のはんだ層36上に80
1 n−Aaはんだを滴下した。この際、溶融はんだ温
度は168℃であった。
この操作により第8図に示すように第1層のはんだ層3
5上に第2響のはんだ層36及び第3居のはんだ苦37
が形成され、合計の高さは200遮となった。
次いで、シリコンウェハ11をブレードダイシングして
個々のチップに分離した後、TAB方式のテープどの間
で実施例1と同様にインナーリードボンディングを行な
ったが、全く問題は生じなかった。
なお、本発明において用いられる超音波はんだづけ装置
は、上記実施例1〜3で用いたものに限らず、例えば第
4図に示すようなものでもよい。
第4図図示の超音波はんだづけ装置は、はんだ横61自
体が超音波振動し、溶融はんだ62に超音波を印加する
ものである。
また、上記実茄例1〜3では、本発明をTAB方式のワ
イヤレスボンディングに適用した場合について説明した
が、これに限らす本発明はフリップチップ方式あるいは
CCB方式等他のワイヤレスボンディングにも同様に適
用できる。この場合、まず第5図(a)に示すようにシ
リコン基板71上に絶縁膜を介して電極72を形成し、
全面をバンシベーション膜73で被覆した後、電隆72
上に開孔部を設けたものと、第5図(b)に示すような
ガラスあるいはセラミックス基板8′1上に電極82を
形成し、全面を絶縁膜83で?!2覆した後、ff1l
t82上に開孔部を設けたもののそれぞれについて、実
施例1〜3で説明したような方法で電極72.82上に
複数層からなるはんだバンプ74.84を形成する。次
に、第6図(C)に示すように、両者のはんだバンプ7
4.84同士を熱融着することにより接合部90を形成
する。
更に、上記実施例1〜3では、本発明をAI2を主成分
として3i、Cu等の添加物を含む電穫上でのはんだバ
ンプ形成について説明したが、本発明は’Wffiがタ
ングステン、モリブデン等の金属又はこれらの金沢のシ
リサイドであっても同様に適用できる。
[発明の効果] 以上詳j/ISシた如く本発明のはんだバンプの形成方
法によれば、極めて簡便な工程でff1J上にバンプ高
さの高いはんだバンプを直接形成することができ、ワイ
ヤレスボンディング技術の導入を容易にし、素子の微細
化に対応してボンディングの信頼性の高い半導体装置を
製造できる等産業上(〜めて顕著な効果を奏するもので
ある。
【図面の簡単な説明】
第1図は本発明の実施例1におけるはんだバンプの形成
方法を示ず説明図、第2図は本発明の実施例2にお(プ
るはんだバンプの形成方法を示す説明図、第3図は本発
明の実施例3におけるはんだバンプの形成方法を示す説
明図、第4図は本発明の他の実施例におけるはんだバン
プの形成方法を示す説明図、第5図(a)〜(C)は本
発明の他の実施例におけるワイヤレスボンディングの工
程を示す断面図、第6図〜第8図はそれぞれ本発明方法
によりはんだバンプが形成されたシリコンウェハの断面
図、第9図は従来のはんだバンプが形成されたシリコン
ウェハの断面図である。 11・・・シリコンウェハ、21・・・はんだ槽、22
・・・還流路、23・・・溶融はんだ、24・・・撹拌
棒、25・・・超音波振動子、31・・・シリコンウェ
ハ、32・・・絶縁膜、33・・・電極、34・・・パ
ッシベーション膜、35・・・はんだバンプ、41・・
・はんだ槽、42・・・還流路、44・・・撹拌棒、4
5・・・超音波振動子、51・・・はんだごて、52・
・・溶融はんだ、61・・・はんだ槽、62・・・溶融
はんだ、71・・・シリコン基板、72・・・電極、7
3・・・パッシベーション膜、81・・・ガラス又はセ
ラミックス基板、82・・・電極、83・・・絶縁膜、
90・・・接合部。 出願人代理人 弁理士 鈴江武彦 第1図 第2図 第 3 図゛ 第4図 (a)             (b)第5図

Claims (5)

    【特許請求の範囲】
  1. (1)基板を被覆する絶縁膜から電極を露出させ、少な
    くとも電極部に溶融はんだを接触させて該溶融はんだに
    超音波を印加し、電極表面の自然酸化膜を破壊するとと
    もに電極との合金化により選択的にはんだ層を付着させ
    た後、該はんだよりも融点の低い少なくとも1種の溶融
    金属と接触させて前記はんだ層上に少なくとも1層の金
    属層を形成することを特徴とするはんだバンプの形成方
    法。
  2. (2)基板を溶融はんだ槽に浸漬することを特徴とする
    特許請求の範囲第1項記載のはんだバンプの形成方法。
  3. (3)基板が半導体基板又はガラスもしくはセラミック
    ス基板であることを特徴とする特許請求の範囲第1項記
    載のはんだバンプの形成方法。
  4. (4)電極がアルミニウムを主成分とすることを特徴と
    する特許請求の範囲第1項記載のはんだバンプの形成方
    法。
  5. (5)非酸化性雰囲気中で処理することを特徴とする特
    許請求の範囲第1項記載のはんだバンプの形成方法。
JP61046607A 1986-03-04 1986-03-04 はんだバンプの形成方法 Pending JPS62203353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61046607A JPS62203353A (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61046607A JPS62203353A (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Publications (1)

Publication Number Publication Date
JPS62203353A true JPS62203353A (ja) 1987-09-08

Family

ID=12751988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61046607A Pending JPS62203353A (ja) 1986-03-04 1986-03-04 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPS62203353A (ja)

Similar Documents

Publication Publication Date Title
US5143865A (en) Metal bump type semiconductor device and method for manufacturing the same
US4763829A (en) Soldering of electronic components
US4750666A (en) Method of fabricating gold bumps on IC's and power chips
TWI356460B (en) Semiconductor device including electrically conduc
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
JPS58168266A (ja) 金層の選択的付着方法
TW419765B (en) Manufacturing method of flip chip solder bumps
JPS62203353A (ja) はんだバンプの形成方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JPH07183304A (ja) 半導体装置の製造方法
JPS62104143A (ja) はんだバンプの形成方法
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPS6366949A (ja) はんだバンブの形成方法
JPS6358947A (ja) はんだバンプの形成方法
JPS62204547A (ja) はんだバンプの形成方法
JPS63147348A (ja) はんだバンプの形成方法
JPS6358948A (ja) はんだバンプの形成方法
JPH0727904B2 (ja) はんだバンプの形成方法
JPS6358945A (ja) はんだバンプの形成方法
JPS6358946A (ja) はんだバンプの形成方法
JPH0282624A (ja) はんだバンプ付半導体素子及びその製造方法
JPS63252446A (ja) はんだバンプの形成方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JP2003298007A (ja) 半導体装置およびその製造方法
JPH0210840A (ja) 電子部品のための多層金属構造