JPH0689919A - ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 - Google Patents

ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法

Info

Publication number
JPH0689919A
JPH0689919A JP5162754A JP16275493A JPH0689919A JP H0689919 A JPH0689919 A JP H0689919A JP 5162754 A JP5162754 A JP 5162754A JP 16275493 A JP16275493 A JP 16275493A JP H0689919 A JPH0689919 A JP H0689919A
Authority
JP
Japan
Prior art keywords
solder
layer
connection pad
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5162754A
Other languages
English (en)
Inventor
Philip A Trask
フィリップ・エー・トラスク
Vincent A Pillai
ビンセント・エー・ピレ
Thomas J Gierhart
トーマス・ジェイ・ギアーハート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0689919A publication Critical patent/JPH0689919A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/018—Unsoldering; Removal of melted solder or other residues
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/08—Soldering by means of dipping in molten solder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/08—Soldering by means of dipping in molten solder
    • B23K1/085—Wave soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ワイヤボンドおよびはんだ接続の
両方の接続パッドを有する電気的内部接続基体の処理方
法において、はんだ接続のパッドからの金の除去に特別
の工程を必要とせずウエハによる均一性が維持できる方
法を提供することを目的とする。 【構成】 はんだ接続が所望される接続パッド22を露出
する開口36を有するはんだマスク30を基体を覆って形成
し、溶融はんだバスにさらすことによって露出された接
続パッド22からのワイヤボンド材料の金層28を溶融はん
だ中に溶解すると共にはんだの層を接続パッド22上に形
成し、その他の部分のマスクからはんだを除去し、はん
だマスク30に開口を形成してワイヤボンドが所望される
ワイヤボンド接続パッド22' を露出してそこにワイヤボ
ンドすることを特徴とする

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気的内部接続基体の
処理、特にワイヤボンドとはんだ接続の両者により集積
回路（ＩＣ）チップを受けるための高密度の多重内部接
続（ＨＤＭＩ）基体に関する。
【０００２】
【従来の技術】ＨＤＭＩ多重チップモジュ−ルウェハは
テ−プ自動化ボンディング（ＴＡＢ）、ウェハ上のはん
だ接続パッドへの導線のはんだボンディングまたはワイ
ヤとはんだボンディングとの両者の組合わせによりウェ
ハ上の（典型的には金の）ワイヤボンド接続パッドへの
回路導線をワイヤボンディングすることによって、集積
回路（ＩＣ）の半導体ダイを受けるために典型的に製造
される。ＨＤＭＩウェハ上のはんだボンドと金ワイヤボ
ンドで動作することは印刷配線板構造（ＰＷＢ）で通常
使用されるウェ−ブはんだ付け処理よりも複雑である。
ＨＤＭＩウェハと反対に、ＰＷＢでは板上のパタ−ン化
された銅ネットワ−クはエポキシＰＷＢ材料上は濡らさ
ず、銅接続パッド上のみを濡らすはんだで被覆される。
従ってウェ−ブはんだ処理期間中にＰＷＢをマスクする
必要はない。一方、ＨＤＭＩにより内部接続基体は同一
基体への金ワイヤボンドを不可能にするので、ウェ−ブ
はんだ付け処理にさらすことはできない。フォトレジス
トマスクがワイヤボンドをする接触部を保護するために
使用されたとしても、このようなマスクはウェ−ブはん
だ付けで使用される温度と典型的に不所望なはんだを除
去するのに使用される熱風ナイフと両立できない。さら
に、はんだが存在すると金は好ましくない脆い金属間化
合物でを形成する。
【０００３】典型的なＨＤＭＩにははんだ接続パッドま
たは“バンプ”ではなく金の接続パッドのみが初期的に
設けられている。ワイヤボンド接続と同様、はんだ接続
を許容するために従来使用されている処理は、最初にフ
ォトレジストの層によるＨＤＭＩウェハの被覆と、はん
だ接続する目的の接続パッドを露出するためフォトレジ
ストを貫通する開口の形成とを含む。金のフィルムは次
に選択的に露出された接続パッドからエッチングされて
除去されを受け、金が予め除去された接続パッド位置に
はんだを付着するためにはんだを電気めっきする段階が
続く。ウェハははんだの鉛および錫が溶解する温度に加
熱され、合金を形成する。フォトレジストは所望の接続
パッド位置におけるはんだ合金の形成前にその上に重な
った不必要なはんだと共に除去される。
【０００４】
【発明が解決しようとする課題】この方法の主要な問題
は、適切な合金を得るようにめっきしたはんだが加熱さ
れなければならないので合金はウェハによって同じでは
なく、このことは重要な欠点であるはんだ付け能力の変
化を生じる。さらにウェハ処理方法は金を所望のはんだ
接続パッドから除去し後に合金を形成するのに十分に付
着されたはんだを加熱するために必要な付加的な段階の
ために複雑である。熱処理は典型的には入手が比較的高
価である窒素のような不活性雰囲気で行われなければな
らない。付加的な処理はＨＤＭＩ基体を処理するのに必
要な価格と時間との両者を増加させる。
【０００５】本発明は過去に遭遇した究極のはんだ合金
がウエハによって異なることなしにワイヤボンドまたは
はんだ接続の一方によりＩＣチップを受けるためにＨＤ
ＭＩのような電気的内部接続基体を処理する方法を探求
する。所望のはんだパッド位置から金をエッチングして
取り除く付加的な処理段階の必要性をなくし、はんだ合
金パッドの構成のためにウェハを加熱する必要性をなく
ことも望ましい。簡単な処理方法および保護被覆を含み
製造が安価である結果的な内部接続基体も探求されてい
る。
【０００６】
【課題を解決するための手段】これらの目標は、導電性
ワイヤボンド材料の層、典型的には金の層を含むワイヤ
ボンド接続パッドを有する電気的内部接続基体を最初に
提供することにより達成される。誘電体はんだマスクは
基体を覆って形成され、マスクははんだ接続が所望され
る接続パッドを露出するための開口を有する。基体は好
ましくはウェ−ブはんだ処理を通じて溶融はんだ合金に
露出される。これはワイヤボンド材料を露出した接続パ
ッドから溶融はんだ中に溶解し、同じ段階ではんだ層を
マスク上およびはんだ接続パッドを形成するマスク開口
中の両者に付着する。開口間のはんだは好ましくは熱い
エアナイフによってマスクから除去され、続いてワイヤ
ボンドが所望される接続パッドを露出するためにはんだ
マスクの付加的な開口が最終的に形成される。好ましい
ならばマスクの残りの部分は保護被覆を形成するために
基体に残される。
【０００７】ワイヤボンド接続パッドは好ましくは約１
乃至５ミクロンの厚さの金の層で覆われた導電性で非延
性の材料層を具備し、この厚さはワイヤボンドには十分
な厚さであるが、溶融はんだに溶解するのに十分な薄さ
である。微細な幾何学的形状が含まれる場合には、マス
クは誘電体上にアルミニウムを積層することが好まし
く、その結果実質上直線で垂直の開口が得られ、所望の
接続パッドからの金の除去とはんだによる置換を確実に
するために溶融はんだ合金バスを多数回通過させる。マ
スクのアルミニウム部分は基体を溶融はんだに露出する
前に除去される。この方法で処理するとき内部接続基体
はＩＣ取付け用としてに準備され、さらにはんだを合金
にする熱処理を必要としない。ウェ−ブはんだ付け処理
は、はんだ被覆されるパッドから金を溶解して除去し、
同じ段階で金をはんだと置換するから別に金除去エッチ
ング段階の必要はない。誘電体層は容易に溶融はんだと
熱いエアナイフとの両者の温度に耐える。連続するウェ
ハは同一の溶融はんだにさらされるのではんだ合金の一
貫性はウェハからウェハで確保される。
【０００８】本発明の特徴および利点は添付の図面を伴
って後述の詳細な説明から当業者に明白である。
【０００９】
【実施例】図１は本発明によりワイヤボンドとはんだ接
続の両者を使用するＩＣチップを受けるために処理され
るＨＤＭＩウェハ２の平面図である。チップパッド４は
各ＩＣチップを受けるためにウェハ表面に設けられ、Ｉ
Ｃチップは典型的にエポキシ層で位置を保持されてい
る。別々のボンドパッドは各チップ位置を包囲するか或
いは少なくともそれらの側面の幾つかに沿って形成さ
れ、それぞれのボンドパッドは通常の方法で図面で示さ
れているボンドパッド領域６内に含まれる。
【００１０】ＨＤＭＩウェハは図２の断面図で示されて
いるように種々の接続パッドの電気的内部接続を提供す
る。典型的にシリコン基体８に形成されるウェハ２は内
部接続（図示せず）により垂直に通過する各接続パッド
に接続されている種々のレベルの電気的供給線を含む。
１対の接続パッド10は電力供給導線12、分離した信号導
線14,16 、接地導線18と共に示されている。電力および
接地導線は横方向に延在されるものとして示され、一方
信号導線14,16 は紙面に垂直に延在し、ｘ、ｙの直交す
る１対の信号線を構成し、全ての導線はＨＤＭＩウェハ
内に埋設されている。種々の導線は絶縁材料により接続
パッドから分離され、また互いに分離されている。はん
だとワイヤボンド接続との両者をうけるためこのような
ＨＤＭＩウェハを処理するための本発明で使用される処
理方法は図３および図４に示されている。図３のａを最
初に参照するとＨＤＭＩウェハ20は１対の接続パッド2
2,22'を備えている。ウェハはパッド22がはんだ付け可
能な接続パッドとして露出され、パッド22' がワイヤボ
ンドパッドが残されるように後続の段階で処理され両者
のパッドは最初は同一である。それぞれ典型的にチタニ
ウム／タングステンまたはニッケルのような導電性の非
延性の材料の上部金属層26,26'により被覆される各アル
ミニウムパッド24,24'を含む。比較的ソフトなワイヤボ
ンド材料28,28'の層は上部金属の上部で形成され、この
層は金が好ましいが溶融はんだにより濡れることが可能
な銅、銅合金、錫のような他の材料からも形成されるこ
とができる。アルミニウムは溶融はんだで濡れないので
この目的では不適切である。後述するようにワイヤボン
ド層28,28'はワイヤボンドに十分な厚さであり、溶融は
んだに露出するとき容易に溶解するのに十分な薄さであ
ることが重要である。この目的では約１乃至５ミクロン
の厚さを有する金が好ましいことが発見されている。
【００１１】パッド22および22' の両者は初期的にワイ
ヤボンドに好ましい。パッド22をはんだ付け可能な素子
に変換する処理を開始し、一方パッド22' はワイヤボン
ド可能のままにされた状態が図３のｂに示されている。
誘電体はんだマスク30は最初にＨＤＭＩウェハ上に付着
される。溶融はんだとの接触に耐えることができなくて
はならないマスク30は、スピン被覆され、ウェハおよび
接続パッドを覆って硬化される約10ミクロンの厚さのポ
リイミドの層であることが好ましい。使用される他のマ
スク材料は二酸化シリコンおよび窒化シリコンを含む。
好ましくは約0.5 ミクロンの厚さのアルミニウム層32は
パッド22の露出のためにポリイミドマスク30を通って異
方性（一直線で垂直）なエッチングを行うためにポリイ
ミド層30上にスパッタ−で付着される。ＳｉＯ2 または
窒化シリコンが誘電体マスク30用に使用されるならばア
ルミニウム層32は必要ではない。フォトレジスト34の層
は次にアルミニウム層32上にスピン被覆され、パタ−ン
化され、はんだ付け可能にするためにパッド22および他
の全てのパッド上のフォトレジスト中に開口を形成する
ために現像する。アルミニウム層32は湿式エッチングさ
れ、フォトレジスト層中に予め設けられた開口が復製さ
れる。反応イオンエッチングはそれに続いてエッチング
マスクとしてパタ−ン化されたレジストとアルミニウム
層を使用してポリイミド層30をパタ−ン化するのに使用
される。結果として開口36はパッド22を露出するためポ
リイミド、アルミニウム、フォトレジスト層を通して完
成される。ポリイミド側壁プロフィルがほぼ一直線であ
ることを確実にするアルミニウム層32により、続いて開
口中に形成されたはんだボンドパッドもＩＣ導線がはん
だ接合されるときのボンドパッドとの間の短絡を阻止す
るために一直線の側壁を有する。
【００１２】はんだパッド開口36がパタ−ン化された
後、好ましくは湿式フォトレジストストリッパ溶剤によ
って残留したフォトレジストが除去され、続いて好まし
くは湿式アルミニウムエッチング溶剤によって堅いアル
ミニウムマスク層32の除去が行われる。露出された接続
パッド22およびポリイミドにより被覆されるパッド22'
を有する結果的なＨＤＭＩウェハは図３のｃに示されて
いる。
【００１３】次の段階では結果は図３のｄに示されてお
り、ウェハはウェハの残りの部分の上と共に同様パッド
22の開口中に延在するはんだ合金層38で被覆される。こ
れは幾つかのウェハを受けるための凹部を含むはんだジ
グにウェハを負荷することにより達成される。ウェハは
続いて行われるウェ−ブはんだ付けおよび熱いエアナイ
フ水平化期間中に凹部から持上がらないように外端部の
高温テ−プでジグに固定されることができる。ジグ中の
ウェハは好ましくは熱いエアナイフ水平化装置が備えら
れているウェ−ブはんだシステムを通って移動されるこ
とが好ましい。テレダイン・ハルコ（Teledyne/Halco）
社のモデル350 のようにこのようなシステムは入手可能
である。
【００１４】はんだ適用処理は図５のａ〜ｆで示されて
いる。図５のａで示されるようにウェハ20は続いて溶融
はんだに露出されるとき熱衝撃によりクラックを生じな
いように好ましくは約230 °〜250 ℃の温度で予め加熱
される。ウェハはこの処理期間中有孔ベルト40に支持さ
れる。ウェハがウェ−ブはんだシステムに入るとき、は
んだフラックス42は自動的にそれに供給される（図５の
ｂ）。ウェハは図５のｃで示されているようにウェ−ブ
はんだバス44を通過され、溶融はんだ合金の被覆を受け
る。バスの温度は使用される特定のはんだ合金に応じて
決定され、最も使用可能なはんだ合金は約230 °〜270
℃の範囲の溶解温度を有する。ウェ−ブはんだシステム
を通る１回の通過期間中、金の薄層28は露出されている
パッド22からはんだバス中に溶解され、はんだ層38はパ
ッド22に対するポリイミドの開口をその場所で充満す
る。微細なパッド幾何学形状が含まれていると、露出さ
れた金の完全な除去およびはんだによる置換を確実にす
るためにウェ−ブはんだバスを数回通過する。パッドピ
ッチに応じて付加的な通過を行うことが全てのパッドが
はんだ被覆されることを確実にするために推奨される。
溶解した金は溶融はんだの大型の貯蔵器に分散される。
金ははんだと望ましくない脆い金属間化合物を形成する
ことで知られているが、大きなはんだバス（典型的に約
20乃至50ガロン）中に溶解された非常に小さな量の金は
通常のバス置換サイクル（典型的に約２週間毎）の間で
十分に有害にならない。
【００１５】はんだ処理の次の段階では図５のｄで示さ
れているように通常の熱いエアナイフ46は好ましくは約
424 ℃の温度で水平に対して約25乃至30°の角度で動作
して上部基体表面からパッドの間の余分なはんだを除去
する。全てのはんだは下部エアナイフ48により基体20の
下面から除去され、下部エアナイフ48は上部エアナイフ
46と同じ温度で動作するが水平に対して約０乃至３°の
角度である。
【００１６】過剰なはんだの除去に続いて基体は強制冷
却空気流（図５のｅ）により徐々に室温に戻される。最
終段階では図５のｆで示されているようにフラックスは
水性クリ−ナ−50で除去され、ウェハは乾燥される。
【００１７】過剰なはんだが除去された後、パッド22上
の露出開口36に残留するはんだ接続パッド52が図４のａ
で示されている。熱いエアナイフにより再溶融された
後、はんだパッドは他の処理を要さないＴＡＢボンドダ
イ接合を受ける用意が完了する。
【００１８】ウェハを処理する最終処理段階はワイヤボ
ンドパッド22' を含む。フォトレジスト層はウェハに供
給され、パッド22' のような所望のワイヤボンドパッド
上に開口を露出するようにパタ−ン化されている。ウェ
ハは次にパタ−ン化されたフォトレジストにより露出さ
れたポリイミド層の部分を除去するように反応イオンエ
ッチングを受け、続いて残留したフォトレジストが除去
される。結果として図４のｂで示されたように金ボンド
パッド22' を露出するために開口54がポリイミド中に形
成される。
【００１９】図４のｃは２つのパッド22,22'へのＩＣダ
イの取付けを示している。ポリイミド層30はウェハ20の
保護被覆としての位置に残されることが注目される。Ｉ
Ｃチップ56はチップから延在する金の導線ワイヤ60によ
ってパッド22' 上の金の層28' にワイヤボンドされ、エ
ポキシ58により上部表面ポリイミド層30に接合されてい
る。熱圧縮、超音波、熱音波、マイクロギャップボンド
のような種々のタイプのワイヤボンド処理方法がこの目
的で使用される。これらの処理方法はよく知られてお
り、例えば文献（LicariとEnlow の“Hybrid Microcirc
uit Technology Handbook, Noyes Publication”、1988
年、191 〜202 頁）に記載されている。
【００２０】ＩＣチップは面が下向きまたは上向きのい
ずれかで回路とはんだ接続パッド22に接続されている。
下向きの面のフリップチップ接続ははんだの“バンプ”
64によりはんだパッド52に直接接続されているチップ62
の回路として図４のｃに示されている。ここで記載され
ている他の接続技術のようにフリップチップボンドは知
られている。
【００２１】パッド22の別のはんだ接続技術は図４のｄ
に示されている。この場合ダイ62はＴＡＢ処理でエポキ
シ層64によりポリイミド層30に固定されている。はんだ
で被覆されている銅または他の金属の導線66はチップ62
の上部表面の回路から延在しはんだの再溶融と接続を形
成するために好ましくはレ−ザによって導線を加熱する
ことによりはんだパッド52に接続される。所定のダイの
全ての接続パッドが同時に加熱され一度に接続されるフ
リップチップ付着技術と反対に、レ−ザＴＡＢ処理は１
つ１つのワイヤの接続を行う。ＴＡＢは良く知られてお
り文献（LicariとEnlow の“supra ”、203 〜208 頁）
に記載されている。
【００２２】本発明は多数の利点を提供する。溶融はん
だは最初にはんだボンドパッドに供給されるとき合金の
形態であるので、高度の均一性が生産工程において異な
ったウェハ間で達成される。また露出された金の層はは
んだ接続が得られる同一のはんだバス中に溶解されるの
で、はんだ被覆が供給される前の従来の分離した金の除
去段階の必要性は除去される。商業的に入手可能な生産
ウェ−ブはんだの熱いエアナイフ装置が使用でき、はん
だははんだの再溶融によるＩＣ導線接合に容易に化学量
論的にすることができるのでウェ−ブはんだ処理された
パッドはこれ以上の熱処理を必要としない。ポリイミド
または他の誘電体はウェ−ブはんだ処理期間中にウェハ
が露出される温度に耐えることができる保護層を形成
し、はんだ被覆されるパッドを限定し、導線を分離し、
はんだが不所望のはんだによって２以上の導線を短絡す
ることから防止する。従来必要とされた製造段階を削減
することにより、より効率で経済的な処理が達成され
る。さらにはんだが所望されるパッドからの金の選択的
除去は脆い金はんだ金属間化合の形成を回避する。
【００２３】本発明の特定の実施例が示され説明された
が、多数の変形および代りの実施例が当業者により行わ
れる。例えば微細なパッドの幾何学的形状に対して推奨
されないが前述のウェ−ブはんだおよびエアナイフ技術
の代りにウェハは溶融はんだで浸漬され、温度を維持さ
れ、余分なはんだを除去するため空気の吹付を受けるこ
ともできる。従って本発明は添付の請求の範囲の記載の
みによって限定される。
【図面の簡単な説明】
【図１】ワイヤおよびはんだ接続の両者のためのＩＣチ
ップ位置の表示を示したＨＤＭＩ基体の平面図。
【図２】本発明の実施で使用されたＨＤＭＩの断面図。
【図３】ワイヤボンドとはんだ接続を受けるためＨＤＭ
Ｉ基体の処理における段階を示した実物大ではない断面
図。
【図４】ワイヤボンドとはんだ接続を受けるためＨＤＭ
Ｉ基体の処理における段階を示した実物大ではない断面
図。
【図５】本発明で使用されることが好ましいウェ−ブフ
ロ−はんだおよび熱いエアナイフにおける処理段階の説
明図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ビンセント・エー・ピレ アメリカ合衆国、カリフォルニア州 92720、アーバイン、タロッコ・ロード 125 (72)発明者 トーマス・ジェイ・ギアーハート アメリカ合衆国、カリフォルニア州 92708、ファウンテン・バレイ、グラディ オラ・サークル 9934

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 ワイヤボンドおよびはんだ接続の両者に
    より電気回路素子を受ける導電性ワイヤボンド材料の層
    を形成された複数のワイヤボンド接続パッドを有する電
    気的内部接続基体の処理方法において、 はんだ接続が所望される接続パッドを露出する開口を有
    するはんだマスクを前記基体を覆って形成し、 前記基体を溶融はんだ合金に露出し、露出された接続パ
    ッドからのワイヤボンド材料を溶融はんだ中に溶解さ
    せ、はんだの層を前記マスク上と前記マスク開口中に付
    着させ、 前記開口間の前記マスクからはんだを除去し、 前記はんだマスクを通してワイヤボンドが所望されるワ
    イヤボンド接続パッドを露出することを特徴とする電気
    的内部接続基体の処理方法。
  2. 【請求項２】 前記マスクの残りの部分を基体に残しな
    がらワイヤボンドが所望される前記ワイヤボンド接続パ
    ッドが前記接続パッドを覆う前記マスクの開口を形成す
    ることにより露出される請求項１記載の方法。
  3. 【請求項３】 前記マスクがポリイミドからなる請求項
    ２記載の方法。
  4. 【請求項４】 前記ワイヤボンド接続パッドは、ワイヤ
    ボンドを可能にするのに十分な厚さであるが、前記溶融
    はんだを溶解するのに十分薄くワイヤボンド材料の層を
    設けられている請求項１記載の方法。
  5. 【請求項５】 ワイヤボンド接続パッドは、約１乃至５
    ミクロンの厚さの金層で覆われた導電性で実質的に非延
    性の材料の層が設けられている請求項４記載の方法。
  6. 【請求項６】 前記基体が溶融はんだ合金バスを通過す
    ることにより前記溶融はんだ合金に露出されている請求
    項１記載の方法。
  7. 【請求項７】 前記基体がウェ−ブはんだ処理により前
    記溶融はんだ合金に露出される請求項６記載の方法。
  8. 【請求項８】 前記基体が前記溶融はんだ合金バスを多
    数回通過される請求項６記載の方法。
  9. 【請求項９】 エア−ナイフが前記はんだを前記開口の
    間から除去するために使用される請求項１記載の方法。
  10. 【請求項１０】 前記マスクが前記マスクを貫通するほ
    ぼ直線状の開口を得るように誘電体とアルミニウムとの
    積層体として形成されている請求項１記載の方法。
  11. 【請求項１１】 前記マスク開口が前記アルミニウムの
    湿式エッチングと前記誘電体の反応性イオンエッチング
    により形成される請求項10記載の方法。
  12. 【請求項１２】 前記マスクのアルミニウム部分は前記
    基体が前記溶融はんだに露出される前に除去される請求
    項10記載の方法。
  13. 【請求項１３】 少なくとも１つのワイヤボンド可能な
    集積回路（ＩＣ）チップを前記露出されたワイヤボンド
    接続パッドへワイヤボンドする段階と、少なくとも１つ
    のはんだ接続可能なＩＣチップを前記はんだ可能な接続
    パッドにはんだ接続する段階とを有する請求項１記載の
    方法。
  14. 【請求項１４】 導電性ワイヤボンド可能な材料の層を
    有する基体上のワイヤボンド可能な接続パッドをはんだ
    付け可能な接続パッドに変換する方法において、 溶融はんだ合金に露出し前記はんだ合金中に溶解するこ
    とにより前記導電性ワイヤボンド可能な材料の層を前記
    ボンド可能な接続パッドから除去し、 前記ワイヤボンド可能な材料を溶解するのに使用される
    同一の溶融はんだ露出で前記接続パッドにはんだ合金を
    付着することを特徴とする基体上のワイヤボンド可能な
    接続パッドをはんだ付け可能な接続パッドに変換する方
    法。
  15. 【請求項１５】 前記接続パッドは、ワイヤボンドを可
    能にするのに十分な厚さであるが、前記溶融はんだに溶
    解するのに十分な薄さであるワイヤボンド材料の前記層
    を設けられている請求項14記載の方法。
  16. 【請求項１６】 前記接続パッドは、約１乃至５ミクロ
    ンの厚さの層で覆われた導電性で実質的に非延性の材料
    の層で構成されている請求項15記載の方法。
  17. 【請求項１７】 導電性のワイヤボンド可能な材料の前
    記層が除去され前記はんだ合金が溶融はんだ合金バスを
    通って前記基体を通過させることにより前記接続パッド
    に付着される請求項14記載の方法。
  18. 【請求項１８】 前記接続パッドがウェ−ブはんだ処理
    により前記溶融はんだ合金に露出されている請求項17記
    載の方法。
  19. 【請求項１９】 前記基体が前記溶融はんだ合金バスを
    多数回通過される請求項17記載の方法。
  20. 【請求項２０】 ワイヤボンドとはんだ付けにより電気
    回路素子を受けることのできる電気内部接続基体におい
    て、 接続パッドとの接続を形成する複数の電気接続パッドと
    電気相互接続ネットワ−クとを有する基体と、 前記基体を覆う溶融はんだ合金に耐えることのできはん
    だマスクと、 前記接続パッドを露出する前記マスク中の開口と、 各マスク開口を通って露出される導電性ワイヤ接続材料
    の各層を有する複数の前記接続パッドと、 各マスク開口を通じて露出されるはんだ合金の各層を有
    する他の前記接続パッドとを備えている電気内部接続基
    体。
  21. 【請求項２１】 前記マスクがポリイミドから構成され
    ている請求項20記載の電気的内部接続基体。
  22. 【請求項２２】 導電性ワイヤボンド材料の前記層がワ
    イヤボンドを可能にするのに十分な厚さであるが、溶融
    はんだ合金に露出するとき溶解するのに十分な薄さで各
    接続パッドに設けられている請求項20記載の電気的内部
    接続基体。
  23. 【請求項２３】 導電性ワイヤボンド材料の前記層を有
    する前記接続パッドが導電性で約１乃至５ミクロンの厚
    さの金の層で覆われた実質的に非延性材料の層を有する
    請求項22記載の電気的内部接続基体。
  24. 【請求項２４】 導電性ワイヤボンド材料の露出層を有
    する前記接続パッドにワイヤボンドされる少なくとも１
    つの集積回路（ＩＣ）チップと、はんだ合金の露出層を
    有する前記他の接続パッドにはんだ接続された少なくと
    も１つのＩＣチップとを有する請求項20記載の電気的内
    部接続基体。
JP5162754A 1992-06-30 1993-06-30 ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 Pending JPH0689919A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/906,637 US5311404A (en) 1992-06-30 1992-06-30 Electrical interconnection substrate with both wire bond and solder contacts
US906637 1992-06-30

Publications (1)

Publication Number Publication Date
JPH0689919A true JPH0689919A (ja) 1994-03-29

Family

ID=25422750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5162754A Pending JPH0689919A (ja) 1992-06-30 1993-06-30 ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法

Country Status (4)

Country Link
US (2) US5311404A (ja)
JP (1) JPH0689919A (ja)
GB (1) GB2268108B (ja)
SE (1) SE9302185L (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010510647A (ja) * 2006-11-20 2010-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション ワイヤ接合部及びはんだ接合部の形成方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416278A (en) * 1993-03-01 1995-05-16 Motorola, Inc. Feedthrough via connection
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
JP3531971B2 (ja) * 1994-05-16 2004-05-31 フィガロ技研株式会社 ガスまたは湿度を検出するセンサとその製造方法
US5796714A (en) * 1994-09-28 1998-08-18 Matsushita Electric Industrial Co., Ltd. Optical module having a vertical-cavity surface-emitting laser
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JP3279940B2 (ja) * 1996-11-27 2002-04-30 シャープ株式会社 電子回路装置の製造方法、半田残渣均一化治具、金属ロウペースト転写用治具及び電子回路装置の製造装置
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
TW322613B (en) * 1997-03-10 1997-12-11 guang-long Lin Continuous method of implementing solder bump on semiconductor wafer electrode
US6041269A (en) * 1997-08-11 2000-03-21 Advanced Micro Devices, Inc. Integrated circuit package verification
US6164523A (en) * 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6403457B2 (en) * 1999-08-25 2002-06-11 Micron Technology, Inc. Selectively coating bond pads
US6740969B1 (en) * 1999-08-25 2004-05-25 Renesas Technology Corp. Electronic device
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
DE10018025A1 (de) 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
US7137547B2 (en) * 2000-04-20 2006-11-21 Elwyn Paul Michael Wakefield Process for forming electrical/mechanical connections
US6736942B2 (en) * 2000-05-02 2004-05-18 Johns Hopkins University Freestanding reactive multilayer foils
US6321976B1 (en) * 2000-05-22 2001-11-27 Siliconware Precision Industries Co., Ltd. Method of wire bonding for small clearance
US6378759B1 (en) * 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US6415973B1 (en) * 2000-07-18 2002-07-09 Chartered Semiconductor Manufacturing Ltd. Method of application of copper solution in flip-chip, COB, and micrometal bonding
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6518161B1 (en) * 2001-03-07 2003-02-11 Lsi Logic Corporation Method for manufacturing a dual chip in package with a flip chip die mounted on a wire bonded die
US6643075B2 (en) * 2001-06-11 2003-11-04 Axsun Technologies, Inc. Reentrant-walled optical system template and process for optical system fabrication using same
US6395625B1 (en) * 2001-10-12 2002-05-28 S & S Technology Corporation Method for manufacturing solder mask of printed circuit board
EP1318707A1 (en) * 2001-10-16 2003-06-11 Ultratera Corporation Method for manufacturing solder mask of printed circuit board
US6708871B2 (en) * 2002-01-08 2004-03-23 International Business Machines Corporation Method for forming solder connections on a circuitized substrate
US6784544B1 (en) * 2002-06-25 2004-08-31 Micron Technology, Inc. Semiconductor component having conductors with wire bondable metalization layers
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US6978214B2 (en) * 2003-11-25 2005-12-20 International Business Machines Corporation Validation of electrical performance of an electronic package prior to fabrication
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US20070114674A1 (en) * 2005-11-22 2007-05-24 Brown Matthew R Hybrid solder pad
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods
US7732346B2 (en) * 2007-02-27 2010-06-08 United Mircoelectronics Corp. Wet cleaning process and method for fabricating semiconductor device using the same
TW200847882A (en) * 2007-05-25 2008-12-01 Princo Corp A surface finish structure of multi-layer substrate and manufacturing method thereof.
CN102683219A (zh) * 2007-06-12 2012-09-19 巨擘科技股份有限公司 多层基板表面处理层结构及其制造方法
US7952834B2 (en) * 2008-02-22 2011-05-31 Seagate Technology Llc Flex circuit assembly with thermal energy dissipation
KR101111930B1 (ko) * 2008-09-30 2012-02-14 이비덴 가부시키가이샤 다층 프린트 배선판, 및 다층 프린트 배선판의 제조 방법
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
EP2302676A1 (en) * 2009-09-29 2011-03-30 ABB Technology AG High power semiconductor device
US8669777B2 (en) 2010-10-27 2014-03-11 Seagate Technology Llc Assessing connection joint coverage between a device and a printed circuit board
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3525066A (en) * 1968-01-12 1970-08-18 Ibm Electrical contact pins and method of making same
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
US5002818A (en) * 1989-09-05 1991-03-26 Hughes Aircraft Company Reworkable epoxy die-attach adhesive
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010510647A (ja) * 2006-11-20 2010-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション ワイヤ接合部及びはんだ接合部の形成方法
JP4659120B2 (ja) * 2006-11-20 2011-03-30 インターナショナル・ビジネス・マシーンズ・コーポレーション ワイヤ接合部及びはんだ接合部の形成方法

Also Published As

Publication number Publication date
GB2268108A (en) 1994-01-05
GB9312878D0 (en) 1993-08-04
US5445311A (en) 1995-08-29
SE9302185L (sv) 1993-12-31
US5311404A (en) 1994-05-10
SE9302185D0 (sv) 1993-06-23
GB2268108B (en) 1996-03-27

Similar Documents

Publication Publication Date Title
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
US5244833A (en) Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US5879761A (en) Method for forming electrically conductive polymer interconnects on electrical substrates
US5010389A (en) Integrated circuit substrate with contacts thereon for a packaging structure
US5698465A (en) Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5226232A (en) Method for forming a conductive pattern on an integrated circuit
US3952404A (en) Beam lead formation method
KR101266335B1 (ko) 플립 칩 장치를 제조하기 위한 구조 및 방법
US6583039B2 (en) Method of forming a bump on a copper pad
US10461052B2 (en) Copper structures with intermetallic coating for integrated circuit chips
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
JPH0145976B2 (ja)
US6534874B1 (en) Semiconductor device and method of producing the same
JP2004501504A (ja) 相互接続構造を形成するための方法及び装置
US6596611B2 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
JPH03293740A (ja) 半導体装置の接続方法
JP2002217226A (ja) はんだバンプ形成方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
US11410947B2 (en) Brass-coated metals in flip-chip redistribution layers
JPS6112047A (ja) 半導体装置の製造方法
JP2003031727A (ja) 半導体チップおよびその製造方法並びにそれを使用した半導体装置
GB2273257A (en) Electrical interconnection substrate with both wire bond and solder contacts, and fabrication method
US10796956B2 (en) Contact fabrication to mitigate undercut
JPS61225839A (ja) バンプ電極の形成方法