JPS61225839A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JPS61225839A JPS61225839A JP60068291A JP6829185A JPS61225839A JP S61225839 A JPS61225839 A JP S61225839A JP 60068291 A JP60068291 A JP 60068291A JP 6829185 A JP6829185 A JP 6829185A JP S61225839 A JPS61225839 A JP S61225839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- solder
- barrier metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法におけるバンプ電極の形
成方法に関する。
成方法に関する。
ＩＣ，ＬＳＩなど半導体装置は極めて高集積化されてき
たが、それは高集積化、高密度化する程、高性能化され
る利点があるからである。
たが、それは高集積化、高密度化する程、高性能化され
る利点があるからである。
従って、導出する電極数も増加する一方で、半導体パッ
ケージはパッケージ裏面より無数の端子が林立する型式
、例えばビングリッドアレイ （ＰＧＡ）のようなタイ
プのパッケージが使用されるようになってきた。
ケージはパッケージ裏面より無数の端子が林立する型式
、例えばビングリッドアレイ （ＰＧＡ）のようなタイ
プのパッケージが使用されるようになってきた。
他方、半導体チップの電極もチップ周囲に設けて、ワイ
ヤーボンディングするだけでは間に合わず、チップ全面
に電極を設立する方式の半導体チップが作成されている
。
ヤーボンディングするだけでは間に合わず、チップ全面
に電極を設立する方式の半導体チップが作成されている
。
しかし、このようなチップ全面に電極が設けられるチッ
プでは、従来のワイヤーボンディングは不可能で、半田
バンプ電極を形成し、フェースダウンで半田付けするフ
リップチップ方式の他に、もはや組み立てする方法がな
い。
プでは、従来のワイヤーボンディングは不可能で、半田
バンプ電極を形成し、フェースダウンで半田付けするフ
リップチップ方式の他に、もはや組み立てする方法がな
い。
しかし、従来の半田バンプ電極の形成方法は大変複雑で
厄介である。そのため、そのようなバンプ電極を、少し
でも簡単に形成する方法が要望されている。
厄介である。そのため、そのようなバンプ電極を、少し
でも簡単に形成する方法が要望されている。
［従来の技術］
第２図（ａ）〜（Ｑ）は従来の半田バンプ電極の形成工
程順断面図である。
程順断面図である。
まず、第２図（ａｌに示すように、半導体基板１上に設
けたアルミニウムパッド電極２の上に、スパッタ法によ
ってチタン膜３．窒化チタン膜４．銅膜５からなる複数
の導電体膜（バリヤメタル）を順次に被着する。図中の
６は燐シリケートガラス（Ｐ Ｓ Ｇ）膜である。
けたアルミニウムパッド電極２の上に、スパッタ法によ
ってチタン膜３．窒化チタン膜４．銅膜５からなる複数
の導電体膜（バリヤメタル）を順次に被着する。図中の
６は燐シリケートガラス（Ｐ Ｓ Ｇ）膜である。
次いで、第２回出）に示すように、レジスト膜を塗布し
、アルミニウムパッド電極２の部分だけ窓あけしたレジ
スト膜パターン７を形成する。
、アルミニウムパッド電極２の部分だけ窓あけしたレジ
スト膜パターン７を形成する。
次いで、第２図（Ｃ１に示すように、メッキ（鍍金）法
により、銅膜の上にニッケル膜８．鉛膜９゜錫膜１０を
順次にメッキする。鉛（Ｐｂ）膜と錫（Ｓｎ）膜とは十
分に厚く、膜厚数μｍ以上に被着し、ニッケル（Ｎｉ）
膜は上記のチタン膜、窒化チタン膜１ｗ４膜などバリヤ
メタルと同様に１０００〜１５００人程度の薄い膜厚に
被着する。
により、銅膜の上にニッケル膜８．鉛膜９゜錫膜１０を
順次にメッキする。鉛（Ｐｂ）膜と錫（Ｓｎ）膜とは十
分に厚く、膜厚数μｍ以上に被着し、ニッケル（Ｎｉ）
膜は上記のチタン膜、窒化チタン膜１ｗ４膜などバリヤ
メタルと同様に１０００〜１５００人程度の薄い膜厚に
被着する。
次いで、第２図（ｄ）に示すように、レジスト膜パター
ン７を除去した後、錫膜１０をマスクにして銅膜５．窒
化チタン膜４．チタン膜３をエツチング除去する。
ン７を除去した後、錫膜１０をマスクにして銅膜５．窒
化チタン膜４．チタン膜３をエツチング除去する。
次いで、第２図（８１に示すように、３００〜４００℃
の温度に加熱して、鉛膜と錫膜を溶融し、合金化して半
田（Ｐｂ−５ｎ）バンプ１１を形成する。この時、半田
は図示のように、表面張力によって球状に盛り上がる。
の温度に加熱して、鉛膜と錫膜を溶融し、合金化して半
田（Ｐｂ−５ｎ）バンプ１１を形成する。この時、半田
は図示のように、表面張力によって球状に盛り上がる。
以上が従来から実施されている、半田バンプの形成方法
である。
である。
［発明が解決しようとする問題点］
しかし、この形成方法はメッキ法を用いるから複雑で厄
介であり、また、メッキは工数のかかる処理工程である
。
介であり、また、メッキは工数のかかる処理工程である
。
且つ、錫を保護マスクにして、銅、チタンなどをエツチ
ングしなければならないため、エツチング剤は錫を腐食
しない選択性のものが要求され、エツチング剤に制約が
あって、材料費が高くなる問題がある。
ングしなければならないため、エツチング剤は錫を腐食
しない選択性のものが要求され、エツチング剤に制約が
あって、材料費が高くなる問題がある。
本発明は、これらの問題点を解消させた半田バンプの形
成方法を提案するものである。
成方法を提案するものである。
［問題点を解決するための手段］
その問題は、電極が設けられた半導体基板上に、複数の
材料からなる多層導電体膜（バリヤメタル）を被着し、
次いで、前記電極上のバリヤメタル膜の上に保護膜を形
成し、該保護膜をマスクにして前記電極以外の部分の複
数の導電体膜をエツチング除去する工程、次いで、該保
護膜を除去した後、溶融半田に浸漬して、前記電極上の
バリヤメタル膜上に半田バンプを被着する工程が含まれ
るバンプ電極の形成方法によって解決される。
材料からなる多層導電体膜（バリヤメタル）を被着し、
次いで、前記電極上のバリヤメタル膜の上に保護膜を形
成し、該保護膜をマスクにして前記電極以外の部分の複
数の導電体膜をエツチング除去する工程、次いで、該保
護膜を除去した後、溶融半田に浸漬して、前記電極上の
バリヤメタル膜上に半田バンプを被着する工程が含まれ
るバンプ電極の形成方法によって解決される。
［作用コ
即ち、本発明はパッド電極の上にバリヤメタルを被着し
た後、保護膜をマスクとして予めバリヤメタルをパター
ンニングしておいて、しかる後に、半田を浸漬する方法
である。
た後、保護膜をマスクとして予めバリヤメタルをパター
ンニングしておいて、しかる後に、半田を浸漬する方法
である。
そうすれば、複雑な鍍金法が必要なく、また、メッキの
ための銅膜も不要になる。
ための銅膜も不要になる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜（ｄ）は本発明にかかる形成工程順断面
図を示している。
図を示している。
まず、第１図（ａ）に示すように、アルミニウムパッド
電極２が設けられ、その上にＰＳＧ膜６が被覆された半
導体基板１上に、スパッタ法によってチタン膜３．窒化
チタン膜４．ニッケル膜１２．銀膜１３からなるバリヤ
メタルを順次に被着する。周知のように、同じスパッタ
装置内で、これらのメタルを順次に被着させることがで
きるから、バリヤメタルの種類の増加は、工数的に余り
問題とはならない。
電極２が設けられ、その上にＰＳＧ膜６が被覆された半
導体基板１上に、スパッタ法によってチタン膜３．窒化
チタン膜４．ニッケル膜１２．銀膜１３からなるバリヤ
メタルを順次に被着する。周知のように、同じスパッタ
装置内で、これらのメタルを順次に被着させることがで
きるから、バリヤメタルの種類の増加は、工数的に余り
問題とはならない。
次いで、第１図（ｂ）に示すように、レジスト膜を塗布
し５、アルミニウムパッド電極２の部分だけ被覆したレ
ジスト膜パターン１４を形成する。
し５、アルミニウムパッド電極２の部分だけ被覆したレ
ジスト膜パターン１４を形成する。
次いで、第１図（Ｃ）に示すように、レジスト膜パター
ン１４をマスクにして、上記のバリヤメタルを順次にエ
ツチング除去する。
ン１４をマスクにして、上記のバリヤメタルを順次にエ
ツチング除去する。
次いで、第１図（ｄ）に示すように、レジスト膜パター
ン１４を除去した後、４００℃前後の温度に加熱して半
田を溶融した浴槽に、半導体基板１を浸漬して、アルミ
ニウムパッド電極２の銀膜１３の上に半田を付着させ、
球形の半田バンプ１１を形成する。
ン１４を除去した後、４００℃前後の温度に加熱して半
田を溶融した浴槽に、半導体基板１を浸漬して、アルミ
ニウムパッド電極２の銀膜１３の上に半田を付着させ、
球形の半田バンプ１１を形成する。
この時、半田は図示のように、表面張力によって球状に
形成される。
形成される。
このような形成方法によれば、メッキ法を使用する必要
がなく、且つ、バリヤメタルをエツチングするためのエ
ツチング剤の制約も緩和される。
がなく、且つ、バリヤメタルをエツチングするためのエ
ツチング剤の制約も緩和される。
［発明の効果コ
従って、以上の説明から明らかなように、本発明によれ
ばバンプ電極の形成が容易になり、高集積ＩＣの工数が
低減され、コストダウンする効果の大きいものである。
ばバンプ電極の形成が容易になり、高集積ＩＣの工数が
低減され、コストダウンする効果の大きいものである。
第１図（ａｌ〜（ｄ）は本発明にかかる形成工程順断面
図、第２図（ａ）〜（Ｑ）は従来の形成工程順断面図で
ある。 図において、 １は半導体基板、 ２はアルミニウムパッド電極、 ７．１４はレジスト膜パターン、 １１は半田 第１図
図、第２図（ａ）〜（Ｑ）は従来の形成工程順断面図で
ある。 図において、 １は半導体基板、 ２はアルミニウムパッド電極、 ７．１４はレジスト膜パターン、 １１は半田 第１図
Claims (1)
- 電極が設けられた半導体基板上に、複数の導電体膜を被
着し、次いで、前記電極上の導電体膜の上に保護膜を形
成し、該保護膜をマスクにして前記電極以外の部分の複
数の導電体膜をエッチング除去する工程、次いで、該保
護膜を除去した後、溶融半田に浸漬して、前記電極上の
導電体膜上に半田バンプを被着する工程が含まれてなる
ことを特徴とするバンプ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60068291A JPS61225839A (ja) | 1985-03-29 | 1985-03-29 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60068291A JPS61225839A (ja) | 1985-03-29 | 1985-03-29 | バンプ電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61225839A true JPS61225839A (ja) | 1986-10-07 |
Family
ID=13369521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60068291A Pending JPS61225839A (ja) | 1985-03-29 | 1985-03-29 | バンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225839A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387793B1 (en) * | 2000-03-09 | 2002-05-14 | Hrl Laboratories, Llc | Method for manufacturing precision electroplated solder bumps |
| JP2011249564A (ja) * | 2010-05-27 | 2011-12-08 | Renesas Electronics Corp | 半導体装置の製造方法及び実装構造 |
| US20110316153A1 (en) * | 2009-03-04 | 2011-12-29 | Panasonic Corporation | Semiconductor device and package including the semiconductor device |
-
1985
- 1985-03-29 JP JP60068291A patent/JPS61225839A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387793B1 (en) * | 2000-03-09 | 2002-05-14 | Hrl Laboratories, Llc | Method for manufacturing precision electroplated solder bumps |
| US6828677B2 (en) | 2000-03-09 | 2004-12-07 | Hrl Laboratories, Llc. | Precision electroplated solder bumps and method for manufacturing thereof |
| US20110316153A1 (en) * | 2009-03-04 | 2011-12-29 | Panasonic Corporation | Semiconductor device and package including the semiconductor device |
| US8508051B2 (en) * | 2009-03-04 | 2013-08-13 | Panasonic Corporation | Protection film having a plurality of openings above an electrode pad |
| JP2011249564A (ja) * | 2010-05-27 | 2011-12-08 | Renesas Electronics Corp | 半導体装置の製造方法及び実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4494688A (en) | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore | |
| US3952404A (en) | Beam lead formation method | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| EP0382080A2 (en) | Bump structure for reflow bonding of IC devices | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| JPH0145976B2 (ja) | ||
| JPH07297540A (ja) | バンプｉｃパッケージ用薄膜回路金属システム | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| JPS59154041A (ja) | 半導体装置の電極形成方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JPS63204620A (ja) | ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH0465832A (ja) | 半導体装置の製造方法 | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JPH09330932A (ja) | バンプ形成体およびバンプ形成方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH0252436A (ja) | ハンダバンプ製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| KR960002770B1 (ko) | 탭(tab) 패키지의 테이프 본딩방법 |