JPH0145976B2 - - Google Patents
Info
- Publication number
- JPH0145976B2 JPH0145976B2 JP58068516A JP6851683A JPH0145976B2 JP H0145976 B2 JPH0145976 B2 JP H0145976B2 JP 58068516 A JP58068516 A JP 58068516A JP 6851683 A JP6851683 A JP 6851683A JP H0145976 B2 JPH0145976 B2 JP H0145976B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- metal
- bonding
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 37
- 238000001465 metallisation Methods 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 89
- 239000011651 chromium Substances 0.000 description 29
- 239000010949 copper Substances 0.000 description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 21
- 239000010931 gold Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 150000002739 metals Chemical class 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 238000000576 coating method Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 229920002492 poly(sulfone) Polymers 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- -1 Cu and Au Chemical class 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000001995 intermetallic alloy Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
- Y10T428/12507—More than two components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12583—Component contains compound of adjacent metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12882—Cu-base component alternative to Ag-, Au-, or Ni-base component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
Description
〔本発明の技術的分野〕
本発明は、LSIチツプのパツケージングに係
り、更に具体的に云えば、はんだボンデイング及
びワイヤ・ボンデイングのための導体路及び接続
パツドの金属化領域を有するパツケージ基板に係
る。 〔従来技術〕 多層セラミツクのチツプ支持体の上面には、
各々Ｃ―４はんだボール・パツドの配列体を有す
るチツプ領域が配置されており、それらのＣ―４
はんだボール・パツドは、上記チツプ支持体にボ
ンデイングされるべきチツプの下面に支持されて
いるPb／Snはんだボールを、該はんだボールの
ボンデイング温度よりも高い温度に加熱してそれ
らのはんだボールを上記チツプ支持体上のはんだ
ボール・パツドにはんだボンデイングさせること
により、上記チツプに接続が設けられる様に適合
されている。それらのはんだボール・パツド位置
及びチツプ支持体上又はチツプ支持体中の他の位
置の間には、絶縁層の下でチツプ支持体の上面に
沿つて延びる、謂ゆるフアン・アウト金属化領域
が接続されている。チツプ支持体の表面の或る位
置に於ては、フアン・アウト金属領域に接続され
るべき技術変更（EC）用の配線にも用いられ得
るパツドを形成することが必要である。しかしな
がら、EC配線は、超音波振動技術又は熱圧着技
術のいずれかによるワイヤ・ボンデイングの方法
によつてパツドに接続される。はんだボンデイン
グのための金属化領域の条件と、ワイヤ・ボンデ
イング技術のための金属化領域の条件とは異な
る。その結果、導体路接続のための金属構造体
と、チツプを接続するための構造体と、EC接続
又はボンデイングのために適合された構造体とが
存在する。従つて、上部表面金属化領域が複雑化
されてきており、用いられる材料は多数の選択的
金属付着工程を必要としている。例えば、チツプ
のパツケージングに於ける１つの系に於ては、は
んだパツドはMo―Ni―Au層のサイドイツチ体
より成り、ECパツド及び導体路は、Auの厚い被
膜で被覆されたMo―Ni層より成る。その様な金
属層の配列体が、多層のフアン・アウト金属化領
域上に付着される。その様な状況の下では、はん
だパツドとECパツド及び導体路との両方には、
全く異なる多工程の方法を用いる必要がある。 米国特許第3607379号の明細書は、シリコンと
共融混合物を形成する金の如き第二の層を基板に
ボンデイングさせるために、例えばクロムの第一
金属層を支持している、絶縁性アルミナ・セラミ
ツクのウエハより成る相互接続基板を開示してい
る。上記金層上には、溶接可能な又は錫鉛ではん
だ付け可能なニツケル被膜の如き第三の層が付着
される。それらの被膜は、超小型素子の相互接続
に適した多数の金及びニツケルのパツドを形成す
るために、フオトリソグラフイ技術により食刻さ
れる。ダイオードからのリード線は、クロム層の
上方のニツケル・パツドへ、溶接により接続され
る。金のワイヤは、金層上の露出されたパツドへ
熱的にボンデイングされる。金の被膜又はパツド
は、抵抗素子、半導体素子及び他の構成素子が、
金―シリコン共融混合物を形成することによつて
又は金のワイヤが熱圧着又は超音波ボンデイング
により取付けられることによつて、相互接続され
得る、表面を与える。ニツケル・パツドは、超小
型素子又は外部リード線が錫−鉛はんだ付け又は
溶接される表面を与える。又は、付着層を形成す
る第一層は、Cr、Ti又はAlより成る。第二層は、
Au又はAgの如き金属より成る。熱圧着ボンデイ
ング又は超音波ボンデイングによりボンデイング
される第三層は、Rh、Ag、Cu、Ni又は同種の
ものより成るが、好ましくは、はんだ付け可能で
あり、溶接可能であり、そして金―ニツケル層へ
の物理的に安定な電気的接続を可能にするNi及
びCuより成る。一方本発明に於てははんだボン
デイングはAu、Cu又はNiより成る群から選択さ
れた金属に施されるべきであり、超音波又は熱圧
着によるはんだを用いないボンデイングはAu、
Cr、Ti、Al又はCoより成る群から選択された金
属に施されるべきである。前述の米国特許第
3607379号の明細書は、Au又はAgに対する超音
波又は熱圧着ボンデイングについて開示してい
る。従つて、はんだパツドにAuを用いた場合に
は、はんだボンデイング用の金属に於て或る程度
の類似が存在するが、はんだボンデイング用の他
の金属並びに熱圧着及び超音波ボンデイング用の
金属は極めて異なつている。前述の米国特許第
3607379号の明細書の技術を用いた場合には、熱
サイクルが反復的に加えられたとき、銅の導体と
はんだ中の錫との間に厚い金属間化合物が形成さ
れて導体路が破壊される可能性が大きい。 米国特許第3843911号の明細書は、基板上に銅
と、Ni、Cr及びMoから選択された中間のめつき
層と、Auより成る上層とより成る接点パツドに
ついて開示している。上記パツドの上部の金層に
金のワイヤがオーミツク・ボンデイングによりボ
ンデイングされる。 米国特許第4231154号の明細書は、はんだボン
デイングにより装着されたチツプを支持するポリ
イミド上のプリント回路用のCr―Cu―Cr金属化
領域の形成について開示しており、Cr―Cu―Cr
の積重ねに於ける一部のCrを剥離させることに
より形成されるCuより成るパツドを示している。
Ｃ―４はんだボールが、露出された上記Cu層に
ボンデイングされる。はんだボンデイングと異な
る形のボンデイングを上面に用いることについて
は何ら提案されていない。ピンも、異なる位置に
於て、はんだボンデイングにより金属化領域にボ
ンデイングされる。 本発明の概要 本発明の目的は、高性能のチツプ・パツケージ
ング・モジユールの上部表面のための簡単化され
た金属薄膜構造体を提供することである。 本発明の他の目的は、接続パツド又は端子に接
続されるワイヤに超音波又は熱圧着ボンデイング
が行われ得る、金を含む又は金を含まない、薄膜
構造体を提供することである。 本発明の他の目的は、製造中、或は修理中のは
んだ再溶融又は回路動作中に生じる熱による熱サ
イクルによつて生じた熱的疲労による応力のため
に、電気抵抗を増加させがちでありそしてもろく
破壊され易い弱い金属間合金を生じがちである、
金属間の合金化を除くために、フアン・アウト金
属化領域をはんだパツド金属化領域から分離させ
る、障壁層を有する薄膜構造体を提供することで
ある。換言すれば、本発明は、はんだ付けされる
領域に於て多くの熱サイクルが用いられた後も導
電性及び構造の一体性が維持され得る、はんだボ
ンデイングが行われる多層薄膜構造体を提供す
る。 本発明の更に他の目的は、パツケージング・モ
ジユールに取付けられるべきワイヤが圧着され
る、ワイヤ・ボンデイング用薄膜構造体を提供す
ることである。 本発明の実施例 第１図は、LSIチツプを支持するために用いら
れる基板を示す断面図である。ガラス、ポリイミ
ド又はセラミツクより成る基板１０が、Cr、Ti、
又はTi、Zr、Hf、Ｖ、Nb、Ta、Cr、Mo及びＷ
より成る群から選択された他の第IVB、VB又は
VIB族の金属の如き材料より成る、約80nmの薄
い付着層１１で被覆されている。次の層１２は、
約7000nm（約5000乃至10000nmの範囲）の、Cu
の如き導体金属の層であり、該導体金属層１２
は、上述の金属の群から選択された、Cr、Ti等
の如き金属の薄い層１３で被覆されている。層１
１，１２及び１３は、チツプ・パツケージの上部
表面内を横方向に接続するチツプのフアン・アウ
ト金属化領域の導体サンドイツチ体を構成してい
る。導体サンドイツチ体上の上部表面金属化領域
は層１４，１５及び１６より成り、それらは、フ
アン・アウト金属化領域上に配置された、チツプ
接続パツド位置１８及び技術変更（EC）パツド
位置１７の如き、端子パツド位置（Ｃ―４はんだ
ボール接続用）に於て接続される。層１４は、
CrからCuへ段階的に変化する、40nmのCr及び
40nmのCuより成る。層１５は210nm（100乃至
400nmの範囲）のCuより成り、層１６は80nmの
Auより成る。その構造体は、標準的薄膜技術を
用いることによつて形成される。層１１乃至１６
は、蒸着又はスパツタリングの如き真空付着技術
により付着され得る。小さなパターンの場合に
は、金属が、フオトレジストの被膜で被覆された
ポリスルホンの如きリフト・オフ・マスク中に付
着される。従来の手段により、上記マスクが露光
され、開孔が該マスク中に形成されて、所望の金
属化領域パターンが設けられる。第１図の場合に
は、上部表面金属化領域の金属１４，１５及び１
６が、フアン・アウト金属化領域の金属層１１，
１２及び１３の全体の上に付着されている。これ
は、製造方法を簡単にする。上記金属層１１乃至
１６のすべてが付着された後、ポリスルホンがｎ
―メチル・ピロリドンの溶剤より溶解され、レジ
スト、残されているポリスルホン及び該レジスト
上の金属層がすべて基板１０からリフト・オフさ
れて、所望の金属化領域が残される。又は、マス
ク開孔の寸法が約0.0254nm以上の場合には、Mo
の金属マスクが用いられる。その場合には、金属
層１１乃至１６が上記マスクを経て基板上に所望
のパターンに付着される。それから、構造体の他
の部分の表面全体及び基板の露出面が金属層１６
を覆う、ポリイミド、SiO2又はSi3N4の如き誘電
体被膜１９で被覆される。次に、Ｃ―４はんだボ
ール接続のためのチツプ接続パツド位置１８及び
超音波又は熱圧着によるワイヤ・ボンデイング技
術によりパツドに接続されねばならないワイヤを
接続するためのECパツド位置１７に接続を設け
るために、層１６の上面に達する迄、ポリイミド
層１９中に開孔が形成される。上層１６が金（又
は、Pd、Pt、Rh或はAgの如き、同等の貴金属）
より成るので、はんだボールのためのはんだボン
デイング技術及びECワイヤのためのワイヤ・ボ
ンデイング技術の両方が同一の層１６の表面に用
いられ得る。 第２図は、第１図の構造体の１変形を示してい
る。この場合にも、フアン・アウト金属化領域を
形成する下方の３つの層２１，２２及び２３は
各々、第１図の層１１，１２及び１３の場合の好
ましい値及び材料と全く同様に、80nmのCr、
7000nmのCu及び100nmのCrより成ることが好ま
しい。 次の層２４及び２５も、第１図の層１４及び１
５の場合と同様である。しかしながら、上層２６
は、厚さ約80nmのCrより成る。Cr金属は、Ｃ―
４はんだボール接続を用いるはんだボンデイング
には不適当なので、Ｃ―４はんだボール・パツド
位置２８に於てCrが除去されている。この場合
にも、層２１，２３及び２６は、Ti又は他の第
IVB、VB或はVIB族の金属の如きCrと同様な他
の金属より成り得る。Ｃ―４はんだボールのため
のパツド位置２８に於ける層２６は、Ｃ―４パツ
ドから上部Cr層を選択的に除去する、62ｇ／
の過マンガン酸カリウム（KMnO4）及び20ｇ／
のHaOH溶液を用いた食刻の如き技術によつ
て除去されることが好ましい。 フアン・アウト金属化領域の各層及び上部表面
金属化領域の各層を付着するために用いられる方
法は、１工程によるリフト・オフ方法又は１工程
による蒸着方法である。それから、構造体全体が
ポリイミドの如き重合体の被膜より成る層２９で
被覆され、そして上記ポリイミド層２９がＣ―４
パツド位置２８及びECパツド位置２７に於て反
応性イオン食刻により除去される。Ｃ―４パツド
位置２８に於けるCrは、層２６に於けるCr又は
他の金属を食刻する食刻剤によつて除去される。
Crのための食刻剤からECパツド位置２７を保護
するためには、何らCrを食刻したくない位置に
通常のフオトレジスト被膜が選択的に付着され
る。 第３．１図は第２図の構造体の他の変形を示し
ている。基板３０上の下方の４つの層３１乃至３
４は、第２図に於ける基板２０上の下方の４つの
層２１乃至２４と同様であり、上層３５が第２図
の層２５と同様に同一の厚さのCu又は他の同等
の金属より成る。第２図の場合と異なる点は、層
３５がECパツド位置３７に於て食刻されそして
Ｃ―４はんだボール・パツド位置３８に於て食刻
されていないことである。この場合には、銅の食
刻が、１の脱イオン水中に於ける0.35ｇの
FeCl3の溶液によつて行われる。 この場合の素子の製造方法は、始めに１工程の
金属層の蒸着を用い、次に１工程のフオトレジス
ト及び余分の金属のリフト・オフを用いる。リフ
ト・オフ工程により得られた構造体がポリイミド
層で被覆される。Ｃ―４パツド位置３８及びEC
パツド位置３７に於て、開孔が、窒化シリコンの
如き適当なマスクを経て、反応性イオン食刻によ
り形成される。 Ｃ―４パツド位置３８がフオトレジストにより
マスクされ、それら層３４及び３５に於ける銅が
ECパツド位置３７に於て食刻されて、層３４に
於けるCr又は同等の金属が露出される。 第３．２図は、第３．１図の構造体の変形を示
している。この場合には、第３．１図の層３３及
び３４が除かれており、層３２′及び３５′が第
３．１図の層３２及び３５とは異なる金属より成
つている。層３２′は好ましくはAlより成る、層
３５′は好ましくはNiより成り、該層３５′が第
３１図の場合と同様にECパツド位置３７に於て
除去されている。 第３．３図も、第３．１図の構造体の他の変形
を示している。この場合には、第３．１図の層３
４が除かれており、層３２はCu及びAuの如き
種々の金属より成り、層３５′はNi又はCuより成
る。次の表Ｉは、用いられ得る種々の層の組合せ
を示す。
り、更に具体的に云えば、はんだボンデイング及
びワイヤ・ボンデイングのための導体路及び接続
パツドの金属化領域を有するパツケージ基板に係
る。 〔従来技術〕 多層セラミツクのチツプ支持体の上面には、
各々Ｃ―４はんだボール・パツドの配列体を有す
るチツプ領域が配置されており、それらのＣ―４
はんだボール・パツドは、上記チツプ支持体にボ
ンデイングされるべきチツプの下面に支持されて
いるPb／Snはんだボールを、該はんだボールの
ボンデイング温度よりも高い温度に加熱してそれ
らのはんだボールを上記チツプ支持体上のはんだ
ボール・パツドにはんだボンデイングさせること
により、上記チツプに接続が設けられる様に適合
されている。それらのはんだボール・パツド位置
及びチツプ支持体上又はチツプ支持体中の他の位
置の間には、絶縁層の下でチツプ支持体の上面に
沿つて延びる、謂ゆるフアン・アウト金属化領域
が接続されている。チツプ支持体の表面の或る位
置に於ては、フアン・アウト金属領域に接続され
るべき技術変更（EC）用の配線にも用いられ得
るパツドを形成することが必要である。しかしな
がら、EC配線は、超音波振動技術又は熱圧着技
術のいずれかによるワイヤ・ボンデイングの方法
によつてパツドに接続される。はんだボンデイン
グのための金属化領域の条件と、ワイヤ・ボンデ
イング技術のための金属化領域の条件とは異な
る。その結果、導体路接続のための金属構造体
と、チツプを接続するための構造体と、EC接続
又はボンデイングのために適合された構造体とが
存在する。従つて、上部表面金属化領域が複雑化
されてきており、用いられる材料は多数の選択的
金属付着工程を必要としている。例えば、チツプ
のパツケージングに於ける１つの系に於ては、は
んだパツドはMo―Ni―Au層のサイドイツチ体
より成り、ECパツド及び導体路は、Auの厚い被
膜で被覆されたMo―Ni層より成る。その様な金
属層の配列体が、多層のフアン・アウト金属化領
域上に付着される。その様な状況の下では、はん
だパツドとECパツド及び導体路との両方には、
全く異なる多工程の方法を用いる必要がある。 米国特許第3607379号の明細書は、シリコンと
共融混合物を形成する金の如き第二の層を基板に
ボンデイングさせるために、例えばクロムの第一
金属層を支持している、絶縁性アルミナ・セラミ
ツクのウエハより成る相互接続基板を開示してい
る。上記金層上には、溶接可能な又は錫鉛ではん
だ付け可能なニツケル被膜の如き第三の層が付着
される。それらの被膜は、超小型素子の相互接続
に適した多数の金及びニツケルのパツドを形成す
るために、フオトリソグラフイ技術により食刻さ
れる。ダイオードからのリード線は、クロム層の
上方のニツケル・パツドへ、溶接により接続され
る。金のワイヤは、金層上の露出されたパツドへ
熱的にボンデイングされる。金の被膜又はパツド
は、抵抗素子、半導体素子及び他の構成素子が、
金―シリコン共融混合物を形成することによつて
又は金のワイヤが熱圧着又は超音波ボンデイング
により取付けられることによつて、相互接続され
得る、表面を与える。ニツケル・パツドは、超小
型素子又は外部リード線が錫−鉛はんだ付け又は
溶接される表面を与える。又は、付着層を形成す
る第一層は、Cr、Ti又はAlより成る。第二層は、
Au又はAgの如き金属より成る。熱圧着ボンデイ
ング又は超音波ボンデイングによりボンデイング
される第三層は、Rh、Ag、Cu、Ni又は同種の
ものより成るが、好ましくは、はんだ付け可能で
あり、溶接可能であり、そして金―ニツケル層へ
の物理的に安定な電気的接続を可能にするNi及
びCuより成る。一方本発明に於てははんだボン
デイングはAu、Cu又はNiより成る群から選択さ
れた金属に施されるべきであり、超音波又は熱圧
着によるはんだを用いないボンデイングはAu、
Cr、Ti、Al又はCoより成る群から選択された金
属に施されるべきである。前述の米国特許第
3607379号の明細書は、Au又はAgに対する超音
波又は熱圧着ボンデイングについて開示してい
る。従つて、はんだパツドにAuを用いた場合に
は、はんだボンデイング用の金属に於て或る程度
の類似が存在するが、はんだボンデイング用の他
の金属並びに熱圧着及び超音波ボンデイング用の
金属は極めて異なつている。前述の米国特許第
3607379号の明細書の技術を用いた場合には、熱
サイクルが反復的に加えられたとき、銅の導体と
はんだ中の錫との間に厚い金属間化合物が形成さ
れて導体路が破壊される可能性が大きい。 米国特許第3843911号の明細書は、基板上に銅
と、Ni、Cr及びMoから選択された中間のめつき
層と、Auより成る上層とより成る接点パツドに
ついて開示している。上記パツドの上部の金層に
金のワイヤがオーミツク・ボンデイングによりボ
ンデイングされる。 米国特許第4231154号の明細書は、はんだボン
デイングにより装着されたチツプを支持するポリ
イミド上のプリント回路用のCr―Cu―Cr金属化
領域の形成について開示しており、Cr―Cu―Cr
の積重ねに於ける一部のCrを剥離させることに
より形成されるCuより成るパツドを示している。
Ｃ―４はんだボールが、露出された上記Cu層に
ボンデイングされる。はんだボンデイングと異な
る形のボンデイングを上面に用いることについて
は何ら提案されていない。ピンも、異なる位置に
於て、はんだボンデイングにより金属化領域にボ
ンデイングされる。 本発明の概要 本発明の目的は、高性能のチツプ・パツケージ
ング・モジユールの上部表面のための簡単化され
た金属薄膜構造体を提供することである。 本発明の他の目的は、接続パツド又は端子に接
続されるワイヤに超音波又は熱圧着ボンデイング
が行われ得る、金を含む又は金を含まない、薄膜
構造体を提供することである。 本発明の他の目的は、製造中、或は修理中のは
んだ再溶融又は回路動作中に生じる熱による熱サ
イクルによつて生じた熱的疲労による応力のため
に、電気抵抗を増加させがちでありそしてもろく
破壊され易い弱い金属間合金を生じがちである、
金属間の合金化を除くために、フアン・アウト金
属化領域をはんだパツド金属化領域から分離させ
る、障壁層を有する薄膜構造体を提供することで
ある。換言すれば、本発明は、はんだ付けされる
領域に於て多くの熱サイクルが用いられた後も導
電性及び構造の一体性が維持され得る、はんだボ
ンデイングが行われる多層薄膜構造体を提供す
る。 本発明の更に他の目的は、パツケージング・モ
ジユールに取付けられるべきワイヤが圧着され
る、ワイヤ・ボンデイング用薄膜構造体を提供す
ることである。 本発明の実施例 第１図は、LSIチツプを支持するために用いら
れる基板を示す断面図である。ガラス、ポリイミ
ド又はセラミツクより成る基板１０が、Cr、Ti、
又はTi、Zr、Hf、Ｖ、Nb、Ta、Cr、Mo及びＷ
より成る群から選択された他の第IVB、VB又は
VIB族の金属の如き材料より成る、約80nmの薄
い付着層１１で被覆されている。次の層１２は、
約7000nm（約5000乃至10000nmの範囲）の、Cu
の如き導体金属の層であり、該導体金属層１２
は、上述の金属の群から選択された、Cr、Ti等
の如き金属の薄い層１３で被覆されている。層１
１，１２及び１３は、チツプ・パツケージの上部
表面内を横方向に接続するチツプのフアン・アウ
ト金属化領域の導体サンドイツチ体を構成してい
る。導体サンドイツチ体上の上部表面金属化領域
は層１４，１５及び１６より成り、それらは、フ
アン・アウト金属化領域上に配置された、チツプ
接続パツド位置１８及び技術変更（EC）パツド
位置１７の如き、端子パツド位置（Ｃ―４はんだ
ボール接続用）に於て接続される。層１４は、
CrからCuへ段階的に変化する、40nmのCr及び
40nmのCuより成る。層１５は210nm（100乃至
400nmの範囲）のCuより成り、層１６は80nmの
Auより成る。その構造体は、標準的薄膜技術を
用いることによつて形成される。層１１乃至１６
は、蒸着又はスパツタリングの如き真空付着技術
により付着され得る。小さなパターンの場合に
は、金属が、フオトレジストの被膜で被覆された
ポリスルホンの如きリフト・オフ・マスク中に付
着される。従来の手段により、上記マスクが露光
され、開孔が該マスク中に形成されて、所望の金
属化領域パターンが設けられる。第１図の場合に
は、上部表面金属化領域の金属１４，１５及び１
６が、フアン・アウト金属化領域の金属層１１，
１２及び１３の全体の上に付着されている。これ
は、製造方法を簡単にする。上記金属層１１乃至
１６のすべてが付着された後、ポリスルホンがｎ
―メチル・ピロリドンの溶剤より溶解され、レジ
スト、残されているポリスルホン及び該レジスト
上の金属層がすべて基板１０からリフト・オフさ
れて、所望の金属化領域が残される。又は、マス
ク開孔の寸法が約0.0254nm以上の場合には、Mo
の金属マスクが用いられる。その場合には、金属
層１１乃至１６が上記マスクを経て基板上に所望
のパターンに付着される。それから、構造体の他
の部分の表面全体及び基板の露出面が金属層１６
を覆う、ポリイミド、SiO2又はSi3N4の如き誘電
体被膜１９で被覆される。次に、Ｃ―４はんだボ
ール接続のためのチツプ接続パツド位置１８及び
超音波又は熱圧着によるワイヤ・ボンデイング技
術によりパツドに接続されねばならないワイヤを
接続するためのECパツド位置１７に接続を設け
るために、層１６の上面に達する迄、ポリイミド
層１９中に開孔が形成される。上層１６が金（又
は、Pd、Pt、Rh或はAgの如き、同等の貴金属）
より成るので、はんだボールのためのはんだボン
デイング技術及びECワイヤのためのワイヤ・ボ
ンデイング技術の両方が同一の層１６の表面に用
いられ得る。 第２図は、第１図の構造体の１変形を示してい
る。この場合にも、フアン・アウト金属化領域を
形成する下方の３つの層２１，２２及び２３は
各々、第１図の層１１，１２及び１３の場合の好
ましい値及び材料と全く同様に、80nmのCr、
7000nmのCu及び100nmのCrより成ることが好ま
しい。 次の層２４及び２５も、第１図の層１４及び１
５の場合と同様である。しかしながら、上層２６
は、厚さ約80nmのCrより成る。Cr金属は、Ｃ―
４はんだボール接続を用いるはんだボンデイング
には不適当なので、Ｃ―４はんだボール・パツド
位置２８に於てCrが除去されている。この場合
にも、層２１，２３及び２６は、Ti又は他の第
IVB、VB或はVIB族の金属の如きCrと同様な他
の金属より成り得る。Ｃ―４はんだボールのため
のパツド位置２８に於ける層２６は、Ｃ―４パツ
ドから上部Cr層を選択的に除去する、62ｇ／
の過マンガン酸カリウム（KMnO4）及び20ｇ／
のHaOH溶液を用いた食刻の如き技術によつ
て除去されることが好ましい。 フアン・アウト金属化領域の各層及び上部表面
金属化領域の各層を付着するために用いられる方
法は、１工程によるリフト・オフ方法又は１工程
による蒸着方法である。それから、構造体全体が
ポリイミドの如き重合体の被膜より成る層２９で
被覆され、そして上記ポリイミド層２９がＣ―４
パツド位置２８及びECパツド位置２７に於て反
応性イオン食刻により除去される。Ｃ―４パツド
位置２８に於けるCrは、層２６に於けるCr又は
他の金属を食刻する食刻剤によつて除去される。
Crのための食刻剤からECパツド位置２７を保護
するためには、何らCrを食刻したくない位置に
通常のフオトレジスト被膜が選択的に付着され
る。 第３．１図は第２図の構造体の他の変形を示し
ている。基板３０上の下方の４つの層３１乃至３
４は、第２図に於ける基板２０上の下方の４つの
層２１乃至２４と同様であり、上層３５が第２図
の層２５と同様に同一の厚さのCu又は他の同等
の金属より成る。第２図の場合と異なる点は、層
３５がECパツド位置３７に於て食刻されそして
Ｃ―４はんだボール・パツド位置３８に於て食刻
されていないことである。この場合には、銅の食
刻が、１の脱イオン水中に於ける0.35ｇの
FeCl3の溶液によつて行われる。 この場合の素子の製造方法は、始めに１工程の
金属層の蒸着を用い、次に１工程のフオトレジス
ト及び余分の金属のリフト・オフを用いる。リフ
ト・オフ工程により得られた構造体がポリイミド
層で被覆される。Ｃ―４パツド位置３８及びEC
パツド位置３７に於て、開孔が、窒化シリコンの
如き適当なマスクを経て、反応性イオン食刻によ
り形成される。 Ｃ―４パツド位置３８がフオトレジストにより
マスクされ、それら層３４及び３５に於ける銅が
ECパツド位置３７に於て食刻されて、層３４に
於けるCr又は同等の金属が露出される。 第３．２図は、第３．１図の構造体の変形を示
している。この場合には、第３．１図の層３３及
び３４が除かれており、層３２′及び３５′が第
３．１図の層３２及び３５とは異なる金属より成
つている。層３２′は好ましくはAlより成る、層
３５′は好ましくはNiより成り、該層３５′が第
３１図の場合と同様にECパツド位置３７に於て
除去されている。 第３．３図も、第３．１図の構造体の他の変形
を示している。この場合には、第３．１図の層３
４が除かれており、層３２はCu及びAuの如き
種々の金属より成り、層３５′はNi又はCuより成
る。次の表Ｉは、用いられ得る種々の層の組合せ
を示す。
【表】
組合せＢに於ては、AuとNiとの間の拡散障壁
として、Crの代りにCoが用いられている。更に、
層３５′は、ECパツド位置３７に於ける部分の
Ni又はCuが食刻により除去されることを明確に
示すために、カツコで示されている。組合せＣの
場合には、食刻は、第３．１図の場合と同様に
FeCl3溶液を用いて行われる。Niを食刻する場合
に用いられる食刻剤は、硝酸溶液である。その他
の基本的製造方法は第３１図の場合と同様であ
る。 第４．１図は第１図の構造体の更に他の変形を
示している。下方の層４１，４２及び４３は、第
１図等の場合と同様に、通常のフアン・アウト金
属化領域に於ける80nmのCr、7000nmのCu及び
80nmのCrより成り、Ｃ―４金属化領域の層４４
及び４５がＣ―４パツド位置４８のための開孔中
及びその端部上に付着されている。層４４はCr
からCuへ段階的に変化する各々40nmのCr及び
Cuより成る。更に、上記開孔中の上層４５は、
Ｃ―４はんだボール接続に適合された、約210nm
のCuより成る。 第４．２図は第４．１図の構造体の変形を示し
ている。この場合には、層４３が除かれており、
層４２′はAl又はAl合金等のAlと同等の金属又は
Auの如き金属より成る。Alは、超音波ボンデイ
ングの如きワイヤ・ボンデイング処理中に容易に
分散される薄い酸化物の保護層を形成するので、
ECパツド位置４７に於て露出される材料として
用いられ得る。層４１は、Cr又は前述のTi等の
如きCrと同等の金属より成る。Ｃ―４はんだボ
ール・パツド位置４８上の層４５′は、Ni、又は
Cu、Pd、Pt等のNiと同等の如き金属より成る。 第４．３図は第４．１図の構造体の異なる変形
を示している。この場合には、第４．１図のＣ―
４パツド位置４８に於ける層４４の代りに、Ni
又はCuの如き異なる金属の層４５″が設けられて
おり層４５″上には第４．１図の金属層４５は設
けられていない。次の表は、第４．３図の構造
体に於て用いられ得る種々の層の組合せを示す。
として、Crの代りにCoが用いられている。更に、
層３５′は、ECパツド位置３７に於ける部分の
Ni又はCuが食刻により除去されることを明確に
示すために、カツコで示されている。組合せＣの
場合には、食刻は、第３．１図の場合と同様に
FeCl3溶液を用いて行われる。Niを食刻する場合
に用いられる食刻剤は、硝酸溶液である。その他
の基本的製造方法は第３１図の場合と同様であ
る。 第４．１図は第１図の構造体の更に他の変形を
示している。下方の層４１，４２及び４３は、第
１図等の場合と同様に、通常のフアン・アウト金
属化領域に於ける80nmのCr、7000nmのCu及び
80nmのCrより成り、Ｃ―４金属化領域の層４４
及び４５がＣ―４パツド位置４８のための開孔中
及びその端部上に付着されている。層４４はCr
からCuへ段階的に変化する各々40nmのCr及び
Cuより成る。更に、上記開孔中の上層４５は、
Ｃ―４はんだボール接続に適合された、約210nm
のCuより成る。 第４．２図は第４．１図の構造体の変形を示し
ている。この場合には、層４３が除かれており、
層４２′はAl又はAl合金等のAlと同等の金属又は
Auの如き金属より成る。Alは、超音波ボンデイ
ングの如きワイヤ・ボンデイング処理中に容易に
分散される薄い酸化物の保護層を形成するので、
ECパツド位置４７に於て露出される材料として
用いられ得る。層４１は、Cr又は前述のTi等の
如きCrと同等の金属より成る。Ｃ―４はんだボ
ール・パツド位置４８上の層４５′は、Ni、又は
Cu、Pd、Pt等のNiと同等の如き金属より成る。 第４．３図は第４．１図の構造体の異なる変形
を示している。この場合には、第４．１図のＣ―
４パツド位置４８に於ける層４４の代りに、Ni
又はCuの如き異なる金属の層４５″が設けられて
おり層４５″上には第４．１図の金属層４５は設
けられていない。次の表は、第４．３図の構造
体に於て用いられ得る種々の層の組合せを示す。
第１図はフアン・アウト金属化領域並びに該領
域上のはんだパツド及び他のボンデイング・パツ
ドを含む上部表面金属化領域を有する、LSIチツ
プを支持するために適している、本発明による基
板の一部を示す断面図、第２図は第１図の構造体
の１変形を示す断面図、第３．１図は第１図の構
造体の他の変形を示す断面図、第３．２図及び第
３．３図は第３．１図の構造体の変形を示す断面
図、第４．１図は第１図の構造体の更に他の変形
を示す断面図、第４．２図及び第４．３図は各々
第４．１図の構造体の変形を示す断面図である。 １０……基板、１１，１２，１３……フアン・
アウト金属化領域、１４，１５，１６……上部表
面金属化領域、１７……ECパツド位置、１８…
…チツプ接続パツド位置（Ｃ―４はんだボール・
パツド位置）、１９……誘電体被膜（ポリイミド
層）。
域上のはんだパツド及び他のボンデイング・パツ
ドを含む上部表面金属化領域を有する、LSIチツ
プを支持するために適している、本発明による基
板の一部を示す断面図、第２図は第１図の構造体
の１変形を示す断面図、第３．１図は第１図の構
造体の他の変形を示す断面図、第３．２図及び第
３．３図は第３．１図の構造体の変形を示す断面
図、第４．１図は第１図の構造体の更に他の変形
を示す断面図、第４．２図及び第４．３図は各々
第４．１図の構造体の変形を示す断面図である。 １０……基板、１１，１２，１３……フアン・
アウト金属化領域、１４，１５，１６……上部表
面金属化領域、１７……ECパツド位置、１８…
…チツプ接続パツド位置（Ｃ―４はんだボール・
パツド位置）、１９……誘電体被膜（ポリイミド
層）。
Claims (1)
- １ パツド表面間の接続のために基板の表面の近
傍に形成されたフアン・アウト金属化領域を含む
集積回路用パツケージ基板であつて、上記パツド
表面は、はんだボンデイング及びはんだを用いな
いボンデイングによる上記基板への接続に適合さ
れており、はんだを用いないボンデイングのため
の上記パツド表面がAu、Cr、Ti、Al及びCoよ
り成る群から選択された金属から成り、はんだボ
ンデイングのための上記パツド表面がAu、Cu及
びNiより成る群から選択された金属より成る、
パツケージング基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/394,014 US4463059A (en) | 1982-06-30 | 1982-06-30 | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding |
| US394014 | 1989-08-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599952A JPS599952A (ja) | 1984-01-19 |
| JPH0145976B2 true JPH0145976B2 (ja) | 1989-10-05 |
Family
ID=23557182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58068516A Granted JPS599952A (ja) | 1982-06-30 | 1983-04-20 | パツケ−ジング基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4463059A (ja) |
| EP (2) | EP0270752A1 (ja) |
| JP (1) | JPS599952A (ja) |
| DE (1) | DE3379820D1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
| JPS60214544A (ja) * | 1984-04-06 | 1985-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 絶縁材料に金属を密着して付着させる方法 |
| US4810671A (en) * | 1986-06-12 | 1989-03-07 | Intel Corporation | Process for bonding die to substrate using a gold/silicon seed |
| US4771018A (en) * | 1986-06-12 | 1988-09-13 | Intel Corporation | Process of attaching a die to a substrate using gold/silicon seed |
| JPS63110765A (ja) * | 1986-10-29 | 1988-05-16 | Sumitomo Metal Mining Co Ltd | Ｉｃ用リ−ドフレ−ム |
| JPS63119552A (ja) * | 1986-11-07 | 1988-05-24 | Sharp Corp | Ｌｓｉチツプ |
| US4974056A (en) * | 1987-05-22 | 1990-11-27 | International Business Machines Corporation | Stacked metal silicide gate structure with barrier |
| DD274967A3 (de) * | 1987-11-18 | 1990-01-10 | Akad Wissenschaften Ddr | Weichlötbare Dünnschicht in einer ein- oder mehrschichtigen Metallisierung |
| JPH0734449B2 (ja) * | 1987-11-30 | 1995-04-12 | 三菱電機株式会社 | 半導体装置の電極接合部構造 |
| US4985310A (en) * | 1988-04-08 | 1991-01-15 | International Business Machines Corp. | Multilayered metallurgical structure for an electronic component |
| JPH0732158B2 (ja) * | 1988-04-08 | 1995-04-10 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子部品のための多層金属構造 |
| US4840302A (en) * | 1988-04-15 | 1989-06-20 | International Business Machines Corporation | Chromium-titanium alloy |
| US5048744A (en) * | 1988-12-23 | 1991-09-17 | International Business Machines Corporation | Palladium enhanced fluxless soldering and bonding of semiconductor device contacts |
| US5225711A (en) * | 1988-12-23 | 1993-07-06 | International Business Machines Corporation | Palladium enhanced soldering and bonding of semiconductor device contacts |
| JP2840271B2 (ja) * | 1989-01-27 | 1998-12-24 | キヤノン株式会社 | 記録ヘッド |
| JP2688446B2 (ja) * | 1990-03-26 | 1997-12-10 | 株式会社日立製作所 | 多層配線基板およびその製造方法 |
| US5224022A (en) * | 1990-05-15 | 1993-06-29 | Microelectronics And Computer Technology Corporation | Reroute strategy for high density substrates |
| DE4115316A1 (de) * | 1990-09-07 | 1992-03-12 | Telefunken Systemtechnik | Duennfilm-mehrlagenschaltung und verfahren zur herstellung von duennfilm-mehrlagenschaltungen |
| US5266522A (en) * | 1991-04-10 | 1993-11-30 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
| US5175609A (en) * | 1991-04-10 | 1992-12-29 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
| US5474834A (en) * | 1992-03-09 | 1995-12-12 | Kyocera Corporation | Superconducting circuit sub-assembly having an oxygen shielding barrier layer |
| JP3198661B2 (ja) * | 1992-10-14 | 2001-08-13 | 株式会社村田製作所 | 誘電体共振器装置およびその実装構造 |
| US5427983A (en) | 1992-12-29 | 1995-06-27 | International Business Machines Corporation | Process for corrosion free multi-layer metal conductors |
| US5367195A (en) * | 1993-01-08 | 1994-11-22 | International Business Machines Corporation | Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal |
| DE19533169C2 (de) * | 1995-09-08 | 2002-02-07 | Fraunhofer Ges Forschung | Lotdepotträger |
| DE19639438A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Ag | Halbleiterkörper mit Lotmaterialschicht |
| US6197435B1 (en) * | 1997-11-07 | 2001-03-06 | Denki Kagaku Kogyo Kabushiki Kaisha | Substrate |
| US6271111B1 (en) * | 1998-02-25 | 2001-08-07 | International Business Machines Corporation | High density pluggable connector array and process thereof |
| US6164523A (en) * | 1998-07-01 | 2000-12-26 | Semiconductor Components Industries, Llc | Electronic component and method of manufacture |
| US6511901B1 (en) * | 1999-11-05 | 2003-01-28 | Atmel Corporation | Metal redistribution layer having solderable pads and wire bondable pads |
| CN1314225A (zh) * | 2000-02-18 | 2001-09-26 | 德克萨斯仪器股份有限公司 | 铜镀层集成电路焊点的结构和方法 |
| JP4136648B2 (ja) * | 2002-12-26 | 2008-08-20 | 日本碍子株式会社 | 異種材料接合体及びその製造方法 |
| US7319277B2 (en) * | 2003-05-08 | 2008-01-15 | Megica Corporation | Chip structure with redistribution traces |
| TWI317548B (en) * | 2003-05-27 | 2009-11-21 | Megica Corp | Chip structure and method for fabricating the same |
| US7303698B2 (en) * | 2003-11-19 | 2007-12-04 | E.I. Du Pont De Nemours And Company | Thick film conductor case compositions for LTCC tape |
| US7394161B2 (en) * | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
| US7425767B2 (en) * | 2004-07-14 | 2008-09-16 | Megica Corporation | Chip structure with redistribution traces |
| US7731812B2 (en) * | 2004-10-19 | 2010-06-08 | E.I. Du Pont De Nemours And Company | Thick film conductor case compositions for LTCC tape |
| US8637983B2 (en) * | 2008-12-19 | 2014-01-28 | Ati Technologies Ulc | Face-to-face (F2F) hybrid structure for an integrated circuit |
| US8652649B2 (en) * | 2009-07-10 | 2014-02-18 | Xtalic Corporation | Coated articles and methods |
| US9257341B2 (en) | 2013-07-02 | 2016-02-09 | Texas Instruments Incorporated | Method and structure of packaging semiconductor devices |
| US20150008566A1 (en) * | 2013-07-02 | 2015-01-08 | Texas Instruments Incorporated | Method and structure of panelized packaging of semiconductor devices |
| US20160005705A1 (en) * | 2014-07-01 | 2016-01-07 | Texas Instruments Incorporated | Structure and Method of Batch-Packaging Low Pin Count Embedded Semiconductor Chips |
| US10879144B2 (en) | 2018-08-14 | 2020-12-29 | Texas Instruments Incorporated | Semiconductor package with multilayer mold |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3607379A (en) * | 1968-01-22 | 1971-09-21 | Us Navy | Microelectronic interconnection substrate |
| US3843911A (en) * | 1969-12-24 | 1974-10-22 | Texas Instruments Inc | Continuous film transistor fabrication process |
| US3777220A (en) * | 1972-06-30 | 1973-12-04 | Ibm | Circuit panel and method of construction |
| FR2201542B1 (ja) * | 1972-10-02 | 1977-09-09 | Bendix Corp | |
| DE2554691C2 (de) * | 1974-12-10 | 1982-11-18 | Western Electric Co., Inc., 10038 New York, N.Y. | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung |
| US4231154A (en) * | 1979-01-10 | 1980-11-04 | International Business Machines Corporation | Electronic package assembly method |
-
1982
- 1982-06-30 US US06/394,014 patent/US4463059A/en not_active Expired - Lifetime
-
1983
- 1983-04-20 JP JP58068516A patent/JPS599952A/ja active Granted
- 1983-06-01 EP EP87113394A patent/EP0270752A1/en not_active Ceased
- 1983-06-01 EP EP83105438A patent/EP0097833B1/en not_active Expired
- 1983-06-01 DE DE8383105438T patent/DE3379820D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0097833A3 (en) | 1985-10-30 |
| EP0270752A1 (en) | 1988-06-15 |
| EP0097833B1 (en) | 1989-05-03 |
| EP0097833A2 (en) | 1984-01-11 |
| JPS599952A (ja) | 1984-01-19 |
| DE3379820D1 (en) | 1989-06-08 |
| US4463059A (en) | 1984-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0145976B2 (ja) | ||
| USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| US6144100A (en) | Integrated circuit with bonding layer over active circuitry | |
| EP0398485B1 (en) | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation | |
| JP2589940B2 (ja) | 相互接続構造 | |
| KR0135739B1 (ko) | 반도체 칩에 전기적 상호접속을 제공하기 위한 구조물 및 그의 제조방법 | |
| US20040206801A1 (en) | Electronic devices including metallurgy structures for wire and solder bonding | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| WO2001035462A1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
| KR20050105223A (ko) | 집적회로 기판의 선택적 범핑 방법 및 그 구조 | |
| KR20010067448A (ko) | 반도체 장치의 구리 상호 접속을 위한 와이어 본딩 방법 | |
| JP3373324B2 (ja) | バンプｉｃパッケージ用薄膜回路金属システム | |
| US5198695A (en) | Semiconductor wafer with circuits bonded to a substrate | |
| JPH0214796B2 (ja) | ||
| KR20030016773A (ko) | 솔더 터미널 및 그 제조방법 | |
| US6069026A (en) | Semiconductor device and method of fabrication | |
| EP1193750B1 (en) | Micro soldering method and apparatus | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| US5633047A (en) | Electronic devices having metallurgies containing copper-semiconductor compounds | |
| US6338973B1 (en) | Semiconductor device and method of fabrication | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPS5850421B2 (ja) | 薄膜回路 |