JP2688446B2 - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法Info
- Publication number
- JP2688446B2 JP2688446B2 JP2073491A JP7349190A JP2688446B2 JP 2688446 B2 JP2688446 B2 JP 2688446B2 JP 2073491 A JP2073491 A JP 2073491A JP 7349190 A JP7349190 A JP 7349190A JP 2688446 B2 JP2688446 B2 JP 2688446B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- multilayer wiring
- board according
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 102
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000010408 film Substances 0.000 claims description 52
- 229920001721 polyimide Polymers 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 25
- 230000006641 stabilisation Effects 0.000 claims description 18
- 238000011105 stabilization Methods 0.000 claims description 18
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims description 16
- 229910052863 mullite Inorganic materials 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 239000007864 aqueous solution Substances 0.000 claims description 11
- 235000019353 potassium silicate Nutrition 0.000 claims description 9
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 7
- 230000000087 stabilizing effect Effects 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000007654 immersion Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 description 39
- 238000005530 etching Methods 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- NWZSZGALRFJKBT-KNIFDHDWSA-N (2s)-2,6-diaminohexanoic acid;(2s)-2-hydroxybutanedioic acid Chemical compound OC(=O)[C@@H](O)CC(O)=O.NCCCC[C@H](N)C(O)=O NWZSZGALRFJKBT-KNIFDHDWSA-N 0.000 description 5
- IKDUDTNKRLTJSI-UHFFFAOYSA-N hydrazine monohydrate Substances O.NN IKDUDTNKRLTJSI-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000010301 surface-oxidation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013007 heat curing Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、多層配線基板およびその製造方法に係わ
り、特に、耐薬品性やヒロックスまたはホイスカ発生防
止に優れた金属層構成を有する薄膜多層化を実現した多
層配線基板およびその製造方法に関する。
り、特に、耐薬品性やヒロックスまたはホイスカ発生防
止に優れた金属層構成を有する薄膜多層化を実現した多
層配線基板およびその製造方法に関する。
[従来の技術] 従来、電子計算機等において使用されている多層配線
基板は、基板上に配線層と絶縁層とを交互に積層して形
成され、上下の配線層の接続は、絶縁層に設けたスルー
ホールを介して行われている。このような多層配線基板
に使用される絶縁層の材料は、ガラス転位点が高く耐熱
性に優れ、熱膨張率が小さくてスルーホールの加工精度
を確保しやすい等の特性を要求されるが、かかる要求に
応えるものとして一般にポリイミド系樹脂が使用されて
いる。
基板は、基板上に配線層と絶縁層とを交互に積層して形
成され、上下の配線層の接続は、絶縁層に設けたスルー
ホールを介して行われている。このような多層配線基板
に使用される絶縁層の材料は、ガラス転位点が高く耐熱
性に優れ、熱膨張率が小さくてスルーホールの加工精度
を確保しやすい等の特性を要求されるが、かかる要求に
応えるものとして一般にポリイミド系樹脂が使用されて
いる。
絶縁層にポリイミドを使用する多層配線基板の製造方
法は、ポリイミドを湿式エッチングでパターン形成する
方法(例えば、第33回エレクトロニック コンポーネン
ツ コンファレンス第610頁〜第615頁,1983(33rd,Elec
tronic Components Conferrence,pp610〜615,1983)、
以下、湿式エッチング法という)と、感光性ポリイミド
を使用してパターン形成する方法(例えば、第34回エレ
クトロニック コンポーネンツ コンファレンス第82頁
〜第87頁,1984(34rd,Electronic Components Conferre
nce,pp82〜87,1984)、以下、感光性ポリイミド法とい
う)とがある。
法は、ポリイミドを湿式エッチングでパターン形成する
方法(例えば、第33回エレクトロニック コンポーネン
ツ コンファレンス第610頁〜第615頁,1983(33rd,Elec
tronic Components Conferrence,pp610〜615,1983)、
以下、湿式エッチング法という)と、感光性ポリイミド
を使用してパターン形成する方法(例えば、第34回エレ
クトロニック コンポーネンツ コンファレンス第82頁
〜第87頁,1984(34rd,Electronic Components Conferre
nce,pp82〜87,1984)、以下、感光性ポリイミド法とい
う)とがある。
上記湿式エッチング法は、基板上に一旦ポリイミドを
塗布し、加熱硬化(以下、キュアという)により所定の
厚さに形成した後、その上にレジストパターンを形成し
てスルーホール部のエッチングをするから、加工可能な
膜厚は、レジストの耐エッチング液性に依存することに
なるが、Mo等のメタルレジストを使用した場合は、約50
μmにも達する厚さの膜厚が加工可能で、感光性ポリイ
ミド法に比べて、多層配線基板に必要な厚い膜厚のポリ
イミド膜パターンを形成する場合に有利な方法である。
塗布し、加熱硬化(以下、キュアという)により所定の
厚さに形成した後、その上にレジストパターンを形成し
てスルーホール部のエッチングをするから、加工可能な
膜厚は、レジストの耐エッチング液性に依存することに
なるが、Mo等のメタルレジストを使用した場合は、約50
μmにも達する厚さの膜厚が加工可能で、感光性ポリイ
ミド法に比べて、多層配線基板に必要な厚い膜厚のポリ
イミド膜パターンを形成する場合に有利な方法である。
一方、感光性ポリイミド法は、ポリイミド前駆体を露
光・現像によって直接パターン化した後キュアするた
め、感光性被膜の光透過性の関係から10μm以上の厚さ
のポリイミド膜のパターンを形成するのは難しい。
光・現像によって直接パターン化した後キュアするた
め、感光性被膜の光透過性の関係から10μm以上の厚さ
のポリイミド膜のパターンを形成するのは難しい。
[発明が解決しようとする課題] 前記従来の湿式エッチング法および感光性ポリイミド
法は、いずれの方法も、塗布したポリイミド膜のキュア
工程での熱履歴により、配線金属がAlの場合にはヒロッ
クスまたはホイスカの生成および表面酸化が発生し、ま
た、配線金属がCuの場合は表面酸化を起こし易くなり、
多層配線基板における配線間の短絡、または接続部の抵
抗を増大させる問題点となっている。
法は、いずれの方法も、塗布したポリイミド膜のキュア
工程での熱履歴により、配線金属がAlの場合にはヒロッ
クスまたはホイスカの生成および表面酸化が発生し、ま
た、配線金属がCuの場合は表面酸化を起こし易くなり、
多層配線基板における配線間の短絡、または接続部の抵
抗を増大させる問題点となっている。
さらに、湿式エッチング法においては、エッチング時
に、ヒドラジンヒドラート系の溶液や水酸化カリウムの
水溶液等の強塩基性のエッチング液を使用することか
ら、下地配線金属に腐食を発生させるとともに、該腐食
の発生に起因してポリイミド膜のスルーホール下部のテ
ーパ面にアンダーカットを発生させ、該アンダーカット
部での上部配線の段切れを起こして、多層配線基板の電
気的信頼性を損なう問題点を有していた。
に、ヒドラジンヒドラート系の溶液や水酸化カリウムの
水溶液等の強塩基性のエッチング液を使用することか
ら、下地配線金属に腐食を発生させるとともに、該腐食
の発生に起因してポリイミド膜のスルーホール下部のテ
ーパ面にアンダーカットを発生させ、該アンダーカット
部での上部配線の段切れを起こして、多層配線基板の電
気的信頼性を損なう問題点を有していた。
上記湿式エッチング法を、第3図を参照して説明す
る。図において、1はムライト基板、2はムライト基板
1上にスパッタ等で形成されたAlの金属配線層(以下、
Al配線層という)、3はAl配線層2上に形成されたポリ
イミド絶縁膜、4はポリイミド絶縁膜3上に形成された
ポリイミド絶縁膜3のパターニングに必要なエッチング
レジストである。まず、第3図(a)の状態におけるポ
リイミド絶縁膜3を、ヒドラジンヒドラート系のエッチ
ング液(例えば、ヒドラジンヒドラート/エチレンジア
ミン=7/3vol比)を用いてエッチングすると、下地のAl
配線層2が第3図(b)に示すように露出し、この露出
により該露出部のAl配線層2の腐食(以下、Al腐食とい
う)と、それに伴うポリイミド絶縁膜3のスルーホール
7のテーパ面下部に図に点線で示すアンダーカット5と
を発生させる。このAl腐食とアンダーカット5は次第に
成長し、遂には第3図(c)に示す状態になる。つぎ
に、エッチングレジスト4を剥離し、剥離後、上部配線
層6をポリイミド絶縁膜3上にスパッタ等の方法で形成
するが、その場合、形成された上部配線層6が、第3図
(d)に示すように段切れの状態になり、後工程で積層
する金属配線の埋め込み不良、ポリイミド絶縁膜3にお
けるピンホール発生等の不良を誘発する原因となり、多
層配線基板の電気的信頼性を損なうだけでなく、素子歩
留まりを低下させる問題点を有していた。
る。図において、1はムライト基板、2はムライト基板
1上にスパッタ等で形成されたAlの金属配線層(以下、
Al配線層という)、3はAl配線層2上に形成されたポリ
イミド絶縁膜、4はポリイミド絶縁膜3上に形成された
ポリイミド絶縁膜3のパターニングに必要なエッチング
レジストである。まず、第3図(a)の状態におけるポ
リイミド絶縁膜3を、ヒドラジンヒドラート系のエッチ
ング液(例えば、ヒドラジンヒドラート/エチレンジア
ミン=7/3vol比)を用いてエッチングすると、下地のAl
配線層2が第3図(b)に示すように露出し、この露出
により該露出部のAl配線層2の腐食(以下、Al腐食とい
う)と、それに伴うポリイミド絶縁膜3のスルーホール
7のテーパ面下部に図に点線で示すアンダーカット5と
を発生させる。このAl腐食とアンダーカット5は次第に
成長し、遂には第3図(c)に示す状態になる。つぎ
に、エッチングレジスト4を剥離し、剥離後、上部配線
層6をポリイミド絶縁膜3上にスパッタ等の方法で形成
するが、その場合、形成された上部配線層6が、第3図
(d)に示すように段切れの状態になり、後工程で積層
する金属配線の埋め込み不良、ポリイミド絶縁膜3にお
けるピンホール発生等の不良を誘発する原因となり、多
層配線基板の電気的信頼性を損なうだけでなく、素子歩
留まりを低下させる問題点を有していた。
本発明は、上記従来技術の問題点に鑑み、ポリイミド
絶縁膜形成時のプロセスダメージを防止することがで
き、高信頼性で、しかも素子歩留まりの高い多層配線基
板およびその製造方法を提供することを目的とする。
絶縁膜形成時のプロセスダメージを防止することがで
き、高信頼性で、しかも素子歩留まりの高い多層配線基
板およびその製造方法を提供することを目的とする。
[課題を解決するための手段] 上記目的を達成するため、本発明の多層配線基板は、
内層配線と電力供給または/および信号入出力用の端子
とからなる回路を有するセラミック基板の少なくとも片
面に、安定化処理を表面に施した金属配線層と有機絶縁
膜とを交互に積層し、該積層された層の表面層に、LSI
と接続される電力供給または/および信号入出力用の端
子を備えた薄膜回路層を形成する構成にしたものであ
る。
内層配線と電力供給または/および信号入出力用の端子
とからなる回路を有するセラミック基板の少なくとも片
面に、安定化処理を表面に施した金属配線層と有機絶縁
膜とを交互に積層し、該積層された層の表面層に、LSI
と接続される電力供給または/および信号入出力用の端
子を備えた薄膜回路層を形成する構成にしたものであ
る。
そして、前記内層配線には、W,Mo,Cuのうちのいずれ
かの金属材料の使用が好ましく、前記セラミック基板
は、アルミナ,ムライト,SiCのうちのいずれかの組成の
基板であることが好ましい。さらに、前記金属配線層
は、Al,Cuのうちのいずれかの金属材料であることが好
ましく、また、前記有機絶縁膜は、ポリイミド系樹脂で
あることが好ましい。
かの金属材料の使用が好ましく、前記セラミック基板
は、アルミナ,ムライト,SiCのうちのいずれかの組成の
基板であることが好ましい。さらに、前記金属配線層
は、Al,Cuのうちのいずれかの金属材料であることが好
ましく、また、前記有機絶縁膜は、ポリイミド系樹脂で
あることが好ましい。
また、前記安定化処理は、Cr,Mo系の金属コーティン
グであることが望ましく、そして該金属コーティングの
厚さを0.05〜0.5μmにすることが望ましい。
グであることが望ましく、そして該金属コーティングの
厚さを0.05〜0.5μmにすることが望ましい。
一方、本発明の多層配線基板の製造方法は、 (A)、内層配線と電力供給または/および信号入出力
用の端子とからなる回路を有するセラミック基板面に、
表面に安定化処理を施した金属配線層を前記回路に接続
する工程、 (B)、前記金属配線層上に、有機絶縁膜を形成する工
程、 (C)、前記有機絶縁膜に、前記金属配線と上部配線層
を接続するためのスルーホールを形成する工程、 (D)、形成したスルーホールに、前記上部配線層を形
成する工程、 (E)、前記(B),(C),(D)の各工程を所定回
数繰り返す工程、 (F)、前記上部配線層上に、前記有機絶縁膜を形成す
る工程、 (G)、形成された前記有機絶縁膜の表面層に、前記上
部配線層と、電力供給または/および信号入出力用の表
面端子とを接続するためのスルーホールを形成する工
程、 (H)、前記スルーホールに、前記表面端子の層を形成
する工程。
用の端子とからなる回路を有するセラミック基板面に、
表面に安定化処理を施した金属配線層を前記回路に接続
する工程、 (B)、前記金属配線層上に、有機絶縁膜を形成する工
程、 (C)、前記有機絶縁膜に、前記金属配線と上部配線層
を接続するためのスルーホールを形成する工程、 (D)、形成したスルーホールに、前記上部配線層を形
成する工程、 (E)、前記(B),(C),(D)の各工程を所定回
数繰り返す工程、 (F)、前記上部配線層上に、前記有機絶縁膜を形成す
る工程、 (G)、形成された前記有機絶縁膜の表面層に、前記上
部配線層と、電力供給または/および信号入出力用の表
面端子とを接続するためのスルーホールを形成する工
程、 (H)、前記スルーホールに、前記表面端子の層を形成
する工程。
からなる構成にしたものである。
そして、前記多層配線基板の製造方法における安定化
処理は、Cr,Mo系の金属コーティングにより行われるこ
とが望ましく、該金属コーティングの厚さは、0.05〜0.
5μmにすることが望ましい。さらに、前記安定化処理
を、前記金属配線層がAlのとき水ガラス水溶液への浸漬
により行うことが望ましく、また、前記水ガラス水溶液
への浸漬は、水ガラス水溶液濃度1〜20wt%,水ガラス
水溶液温度20〜60℃,浸漬時間0.1〜10minの条件で行う
ことが好ましい。
処理は、Cr,Mo系の金属コーティングにより行われるこ
とが望ましく、該金属コーティングの厚さは、0.05〜0.
5μmにすることが望ましい。さらに、前記安定化処理
を、前記金属配線層がAlのとき水ガラス水溶液への浸漬
により行うことが望ましく、また、前記水ガラス水溶液
への浸漬は、水ガラス水溶液濃度1〜20wt%,水ガラス
水溶液温度20〜60℃,浸漬時間0.1〜10minの条件で行う
ことが好ましい。
一方、前記有機絶縁膜は、ポリイミド系樹脂により行
われることが望ましい。
われることが望ましい。
[作用] 多層配線基板を上記構成としたことにより、多層配線
基板における金属配線層の表面が、多層配線基板の製造
プロセス環境に対して不動態化することが確認され、配
線金属がAlの場合におけるヒロックスまたはホイスカの
生成および表面酸化の発生や、配線金属がCuの場合にお
ける表面酸化の発生等を防止することが可能になり、信
頼性の高い多層配線基板とすることができる。
基板における金属配線層の表面が、多層配線基板の製造
プロセス環境に対して不動態化することが確認され、配
線金属がAlの場合におけるヒロックスまたはホイスカの
生成および表面酸化の発生や、配線金属がCuの場合にお
ける表面酸化の発生等を防止することが可能になり、信
頼性の高い多層配線基板とすることができる。
一方、多層配線基板の製造方法を上記構成としたこと
により、金属配線層の表面を、多層配線基板の製造プロ
セス環境に対して不動態化し、湿式エッチング法におい
て使用するヒドラジンヒドラート系の溶液や水酸化カリ
ウムの水溶液等の強塩基性のエッチング液により発生す
る下地配線金属の腐食や、該腐食の発生に起因して発生
するポリイミド膜のスルーホール下部テーパ面のアンダ
ーカット等を防止可能にして、積層される金属配線の埋
め込み不良や、ポリイミド絶縁膜におけるピンホール発
生等の不良を排除した良好な上部配線層を形成し、信頼
性、素子歩留まりとも高い多層配線基板の製造方法とす
ることができる。
により、金属配線層の表面を、多層配線基板の製造プロ
セス環境に対して不動態化し、湿式エッチング法におい
て使用するヒドラジンヒドラート系の溶液や水酸化カリ
ウムの水溶液等の強塩基性のエッチング液により発生す
る下地配線金属の腐食や、該腐食の発生に起因して発生
するポリイミド膜のスルーホール下部テーパ面のアンダ
ーカット等を防止可能にして、積層される金属配線の埋
め込み不良や、ポリイミド絶縁膜におけるピンホール発
生等の不良を排除した良好な上部配線層を形成し、信頼
性、素子歩留まりとも高い多層配線基板の製造方法とす
ることができる。
[実施例] 以下、本発明の一実施例を第1図および第2図を参照
して説明する。第1図は多層配線基板の一部分の断面
図、第2図は第1図“ア”部の湿式エッチング法による
エッチングプロセス説明図で、前記第3図に対応する図
である。図中、第3図と同符号のものは同じものを示
す。図において、8は厚膜のムライト基板1(グリーン
シートに配線材料の印刷、積層圧着、焼成の工程を経て
形成されている)の内層配線で、配線材料には電気的特
性,ムライト基板1との同時焼結性等の観点からWが使
用されている。この場合、内層配線8の配線材料は前記
WのほかMoまたはCuでもよく、また、セラミック基板は
前記内層配線の配線材料と同様の理由で、ムライト基板
1のほかアルミナまたはSiCでもよい。9は安定化処理
層で、ムライト基板1上面をスパッタクリーニングし、
該上面に低抵抗であるAlをスパッタ法で所定の厚さ(例
えば、4μm)に成膜して形成されたAl配線層2上に、
Crをスパッタ法により例えば、0.15μmの厚さに連続成
膜して形成した不動態膜である。この場合、Al配線層2
はAlと同様に低抵抗であるCuを使用したCu配線層2にし
てもよく、また、安定化処理層9をMo系の金属コーティ
ングとしてもよい。そして、安定化処理層9の金属コー
ティングの厚さは、0.05〜0.5μmの範囲とされる。金
属コーティングの厚さをこの範囲としたのは、この厚さ
以下では安定化処理の効果が得られにくく、反対にこの
厚さ以上の場合は、コーティング膜にクラックが発生し
たり、パターン化の際エッチング精度が得られにくくな
るなどの理由による。10aはAl配線層2のAlと安定化処
理層9のCrとをパターン化して形成した金属配線層、3a
はポリイミド前駆体ワニスを金属配線層10aおよびムラ
イト基板1上にスピンコート法により塗布し、加熱硬化
処理して形成された有機絶縁膜としてのポリイミド絶縁
膜である。この場合、有機絶縁膜としては耐熱性の観点
からポリイミド系樹脂が良い。10b,10c,10dは金属配線
層10aと同様にして形成された金属配線層で、ポリイミ
ド絶縁膜3aと同様にして形成されたポリイミド絶縁膜3
b,3c,3dと交互に積層されている。11は該積層された層
の表面層であるポリイミド絶縁膜3dに形成されたLSIと
接続される端子を備えた薄膜回路層からなる表面端子、
12は表面端子11と同様に薄膜回路層を形成した裏面端子
で、表面端子11と反対側のムライト基板1の面に設けら
れている。
して説明する。第1図は多層配線基板の一部分の断面
図、第2図は第1図“ア”部の湿式エッチング法による
エッチングプロセス説明図で、前記第3図に対応する図
である。図中、第3図と同符号のものは同じものを示
す。図において、8は厚膜のムライト基板1(グリーン
シートに配線材料の印刷、積層圧着、焼成の工程を経て
形成されている)の内層配線で、配線材料には電気的特
性,ムライト基板1との同時焼結性等の観点からWが使
用されている。この場合、内層配線8の配線材料は前記
WのほかMoまたはCuでもよく、また、セラミック基板は
前記内層配線の配線材料と同様の理由で、ムライト基板
1のほかアルミナまたはSiCでもよい。9は安定化処理
層で、ムライト基板1上面をスパッタクリーニングし、
該上面に低抵抗であるAlをスパッタ法で所定の厚さ(例
えば、4μm)に成膜して形成されたAl配線層2上に、
Crをスパッタ法により例えば、0.15μmの厚さに連続成
膜して形成した不動態膜である。この場合、Al配線層2
はAlと同様に低抵抗であるCuを使用したCu配線層2にし
てもよく、また、安定化処理層9をMo系の金属コーティ
ングとしてもよい。そして、安定化処理層9の金属コー
ティングの厚さは、0.05〜0.5μmの範囲とされる。金
属コーティングの厚さをこの範囲としたのは、この厚さ
以下では安定化処理の効果が得られにくく、反対にこの
厚さ以上の場合は、コーティング膜にクラックが発生し
たり、パターン化の際エッチング精度が得られにくくな
るなどの理由による。10aはAl配線層2のAlと安定化処
理層9のCrとをパターン化して形成した金属配線層、3a
はポリイミド前駆体ワニスを金属配線層10aおよびムラ
イト基板1上にスピンコート法により塗布し、加熱硬化
処理して形成された有機絶縁膜としてのポリイミド絶縁
膜である。この場合、有機絶縁膜としては耐熱性の観点
からポリイミド系樹脂が良い。10b,10c,10dは金属配線
層10aと同様にして形成された金属配線層で、ポリイミ
ド絶縁膜3aと同様にして形成されたポリイミド絶縁膜3
b,3c,3dと交互に積層されている。11は該積層された層
の表面層であるポリイミド絶縁膜3dに形成されたLSIと
接続される端子を備えた薄膜回路層からなる表面端子、
12は表面端子11と同様に薄膜回路層を形成した裏面端子
で、表面端子11と反対側のムライト基板1の面に設けら
れている。
つぎに、第1図および第2図を参照して本発明の多層
配線基板の製造方法の一実施例を説明する。まず、厚膜
のムライト基板1を形成し、ムライト基板1上面をスパ
ッタクリーニングした後、該上面にAlをスパッタ法で所
定の厚さ(例えば、4μm)に成膜してAl配線層2を形
成し、ついで、Al配線層2上に不動態膜となるCrを例え
ば、0.15μmの厚さにスパッタ法により連続成膜して積
層膜、つまり安定化処理層9を形成する。この場合、Al
配線層2はCu配線層2にしてもよく、また、安定化処理
層9をMo系の金属コーティングとしてもよい。そして、
安定化処理層9の金属コーティングの厚さは、0.05〜0.
5μmの範囲とされる。つぎに、Al配線層2のAlと安定
化処理層9のCrとを、公知のホトエッチングプロセスに
よりパターン化して金属配線層10aを形成し、ムライト
基板1の回路に接続する。ついで、ポリイミド前駆体ワ
ニスを金属配線層10aおよびムライト基板1上にスピン
コート法により塗布し、100℃60′+200℃60′+400℃6
0′の加熱硬化処理を窒素雰囲気中で行い、15μm厚の
ポリイミド絶縁膜3aを形成する。そして、形成したポリ
イミド絶縁膜3aは、その上面に、ネガ型ホトレジスト4
(例えば、東京応化社製のONNR-20)を使用したエッチ
ングレジストパターンが形成され、形成されたレジスト
パターンがヒドラジンヒドラート/エチレンジアミン=
7/3vol比で液温30℃のエッチング液を使用してエッチン
グされ、金属配線層10aと後工程で金属配線層10aの上部
に形成される金属配線層10bとのコンタクトスルーホー
ル7を形成した後、ネガ型ホトレジスト4を剥離して完
成される。この状態でコンタクトスルーホール7および
ポリイミド絶縁膜3aのエッチングにより露出した金属配
線層10aの表面を観察したところ、コンタクトスルーホ
ール7は、ホトマスク径50μmに対し、上径70μm,下径
50μm,テーパ角55°に欠陥なく形成されていることが確
認され、また、金属配線層10aも上記エッチング液によ
る腐食およびポリイミド絶縁膜3aの加熱硬化処理による
ヒロックスまたはホイスカ等を生成することなく、良好
な結果が観察された。
配線基板の製造方法の一実施例を説明する。まず、厚膜
のムライト基板1を形成し、ムライト基板1上面をスパ
ッタクリーニングした後、該上面にAlをスパッタ法で所
定の厚さ(例えば、4μm)に成膜してAl配線層2を形
成し、ついで、Al配線層2上に不動態膜となるCrを例え
ば、0.15μmの厚さにスパッタ法により連続成膜して積
層膜、つまり安定化処理層9を形成する。この場合、Al
配線層2はCu配線層2にしてもよく、また、安定化処理
層9をMo系の金属コーティングとしてもよい。そして、
安定化処理層9の金属コーティングの厚さは、0.05〜0.
5μmの範囲とされる。つぎに、Al配線層2のAlと安定
化処理層9のCrとを、公知のホトエッチングプロセスに
よりパターン化して金属配線層10aを形成し、ムライト
基板1の回路に接続する。ついで、ポリイミド前駆体ワ
ニスを金属配線層10aおよびムライト基板1上にスピン
コート法により塗布し、100℃60′+200℃60′+400℃6
0′の加熱硬化処理を窒素雰囲気中で行い、15μm厚の
ポリイミド絶縁膜3aを形成する。そして、形成したポリ
イミド絶縁膜3aは、その上面に、ネガ型ホトレジスト4
(例えば、東京応化社製のONNR-20)を使用したエッチ
ングレジストパターンが形成され、形成されたレジスト
パターンがヒドラジンヒドラート/エチレンジアミン=
7/3vol比で液温30℃のエッチング液を使用してエッチン
グされ、金属配線層10aと後工程で金属配線層10aの上部
に形成される金属配線層10bとのコンタクトスルーホー
ル7を形成した後、ネガ型ホトレジスト4を剥離して完
成される。この状態でコンタクトスルーホール7および
ポリイミド絶縁膜3aのエッチングにより露出した金属配
線層10aの表面を観察したところ、コンタクトスルーホ
ール7は、ホトマスク径50μmに対し、上径70μm,下径
50μm,テーパ角55°に欠陥なく形成されていることが確
認され、また、金属配線層10aも上記エッチング液によ
る腐食およびポリイミド絶縁膜3aの加熱硬化処理による
ヒロックスまたはホイスカ等を生成することなく、良好
な結果が観察された。
次に、上記形成されたコンタクトスルーホール7に金
属配線層10aと同様に形成された金属配線層10bを形成
し、金属配線層10b上には前記方法と同じ方法によりポ
リイミド絶縁膜3bを形成する。さらに、これを交互に繰
り返して金属配線層10c,10dおよびポリイミド絶縁膜3c,
3dを形成する。そして、各ポリイミド絶縁膜を形成した
都度、前記観察と同様の観察をしたところ、いずれも前
記と同様に欠陥のない良好な結果が観察された。
属配線層10aと同様に形成された金属配線層10bを形成
し、金属配線層10b上には前記方法と同じ方法によりポ
リイミド絶縁膜3bを形成する。さらに、これを交互に繰
り返して金属配線層10c,10dおよびポリイミド絶縁膜3c,
3dを形成する。そして、各ポリイミド絶縁膜を形成した
都度、前記観察と同様の観察をしたところ、いずれも前
記と同様に欠陥のない良好な結果が観察された。
つづいて、コンタクトスルーホール7を形成したポリ
イミド絶縁膜3d上面をスパッタクリーニングした後、該
上面にCrを例えば、0.05μm、Ni-Cu合金膜を例えば、
0.5μmの厚さにスパッタ法で連続成膜し、該膜を公知
のホトエッチングプロセスによりパターン化した後、例
えば、3μmの厚さにAu化学めっきを行い表面端子11の
層を形成する。そして、表面端子11と反対側のムライト
基板1の面に、表面端子11と同様にスパッタ法で薄膜層
を成膜し、該膜にNiを例えば、4μm,Auを例えば、3μ
mの厚さに化学めっきを行って裏面端子12の層を形成す
る。
イミド絶縁膜3d上面をスパッタクリーニングした後、該
上面にCrを例えば、0.05μm、Ni-Cu合金膜を例えば、
0.5μmの厚さにスパッタ法で連続成膜し、該膜を公知
のホトエッチングプロセスによりパターン化した後、例
えば、3μmの厚さにAu化学めっきを行い表面端子11の
層を形成する。そして、表面端子11と反対側のムライト
基板1の面に、表面端子11と同様にスパッタ法で薄膜層
を成膜し、該膜にNiを例えば、4μm,Auを例えば、3μ
mの厚さに化学めっきを行って裏面端子12の層を形成す
る。
前記各金属配線層(10a,10b,10c,10d)の安定化処理
は、CrまたはMo系の金属コーティングに変えて、つぎの
方法で行ってもよい。すなわち、Alをスパッタ法で所定
の厚さに成膜してAl配線層2を形成した後、例えば、40
℃の10%水ガラス水溶液に5min浸漬し、イオン交換水洗
浄を10min行って表面処理して安定化処理を行い、安定
化処理層9を形成する方法である。そして、この安定化
処理以外は、すべて前記実施例と同様の方法で多層配線
基板を製造したところ、前記実施例と同様に、欠陥のな
い良好な結果が得られた。
は、CrまたはMo系の金属コーティングに変えて、つぎの
方法で行ってもよい。すなわち、Alをスパッタ法で所定
の厚さに成膜してAl配線層2を形成した後、例えば、40
℃の10%水ガラス水溶液に5min浸漬し、イオン交換水洗
浄を10min行って表面処理して安定化処理を行い、安定
化処理層9を形成する方法である。そして、この安定化
処理以外は、すべて前記実施例と同様の方法で多層配線
基板を製造したところ、前記実施例と同様に、欠陥のな
い良好な結果が得られた。
なお、前記各金属配線層を、安定化処理層9を形成す
ることなくAl配線層2のみで形成し、他はすべて前記実
施例と同様の方法で多層配線基板を製造して観察したと
ころ、各金属配線層の全層にわたりAl腐食に起因するポ
リイミドのアンダーカット、各金属配線層の上下接続不
良、ヒロックスによるショート不良等の各種不良の発生
が観察され、本発明に係わる多層配線基板およびその製
造方法の効果が確認された。
ることなくAl配線層2のみで形成し、他はすべて前記実
施例と同様の方法で多層配線基板を製造して観察したと
ころ、各金属配線層の全層にわたりAl腐食に起因するポ
リイミドのアンダーカット、各金属配線層の上下接続不
良、ヒロックスによるショート不良等の各種不良の発生
が観察され、本発明に係わる多層配線基板およびその製
造方法の効果が確認された。
また、前記実施例においては、エッチングプロセスの
必要な有機絶縁膜についてのみ説明したが、例えば、10
μm以下の薄い絶縁層が使用可能の場合には、感光性ポ
リイミドの使用のほか、感光性ポリイミドとポリイミド
とを混在させての使用等も可能であり、さらに、金属配
線層と同一平面内に、例えば、終端抵抗等の機能性薄膜
を搭載することも可能である。
必要な有機絶縁膜についてのみ説明したが、例えば、10
μm以下の薄い絶縁層が使用可能の場合には、感光性ポ
リイミドの使用のほか、感光性ポリイミドとポリイミド
とを混在させての使用等も可能であり、さらに、金属配
線層と同一平面内に、例えば、終端抵抗等の機能性薄膜
を搭載することも可能である。
[発明の効果] 本発明は、以上説明したように構成されているので、
耐薬品性やヒロックスまたはホイスカ発生防止に優れた
金属層構成を有する薄膜多層化を実現し、ポリイミド絶
縁膜形成時のプロセスダメージを防止して、高信頼性
で、しかも素子歩留まりを高くすることができる優れた
効果を奏する。
耐薬品性やヒロックスまたはホイスカ発生防止に優れた
金属層構成を有する薄膜多層化を実現し、ポリイミド絶
縁膜形成時のプロセスダメージを防止して、高信頼性
で、しかも素子歩留まりを高くすることができる優れた
効果を奏する。
第1図は本発明の一実施例を示す多層配線基板の一部分
の断面図、第2図は第1図“ア”部の湿式エッチング法
によるエッチングプロセス説明図である。 第3図は従来のポリイミドエッチング部の断面図であ
る。 1……基板(ムライト基板)、2……Al配線層、3,3a,3
b,3c,3d……ポリイミド絶縁膜、4……エッチングレジ
スト、7……コンタクトスルーホール、8……内層配
線、9……安定化処理層、10a,10b,10c,10d……金属配
線層、11……表面端子、12……裏面端子。
の断面図、第2図は第1図“ア”部の湿式エッチング法
によるエッチングプロセス説明図である。 第3図は従来のポリイミドエッチング部の断面図であ
る。 1……基板(ムライト基板)、2……Al配線層、3,3a,3
b,3c,3d……ポリイミド絶縁膜、4……エッチングレジ
スト、7……コンタクトスルーホール、8……内層配
線、9……安定化処理層、10a,10b,10c,10d……金属配
線層、11……表面端子、12……裏面端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 庄子 房次 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 横野 中 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 井上 隆史 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 山崎 哲也 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 田中 稔 神奈川県秦野市堀山下1番地 株式会社 日立製作所神奈川工場内 (72)発明者 志儀 英孝 神奈川県秦野市堀山下1番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 昭60−225494(JP,A) 特開 昭48−30888(JP,A) 特開 昭49−4992(JP,A) 特開 平1−173784(JP,A)
Claims (13)
- 【請求項1】内層配線と電力供給または/および信号入
出力用の端子とからなる回路を有するセラミック基板の
少なくとも片面に、安定化処理を表面に施した金属配線
層と有機絶縁膜とを交互に積層し、該積層された層の表
面層に、LSIと接続される電力供給または/および信号
入出力用の端子を備えた薄膜回路層を形成したことを特
徴とする多層配線基板。 - 【請求項2】前記内層配線が、W,Mo,Cuのうちのいずれ
かの金属材料である請求項1記載の多層配線基板。 - 【請求項3】前記セラミック基板が、アルミナ,ムライ
ト,SiCのうちのいずれかの組成の基板である請求項1記
載の多層配線基板。 - 【請求項4】前記金属配線層が、Al,Cuのうちのいずれ
かの金属材料である請求項1記載の多層配線基板。 - 【請求項5】前記安定化処理が、Cr,Mo系の金属コーテ
ィングである請求項1記載の多層配線基板。 - 【請求項6】前記金属コーティングの厚さが、0.05〜0.
5μmである請求項5記載の多層配線基板。 - 【請求項7】前記有機絶縁膜が、ポリイミド系樹脂であ
る請求項1記載の多層配線基板。 - 【請求項8】次の各工程からなる多層配線基板の製造方
法、 (A)、内層配線と電力供給または/および信号入出力
用の端子とからなる回路を有するセラミック基板面に、
表面に安定化処理を施した金属配線層を前記回路に接続
する工程、 (B)、前記金属配線層上に、有機絶縁膜を形成する工
程、 (C)、前記有機絶縁膜に、前記金属配線と上部配線層
を接続するためのスルーホールを形成する工程、 (D)、形成したスルーホールに、前記上部配線層を形
成する工程、 (E)、前記(B),(C),(D)の各工程を所定回
数繰り返す工程、 (F)、前記上部配線層上に、前記有機絶縁膜を形成す
る工程、 (G)、形成された前記有機絶縁膜の表面層に、前記上
部配線層と、電力供給または/および信号入出力用の表
面端子とを接続するためのスルーホールを形成する工
程、 (H)、前記スルーホールに、前記表面端子の層を形成
する工程。 - 【請求項9】前記安定化処理が、Cr,Mo系の金属コーテ
ィングにより行われる請求項8記載の多層配線基板の製
造方法。 - 【請求項10】前記金属コーティングの厚さが、0.05〜
0.5μmである請求項9記載の多層配線基板の製造方
法。 - 【請求項11】前記安定化処理が、前記金属配線層がAl
のとき水ガラス水溶液への浸漬により行われる請求項8
記載の多層配線基板の製造方法。 - 【請求項12】前記水ガラス水溶液への浸漬が、水ガラ
ス水溶液濃度1〜20wt%,水ガラス水溶液温度20〜60
℃,浸漬時間0.1〜10minの条件で行われる請求項11記載
の多層配線基板の製造方法。 - 【請求項13】前記有機絶縁膜が、ポリイミド系樹脂に
より行われる請求項8記載の多層配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2073491A JP2688446B2 (ja) | 1990-03-26 | 1990-03-26 | 多層配線基板およびその製造方法 |
US07/674,605 US5208656A (en) | 1990-03-26 | 1991-03-25 | Multilayer wiring substrate and production thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2073491A JP2688446B2 (ja) | 1990-03-26 | 1990-03-26 | 多層配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03276655A JPH03276655A (ja) | 1991-12-06 |
JP2688446B2 true JP2688446B2 (ja) | 1997-12-10 |
Family
ID=13519793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2073491A Expired - Fee Related JP2688446B2 (ja) | 1990-03-26 | 1990-03-26 | 多層配線基板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5208656A (ja) |
JP (1) | JP2688446B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065593A (ja) * | 1992-04-20 | 1994-01-14 | Sumitomo Electric Ind Ltd | 多層配線基板及びその製造方法 |
US5851681A (en) * | 1993-03-15 | 1998-12-22 | Hitachi, Ltd. | Wiring structure with metal wiring layers and polyimide layers, and fabrication process of multilayer wiring board |
US6051489A (en) * | 1997-05-13 | 2000-04-18 | Chipscale, Inc. | Electronic component package with posts on the active side of the substrate |
US6414585B1 (en) | 1997-05-13 | 2002-07-02 | Chipscale, Inc. | Integrated passive components and package with posts |
EP1583407B1 (en) * | 1998-02-26 | 2007-05-30 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viaholes |
US6132852A (en) * | 1998-03-13 | 2000-10-17 | Hitachi, Ltd. | Multilayer wiring substrate and method for production thereof |
US5903051A (en) * | 1998-04-03 | 1999-05-11 | Motorola, Inc. | Electronic component and method of manufacture |
GB2387026A (en) * | 2002-03-28 | 2003-10-01 | Zarlink Semiconductor Ltd | Method of coating contact holes in MEMS and micro-machining applications |
US7239024B2 (en) * | 2003-04-04 | 2007-07-03 | Thomas Joel Massingill | Semiconductor package with recess for die |
JP2006253189A (ja) * | 2005-03-08 | 2006-09-21 | Fujitsu Ltd | 多層回路基板及びその製造方法 |
BR112013025429A2 (pt) * | 2011-04-04 | 2016-12-27 | Ceramtec Gmbh | circuito impresso cerâmico com corpo de arrefecimento em aluminio |
JP6430686B2 (ja) * | 2012-10-30 | 2018-11-28 | 株式会社村田製作所 | 薄膜キャパシタおよびその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4835778A (ja) * | 1971-09-09 | 1973-05-26 | ||
US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
EP0074605B1 (en) * | 1981-09-11 | 1990-08-29 | Kabushiki Kaisha Toshiba | Method for manufacturing multilayer circuit substrate |
US4386116A (en) * | 1981-12-24 | 1983-05-31 | International Business Machines Corporation | Process for making multilayer integrated circuit substrate |
JPS58137231A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 集積回路装置 |
US4531144A (en) * | 1982-05-14 | 1985-07-23 | Burroughs Corporation | Aluminum-refractory metal interconnect with anodized periphery |
US4463059A (en) * | 1982-06-30 | 1984-07-31 | International Business Machines Corporation | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding |
US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
US4659427A (en) * | 1984-12-31 | 1987-04-21 | Gte Laboratories Incorporated | Via formation for multilayered metalization |
US4786360A (en) * | 1987-03-30 | 1988-11-22 | International Business Machines Corporation | Anisotropic etch process for tungsten metallurgy |
US5021869A (en) * | 1988-12-27 | 1991-06-04 | Hewlett-Packard Company | Monolithic semiconductor chip interconnection technique and arrangement |
NL8900010A (nl) * | 1989-01-04 | 1990-08-01 | Philips Nv | Halfgeleiderinrichting en werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
-
1990
- 1990-03-26 JP JP2073491A patent/JP2688446B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-25 US US07/674,605 patent/US5208656A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03276655A (ja) | 1991-12-06 |
US5208656A (en) | 1993-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
KR20020006462A (ko) | 범프가 부착된 배선회로기판 및 그 제조방법 | |
JPH04283992A (ja) | プリント回路基板の製造方法 | |
JPH07120647B2 (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
JP2006100631A (ja) | 配線基板及びその製造方法 | |
JPH0513960A (ja) | 多層配線基板の製造方法 | |
JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
JPH07307550A (ja) | 電子部品の製造方法 | |
JP2530008B2 (ja) | 配線基板の製造方法 | |
JPH0846357A (ja) | セラミック薄膜混成基板の製造方法 | |
JPH07273466A (ja) | 多層配線板の製造方法 | |
JPH0656861B2 (ja) | 基板間接続子の製造法 | |
JPH0613754A (ja) | 多層配線基板の製造方法 | |
JPH05218644A (ja) | 多層プリント配線板の製造方法 | |
JPH0621651A (ja) | 多層配線回路板及びその製造方法 | |
JPH0974265A (ja) | 配線基板の製造方法 | |
JP4775753B2 (ja) | 誘電体薄膜キャパシタの製造方法 | |
JPH0964536A (ja) | 薄膜配線基板およびその作製方法 | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
JPH04323895A (ja) | 薄膜多層回路基板とその製造方法 | |
JPH06164140A (ja) | マルチチップ薄膜多層配線板の製造方法 | |
JPH04152694A (ja) | 有機樹脂多層配線基板および有機樹脂多層配線基板の製造方法 | |
JPH07297551A (ja) | 薄膜多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |