JPH0613754A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPH0613754A
JPH0613754A JP16594592A JP16594592A JPH0613754A JP H0613754 A JPH0613754 A JP H0613754A JP 16594592 A JP16594592 A JP 16594592A JP 16594592 A JP16594592 A JP 16594592A JP H0613754 A JPH0613754 A JP H0613754A
Authority
JP
Japan
Prior art keywords
layer
circuit pattern
wiring board
multilayer wiring
polyamic acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16594592A
Other languages
English (en)
Inventor
Takashi Kobarikawa
尚 小梁川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16594592A priority Critical patent/JPH0613754A/ja
Publication of JPH0613754A publication Critical patent/JPH0613754A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 多層的に配線されたCu回路パターンとポリイ
ミド樹脂絶縁層とが緻密に一体化し、また化合物を生成
することも防止され、常に所要の機能を保持・発揮し得
る信頼性の高い多層配線基板を容易に得ることが可能な
多層配線基板の製造方法の提供を目的とする。 【構成】 絶縁性ベース基板1の主面上に接着用金属層
3を介してCuから成る回路パターン4を形成する工程
と、前記Cu回路パターン4の露出面を酸化させてCu酸化
層4aで被覆する工程と、前記Cu酸化層4aで被覆したCu回
路パターン4の形成面にポリアミック酸樹脂を塗布・被
着する工程と、前記塗布・被着したポリアミック酸樹脂
層を硬化処理してポリイミド樹脂層5化する工程とを具
備して成ることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層配線基板の製造方法
に係り、特にポリイミド樹脂を絶縁層とする多層配線基
板の製造方法に関する。
【0002】
【従来の技術】たとえば大型コンピュータや画像処理装
置など、高速な動作が要求される電子機器に使用される
マルチチップモジュール (MCM)などの構成には、一般に
図2に構成の要部を断面的に示すように形成された多層
配線基板が使用されている。たとえば、シリコンウェハ
ーなどのベース基板1の主面上に、導体パターン層4と
ポリイミド樹脂絶縁層5とを交互に積層して、いわゆる
薄膜多層配線層を一体的に形成したものが実用に供され
ている。
【0003】そして、この種の多層配線基板は、一般に
次のようにして製造されている。すなわち、ベース基板
1の主面上に、たとえば SiO2 層2を一体的に設け、こ
のSiO2 層2面上に(あるいはポリイミド樹脂フィルム
面上)に、TiやCrなど高融点金属から選ばれた接着用金
属層3、および主導体を成すCu層を順次一体的に形成し
た後、いわゆるフォトリソ工程により、前記接着用金属
層3およびCu層から成る積層を、所要の回路パターン4
に加工する。次いで、前記回路パターン4化した加工面
上に、ポリアミック酸樹脂を塗布・被着し、所定箇所に
接続用のスルホールを穿設してから、前記塗布・被着し
たポリアミック酸樹脂層を硬化処理して、層間絶縁層5
を形成する。このようして形成したポリイミド樹脂層5
面上に、前記接着用金属層3および主導体を成すCu層の
順次一体的な形成、フォトリソ工程による所要の回路パ
ターン4化加工、層間絶縁層5の形成などを繰り返すこ
とによって、所要の薄膜多層配線層を具備した多層配線
基板を製造している。
【0004】なお、通常このような薄膜多層配線層の構
成においては、信号の伝播遅延時間の低減を図り、もっ
て高性能化に対応するために、薄膜多層配線層の絶縁層
5として、比誘電率が約3.5 と低いポリイミド系樹脂が
用いられている。
【0005】
【発明が解決しようとする課題】しかし、上記多層配線
基板の製造方法の場合は、次のような不都合な問題があ
る。すなわち、薄膜多層配線層の形成工程において、内
層(層間)絶縁層の形成に用いるポリアミック酸樹脂
が、主導体を成すCu回路パターン4と相互に作用(反
応)し、図3に断面構成を模式的に示すごとく、最終的
に形成されたポリイミド樹脂層5とCu回路パターン4と
の間に、気泡ないし空隙部6が残存したり、あるいはCu
回路パターン4との間で化合物を生成したりすることが
しばしば起こる。そして、前記気泡ないし空隙部6の残
存、あるいはCuとの化合物生成などは、Cu回路パターン
4とポリイミド樹脂層5との接着・一体化や緻密な絶縁
組織の構成を損なうばかりでなく、所要の回路機能を果
たす動作段階での発熱によって、前記気泡ないし空隙部
6の膨脹が起こり、薄膜多層配線層におけるCu回路パタ
ーン4のオープンやショートを招来する恐れがある。換
言すると、上記製造方法によって製造した多層配線基板
は、たとえばマロチチップモジュールに構成した場合、
所要の機能を十分に保持・発揮し得ないことがあり、信
頼性の点でなお問題がある。
【0006】本発明は上記事情に対処してなされたもの
で、多層的に配線されたCu回路パターンとポリイミド樹
脂絶縁層とが緻密に一体化し、また化合物の生成も防止
され、常に所要の機能を保持・発揮し得る信頼性の高い
多層配線基板を容易に得ることが可能な多層配線基板の
製造方法の提供を目的とする。
【0007】
【課題を解決するための手段】本発明に係る多層配線基
板の製造方法は、絶縁性ベース基板の主面上に接着用金
属層を介してCuから成る回路パターンを形成する工程
と、前記Cu回路パターンの露出面を酸化させてCu酸化層
で被覆する工程と、前記Cu酸化層で被覆したCu回路パタ
ーンの形成面にポリアミック酸樹脂を塗布・被着する工
程と、前記塗布・被着したポリアミック酸樹脂層を硬化
処理してポリイミド樹脂層化する工程とを具備して成る
ことを特徴とする。
【0008】本発明において、Cu回路パターンの露出面
を酸化させる手段としては、たとえば O2 プラズマ処
理、もしくは酸化性雰囲気中での加熱処理などが挙げら
れ、また形成するCu酸化層としては、特に限定されない
がCu2 O が好ましい。
【0009】
【作用】本発明に係る多層配線基板の製造方法において
は、パターンニングしたCu回路露出面をCu酸化層化し、
ポリアミック酸樹脂(ポリイミド樹脂を生成する中間体
ないし前駆体)の塗布・被覆(被着)、硬化処理を行っ
ている。つまり、Cu回路パターンは不働態化しているCu
酸化層を介して、ポリアミック酸樹脂と接するため、Cu
回路とポリアミック酸樹脂との反応やポリアミック酸樹
脂によるCu回路の侵食が容易に防止される。換言する
と、Cu回路周辺部に気泡や空隙部の発生、および化合物
の生成も全面的に回避されるので、Cu回路パターンのオ
ープンやショートなどの欠陥がない多層配線基板を常に
得ることが可能となる。
【0010】
【実施例】以下図1を参照して本発明の実施例を説明す
る。
【0011】先ず、絶縁性ベース基板として主面に SiO
2 層が形成されたSi(シリコン)ウェハーを用意し、こ
のSiウェハーの SiO2 層上に、接着用金属としてのTi層
および主導体を成すCu層を、たとえば蒸着法によって順
次積層して被着・形成した。次いで、前記被着・形成し
たTi層およびCu層から成る積層金属層をフォトリソ加工
して、所要の回路パターンを形成した。すなわち、前記
Siウェハーの SiO2 層上にTi層を介してCu回路パターン
を形成した。
【0012】前記Cu回路パターンを形成した後、そのCu
回路パターンの露出面を、 O2 プラズマによってアッシ
ング処理を行い、Cu回路パターンの露出面酸化させ、Cu
酸化(Cu2 O)層で被覆した。その後、前記Cu酸化層で被
覆したCu回路パターン形成面にポリアミック酸樹脂を塗
布・被着し、所要の露光処理および加熱処理を施して塗
布・被着されているポリアミック酸樹脂を硬化させて、
ポリイミド樹脂層を形成した。
【0013】前記により形成したポリイミド樹脂層をベ
ースとして、前記Ti層およびCu層の蒸着による被着・形
成、Cu回路パターン化、Cu回路パターンの露出面酸化、
ポリイミド樹脂層の形成を繰り返すことによって、薄膜
多層配線層を構成した。なお、この2層目以降のCu回路
パターン層の形成に当たっては、Ti層およびCu層の蒸着
による被着・形成に先立って、前処理としてスルホール
(回路パターン層間の電気的な接続用)を介して露出し
ている下地のCu回路パターンの酸化層を、たとえばクエ
ン酸などを用いエッチング除去し、Cu回路パターンのCu
面を露出させる。このエッチング処理によって、前記ス
ルホール接続を低抵抗の状態で行い得る。 図1は上記
製造した多層配線基板の要部構成を断面的に示したもの
で、1は絶縁性ベース基板としてのSiウェハー、2は前
記Siウェハーの主面に形成されたSiO2 層、3はTiから
成る接着用金属層、4は主導体を成すCu回路パターン
層、4aはCu酸化 (Cu2 O)層、5はポリイミド樹脂層をそ
れぞれ示す。そして、この多層配線基板について、常套
の手段によって所要の電気試験を行ったところ、オープ
ンやショートなどの欠陥は認められず、また構成したモ
ジュールは機能的に高い信頼性を呈した。さらに、前記
と同様に製造した多層配線基板を厚さ方向に切断し、そ
の断面状態を観察・検査したところ、Cu回路パターン4
とポリイミド樹脂層5とは緻密に一体化しており、Cu回
路パターン4周辺部に気泡や空隙部などの発生・残存は
認められなかった。
【0014】上記では、絶縁性基板として SiO2 層を形
成・具備させたSiウェハーを用いたが、たとえばポリイ
ミド樹脂フィルム、あるいはセラミック板などを用いて
よく、さらに接着性金属としてはTiのかわりに、たとえ
ばCrなど他の高融点金属を用いてもいよい。
【0015】
【発明の効果】本発明に係る多層配線基板の製造方法に
よれば、各層の回路をパターンニングした時点で、パタ
ーンニングされたCu回路の露出面をCu酸化層化(不働態
化)ししている。つまり、Cu回路パターン面は不働態化
しているCu酸化層を介して、ポリアミック酸樹脂と接す
る構成と成っているため、Cu回路パターンとポリアミッ
ク酸樹脂との反応や、ポリアミック酸樹脂によるCu回路
パターンの侵食が容易に防止される。したがって、Cu回
路パターン周辺部に気泡や空隙部が発生する恐れも、お
よび化合物が生成する恐れも全面的に回避されることに
なるので、Cu回路パターンのオープンやショートなどの
欠陥がない信頼性の高い多層配線基板を常に、かつ歩留
まり良好に得ることが可能となる。
【図面の簡単な説明】
【図1】本発明に係る多層配線基板の製造方法で製造さ
れた多層配線基板の要部構成例を示す断面図。
【図2】従来の多層配線基板の製造方法で製造された多
層配線基板の要部構成を示す断面図。
【図3】従来の多層配線基板の多層配線基板の製造方法
で製造された多層配線基板の要部構成を拡大して示す断
面図。
【符号の説明】
1…絶縁性ベース基板 2… SiO2 層 3…接着性
金属層 4…Cu回路パターン 4a…Cu酸化層 5
…ポリイミド樹脂層 6…気泡や空隙部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性ベース基板の主面上に接着用金属
    層を介してCuから成る回路パターンを形成する工程と、 前記Cu回路パターンの露出面酸化させてCu酸化層で被覆
    する工程と、 前記Cu酸化層で被覆したCu回路パターンの形成面にポリ
    アミック酸樹脂を塗布・被着する工程と、 前記塗布・被着したポリアミック酸樹脂層を硬化処理し
    てポリイミド樹脂層化する工程とを具備して成ることを
    特徴とする多層配線基板の製造方法。
JP16594592A 1992-06-24 1992-06-24 多層配線基板の製造方法 Withdrawn JPH0613754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16594592A JPH0613754A (ja) 1992-06-24 1992-06-24 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16594592A JPH0613754A (ja) 1992-06-24 1992-06-24 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0613754A true JPH0613754A (ja) 1994-01-21

Family

ID=15822008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16594592A Withdrawn JPH0613754A (ja) 1992-06-24 1992-06-24 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0613754A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7556719B2 (en) * 2003-05-07 2009-07-07 Nitto Denko Corporation Method of producing wired circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7556719B2 (en) * 2003-05-07 2009-07-07 Nitto Denko Corporation Method of producing wired circuit board

Similar Documents

Publication Publication Date Title
JPH0432295A (ja) 多層配線基板の製造方法
JPH0226392B2 (ja)
JP2004311912A (ja) 回路基板モジュール及びその製造方法
JP2688446B2 (ja) 多層配線基板およびその製造方法
JPH07120647B2 (ja) 基板上に配線を形成する方法およびリフトオフ膜
JPH0513960A (ja) 多層配線基板の製造方法
JPH0613754A (ja) 多層配線基板の製造方法
US8477474B2 (en) Thin film capacitor
JPH02253628A (ja) 半導体装置の製造方法
JP2530008B2 (ja) 配線基板の製造方法
JP4775753B2 (ja) 誘電体薄膜キャパシタの製造方法
JP2825050B2 (ja) 多層配線基板
JPH0846357A (ja) セラミック薄膜混成基板の製造方法
JPH0612789B2 (ja) 半導体装置
JP2570835B2 (ja) 半導体装置の製造方法
JPH0621651A (ja) 多層配線回路板及びその製造方法
JPH07273470A (ja) 多層配線構成体
JPH09270329A (ja) 電子部品及びその製造方法
JP2002246724A (ja) 配線基板の製造方法
JPH06224477A (ja) 回路基板
JPH07283544A (ja) 配線構造体とその製造法
JPH07202425A (ja) 多層配線基板の製造方法
JPH0684908A (ja) 半導体装置およびその製造方法
JPH0388387A (ja) 多層配線基板の製造方法
JPH0228324A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831