JPH0228324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0228324A JPH0228324A JP14720188A JP14720188A JPH0228324A JP H0228324 A JPH0228324 A JP H0228324A JP 14720188 A JP14720188 A JP 14720188A JP 14720188 A JP14720188 A JP 14720188A JP H0228324 A JPH0228324 A JP H0228324A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- resist
- organic film
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 14
- 238000009413 insulation Methods 0.000 abstract 8
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 239000010953 base metal Substances 0.000 abstract 1
- 238000005121 nitriding Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 239000010931 gold Substances 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910003086 Ti–Pt Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属配線を
形成する方法に関する。
形成する方法に関する。
近年、半導体集積回路の高速化、高集積化が進むにつれ
、パターンの微細化が進行しており、配線についても例
外ではない。しかしながら、配線のパターニングにおい
ては通常、前工程の拡散工程で少なからぬ段差が形成さ
れているため、微細の配線のパターニングには大きな困
難が伴う。これを克服するため多層有機膜、例えば多層
レジスト法で表面の平坦化を図り、微細パターンを形成
する方法が注目を浴びている。
、パターンの微細化が進行しており、配線についても例
外ではない。しかしながら、配線のパターニングにおい
ては通常、前工程の拡散工程で少なからぬ段差が形成さ
れているため、微細の配線のパターニングには大きな困
難が伴う。これを克服するため多層有機膜、例えば多層
レジスト法で表面の平坦化を図り、微細パターンを形成
する方法が注目を浴びている。
ここで、多層レジスト・プロセスの一例を第４図を用い
て説明する。半導体基板１の表面に第１の絶縁膜２を形
成し、ＡＩ２膜３を積層し、有機膜４、第３の絶縁膜５
．レジスト６を順次積層し、レジスト６を目合せ露光・
現像後、このレジスト６をマスクとして第３の絶縁膜５
をエツチングする（第４図（ａ乃。次に有機膜４を異方
性エツチングした後、ＡＡＡｓ２エツチングにより所望
の電極パターン３を得る（第４図（ｂ））。
て説明する。半導体基板１の表面に第１の絶縁膜２を形
成し、ＡＩ２膜３を積層し、有機膜４、第３の絶縁膜５
．レジスト６を順次積層し、レジスト６を目合せ露光・
現像後、このレジスト６をマスクとして第３の絶縁膜５
をエツチングする（第４図（ａ乃。次に有機膜４を異方
性エツチングした後、ＡＡＡｓ２エツチングにより所望
の電極パターン３を得る（第４図（ｂ））。
上述した従来の方法によると次のような問題がある。す
なわち、有機膜４を異方性エツチングするに当たり、０
□プラズマによる反応性イオンエツチング（ＲＩ Ｅ）
を行なうが％０２プラズマのオーバエツチングによって
Ａｕ膜３がスパッタエツチングされ、飛散したＡｎが再
付着し、Ａ、ｆのエツチング後、Ａｆの突起７が生じ、
配線間のショート等プロセス上の問題を引き起こす（第
４図（ｂ））。これを防ぐにはｏ２プラズマのオーバエ
ッチをなくすか、短くすることであるが、その場合は面
内バラツキによる有機膜４の抜は不良、ひいてはＡｆｆ
ｌ膜３のエツチング不良を生じ、ショート不良の原因と
なる。また、第５図のように配線の微細化に伴ない、信
頼度にすぐれるＡｕを使用した場合、Ａｕの下地に例え
ばＴ ｉ −Ｐ を層８を形成する必要があるが、この
場合も有機膜４の異方性エツチングで下地Ｔｉ−Ｐｔ層
８がスパッタエツチングされ、有機膜４の側壁に側壁付
着Ｐｔ９のように再付着する（第５図（ａ）。
なわち、有機膜４を異方性エツチングするに当たり、０
□プラズマによる反応性イオンエツチング（ＲＩ Ｅ）
を行なうが％０２プラズマのオーバエツチングによって
Ａｕ膜３がスパッタエツチングされ、飛散したＡｎが再
付着し、Ａ、ｆのエツチング後、Ａｆの突起７が生じ、
配線間のショート等プロセス上の問題を引き起こす（第
４図（ｂ））。これを防ぐにはｏ２プラズマのオーバエ
ッチをなくすか、短くすることであるが、その場合は面
内バラツキによる有機膜４の抜は不良、ひいてはＡｆｆ
ｌ膜３のエツチング不良を生じ、ショート不良の原因と
なる。また、第５図のように配線の微細化に伴ない、信
頼度にすぐれるＡｕを使用した場合、Ａｕの下地に例え
ばＴ ｉ −Ｐ を層８を形成する必要があるが、この
場合も有機膜４の異方性エツチングで下地Ｔｉ−Ｐｔ層
８がスパッタエツチングされ、有機膜４の側壁に側壁付
着Ｐｔ９のように再付着する（第５図（ａ）。
（ｂ））。Ａｕメツキを行なうと、この側壁付着Ｐｔ９
を導電パスとしてＡｕメツキ層１ｏがはい上がるため、
所望のＡｕ厚ｔが有機膜４の厚さＴより充分薄いにも拘
わらず、横方向に拡がり電極間のショート不良をもたら
すことになる。
を導電パスとしてＡｕメツキ層１ｏがはい上がるため、
所望のＡｕ厚ｔが有機膜４の厚さＴより充分薄いにも拘
わらず、横方向に拡がり電極間のショート不良をもたら
すことになる。
本発明の半導体装置の製造方法は半導体基板上に第１の
絶縁膜、金属膜、第２の絶縁膜、有機膜、第３の絶縁膜
および感光性樹脂膜を順次積層する工程と、前記感光性
樹脂をパターニングし、第３の絶縁膜、有機膜および第
２の絶縁膜を順次エツチング除去する工程とを有してい
る。
絶縁膜、金属膜、第２の絶縁膜、有機膜、第３の絶縁膜
および感光性樹脂膜を順次積層する工程と、前記感光性
樹脂をパターニングし、第３の絶縁膜、有機膜および第
２の絶縁膜を順次エツチング除去する工程とを有してい
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１実施例の製造方法を示す工程順の
縦断面図である。まず、半導体基板２１の表面上に酸化
膜等の第１の絶縁膜２２で被覆を行ない、これに配線金
属２３、例えばＡ［を０．５〜１．０μｍ積層し、第２
の絶縁膜２４、例えば酸化膜を５００〜１０００人、Ｃ
ＶＤ法等により積層させる（第１図（ａ））。次に、有
機膜２５、第３の絶縁膜２６、レジスト２７を順次積層
する。ここで有機膜２５として、例えば市販商品の０Ｆ
ＰＲ８０００等のポジレジストを使用しても良いし、ポ
リイミド等の膜でもよく、要は０２プラズマにてエツチ
ング可能な膜であればよい。また、膜厚としては基板表
面の平坦化を図るためにできるだけ厚い方がよく、１μ
ｍ以上がよい。また、第３の絶縁膜２６としては例えば
シリカガラス膜（シリカフィルム）等があるが、これは
ｏ２プラズマに対しマスクとなるものであれば他の物質
でもよい。膜厚としてはピンホール等を考慮して１００
０〜１５００人程度にすれば良い。このことは第２の絶
縁膜２４に対しても同様にあてはまり、本例では酸化膜
を挙げたが、窒化膜でも、また前述のシリカガラス（シ
リカフィルム）を塗布してもよく、要は金属層に影響を
与えない低温で成膜でき、かつ、０□プラズマに対しマ
スクとなる種類の物質であればよい。また、レジスト２
７としては例えば０ＦＰＲ８００Ｃ等のポジレジストを
用いれば紫外光により０．５μｍのライン・アンド・ス
ペースが形成できる。また例えばＰＭＭＡの様なレジス
トを用いて電子線露光を行なえば０．３μｍ以下のパタ
ーンも形成可能である。っまりレジスト２７としては必
要とする微細パターンの程度により、レジスト２７０種
類を使いわければよい。
縦断面図である。まず、半導体基板２１の表面上に酸化
膜等の第１の絶縁膜２２で被覆を行ない、これに配線金
属２３、例えばＡ［を０．５〜１．０μｍ積層し、第２
の絶縁膜２４、例えば酸化膜を５００〜１０００人、Ｃ
ＶＤ法等により積層させる（第１図（ａ））。次に、有
機膜２５、第３の絶縁膜２６、レジスト２７を順次積層
する。ここで有機膜２５として、例えば市販商品の０Ｆ
ＰＲ８０００等のポジレジストを使用しても良いし、ポ
リイミド等の膜でもよく、要は０２プラズマにてエツチ
ング可能な膜であればよい。また、膜厚としては基板表
面の平坦化を図るためにできるだけ厚い方がよく、１μ
ｍ以上がよい。また、第３の絶縁膜２６としては例えば
シリカガラス膜（シリカフィルム）等があるが、これは
ｏ２プラズマに対しマスクとなるものであれば他の物質
でもよい。膜厚としてはピンホール等を考慮して１００
０〜１５００人程度にすれば良い。このことは第２の絶
縁膜２４に対しても同様にあてはまり、本例では酸化膜
を挙げたが、窒化膜でも、また前述のシリカガラス（シ
リカフィルム）を塗布してもよく、要は金属層に影響を
与えない低温で成膜でき、かつ、０□プラズマに対しマ
スクとなる種類の物質であればよい。また、レジスト２
７としては例えば０ＦＰＲ８００Ｃ等のポジレジストを
用いれば紫外光により０．５μｍのライン・アンド・ス
ペースが形成できる。また例えばＰＭＭＡの様なレジス
トを用いて電子線露光を行なえば０．３μｍ以下のパタ
ーンも形成可能である。っまりレジスト２７としては必
要とする微細パターンの程度により、レジスト２７０種
類を使いわければよい。
また、このレジスト２７については膜厚として０．５μ
ｍあればよい（第１図（ｂ））。レジスト２７を露光・
現像し、レジスト２７のパターンを形成した後、このパ
ターンをマスクとしてまず第３の絶縁膜２６をＲＩＥ等
で異方性エツチングする。この時のガスとして第３の絶
縁膜２６がシリカガラス（シリカフィルム）の時、 Ｃ
Ｆ ４ ＋ Ｈ２等が利用できる。しかる後、０□プラ
ズマの異方性エツチングにより、第３の絶縁膜２６をマ
スクとして有機膜２５をエツチングする。このとき有機
膜２５と共にレジスト２７のエツチングが同時に進むか
ら有機膜２５のエツチングが終了した時点でレジスト２
８は一般に消滅してしまう（第４図（Ｃ））。この後、
第３の絶縁膜２６、有機膜２５をマスクとして第２の絶
縁膜２４を異方性エツチングする。
ｍあればよい（第１図（ｂ））。レジスト２７を露光・
現像し、レジスト２７のパターンを形成した後、このパ
ターンをマスクとしてまず第３の絶縁膜２６をＲＩＥ等
で異方性エツチングする。この時のガスとして第３の絶
縁膜２６がシリカガラス（シリカフィルム）の時、 Ｃ
Ｆ ４ ＋ Ｈ２等が利用できる。しかる後、０□プラ
ズマの異方性エツチングにより、第３の絶縁膜２６をマ
スクとして有機膜２５をエツチングする。このとき有機
膜２５と共にレジスト２７のエツチングが同時に進むか
ら有機膜２５のエツチングが終了した時点でレジスト２
８は一般に消滅してしまう（第４図（Ｃ））。この後、
第３の絶縁膜２６、有機膜２５をマスクとして第２の絶
縁膜２４を異方性エツチングする。
ここでエツチングガスは第２の絶縁膜２４が酸化膜、第
３の絶縁膜２６がシリカガラス（シリカフィルム）の場
合であれば、ＣＦ、十Ｈ２を用いれば良い。また−膜内
に、前述したシリカガラス（シリカフィルム）、第２の
絶縁膜の条件を満たす膜はＣＦ ４系のガスで同時に異
方性エツチングが可能である。また、配線金属２３のエ
ツチングはＡｎ系の合金であればＣｌ系ガスでＲＩＥを
行なえばよい（第１図（ｄ乃。この後、有機膜２５゜第
２の絶縁膜２４を除去することで最終的な電極２３ａを
得る（第１図（ｅ乃。また、今次の説明では絶縁膜上の
配線について述べたが、コンタクト開口部２８上の配線
にも適用可能であることは明らかである（第１図（「）
）。
３の絶縁膜２６がシリカガラス（シリカフィルム）の場
合であれば、ＣＦ、十Ｈ２を用いれば良い。また−膜内
に、前述したシリカガラス（シリカフィルム）、第２の
絶縁膜の条件を満たす膜はＣＦ ４系のガスで同時に異
方性エツチングが可能である。また、配線金属２３のエ
ツチングはＡｎ系の合金であればＣｌ系ガスでＲＩＥを
行なえばよい（第１図（ｄ乃。この後、有機膜２５゜第
２の絶縁膜２４を除去することで最終的な電極２３ａを
得る（第１図（ｅ乃。また、今次の説明では絶縁膜上の
配線について述べたが、コンタクト開口部２８上の配線
にも適用可能であることは明らかである（第１図（「）
）。
第２図は本発明の第２の実施例である。半導体基板３１
の表面に形成された酸化膜等の第１の絶縁膜３２上に、
例えばＴｉ−Ｐｔ層３３をスパッタ法等により積層した
後、第２の絶縁膜３４とし＾ て、例えば窒化膜をＣＶＤ法等により１０００１前後形
成し、有機膜３５．第３の絶縁膜３Ｇ、レジスト３７を
積層する。これらの各層の条件、膜厚は第１の実施例に
準じる（第２図（ａ））。次に、レジスト３７を回合露
光し、まず、第３の絶縁膜３６のＲＩＥを行ない、更に
第１の有機膜３５のＲＩＥを行なう。このとき第１の実
施例と同様、レジスト３７も除去される（第２図（ｂ）
）。更に、第２の絶縁膜３４のＲＩＥを行なうと、同時
に中間層も一般に除去されるから、引続き有機膜３５を
マスクとしてＡｕメツキを行ない、Ａｕ電極部３９を形
成する（第２図（Ｃ乃。有機膜３５を除去し、第２の絶
縁膜３４を除去した後、Ｔｉ−Ｐｔ層３３をイオンミリ
ング法等でエツチングして電極が形成できる（第２図（
ｄ））。
の表面に形成された酸化膜等の第１の絶縁膜３２上に、
例えばＴｉ−Ｐｔ層３３をスパッタ法等により積層した
後、第２の絶縁膜３４とし＾ て、例えば窒化膜をＣＶＤ法等により１０００１前後形
成し、有機膜３５．第３の絶縁膜３Ｇ、レジスト３７を
積層する。これらの各層の条件、膜厚は第１の実施例に
準じる（第２図（ａ））。次に、レジスト３７を回合露
光し、まず、第３の絶縁膜３６のＲＩＥを行ない、更に
第１の有機膜３５のＲＩＥを行なう。このとき第１の実
施例と同様、レジスト３７も除去される（第２図（ｂ）
）。更に、第２の絶縁膜３４のＲＩＥを行なうと、同時
に中間層も一般に除去されるから、引続き有機膜３５を
マスクとしてＡｕメツキを行ない、Ａｕ電極部３９を形
成する（第２図（Ｃ乃。有機膜３５を除去し、第２の絶
縁膜３４を除去した後、Ｔｉ−Ｐｔ層３３をイオンミリ
ング法等でエツチングして電極が形成できる（第２図（
ｄ））。
次に第３の実施例として第３図のような多層配線のスル
ーホールへの適用例を示す。半導体基板４１上の第１の
絶縁膜４２とその上に形成された第１層金属４３、例え
ばＡｊ２系合金と、その配線上の第２の絶縁膜４４、例
えば窒化膜の上に、有機膜４５、第３の絶縁膜４６、レ
ジスト４７を積層する。ここで、有機膜４５としては、
層間絶縁膜として使用するから耐熱性にすぐれる膜がよ
く、−例として、ポリイミド系樹脂が挙げられる（第３
図（ａ））。レジスト４７をパターニングし、た後、有
機膜４５のＲＩＥを行ない、スルーホール４８を形成す
る（第３図（ｂ））。第２の絶縁膜４４のＲＩＥ後、第
２層金属４９を積層・パターニングし、二層配線構造が
完成する（第３図（Ｃ））。また本プロセスは、当然、
多層配線が何層でも適用可能であるから第３図（ｄ）の
ように、配線が３層以上であっても同様に実現できる。
ーホールへの適用例を示す。半導体基板４１上の第１の
絶縁膜４２とその上に形成された第１層金属４３、例え
ばＡｊ２系合金と、その配線上の第２の絶縁膜４４、例
えば窒化膜の上に、有機膜４５、第３の絶縁膜４６、レ
ジスト４７を積層する。ここで、有機膜４５としては、
層間絶縁膜として使用するから耐熱性にすぐれる膜がよ
く、−例として、ポリイミド系樹脂が挙げられる（第３
図（ａ））。レジスト４７をパターニングし、た後、有
機膜４５のＲＩＥを行ない、スルーホール４８を形成す
る（第３図（ｂ））。第２の絶縁膜４４のＲＩＥ後、第
２層金属４９を積層・パターニングし、二層配線構造が
完成する（第３図（Ｃ））。また本プロセスは、当然、
多層配線が何層でも適用可能であるから第３図（ｄ）の
ように、配線が３層以上であっても同様に実現できる。
〔発明の効果〕
以上説明したように本発明は、下地金属と上層の有機膜
との間に窒化膜、酸化膜等の薄い層を介在させることに
より有機膜のエツチング時に微細な電極配線をショート
不良等のない良好な形状で形成することができる。また
、上層のレジストの種類を選ぶことで、紫外光〜Ｘ線に
至る波長に対応でき、微細化の進展に幅広く対応可能で
ある。
との間に窒化膜、酸化膜等の薄い層を介在させることに
より有機膜のエツチング時に微細な電極配線をショート
不良等のない良好な形状で形成することができる。また
、上層のレジストの種類を選ぶことで、紫外光〜Ｘ線に
至る波長に対応でき、微細化の進展に幅広く対応可能で
ある。
更に、本発明は多層配線プロセスでも安定で、かつ、信
頼性にすぐれた微細なスルーホールおよび金属配線形成
を可能とするものである。
頼性にすぐれた微細なスルーホールおよび金属配線形成
を可能とするものである。
第１図は本発明の第１実施例を示す工程の断面図、第２
図は第２実施例を示す工程の断面図、第３図は第３実施
例を示す工程の断面図、第４図。 第５図は従来技術の工程を示す断面図である。 １．２１，３１．４１・・・・・・半導体基板、２，２
２゜３２．４２・・・・・・第１の絶縁膜、３・・・・
・・Ａρ膜、４゜２５．３５．４５・・・・・・有機膜
、５，２６，３６゜４６・・・・・・第３の絶縁膜、６
，２７，３７．４７・・・・・・レジスト、７・・・・
・・ＡＩ２の突起、８・・・・・・Ｔｉ−Ｐｔ層、９・
・・・・・側壁付着Ｐｔ、１０・・・・・・Ａｕメツキ
層、２３・・・・・・配線金属、２３ａ・・・・・・電
極、２４，３４゜４４・・・・・・第２の絶縁膜、２８
・・・・・・コンタクト開口部、３３・・・・・・Ｔ
ｉ −Ｐ を層、４３・・・・・・第１層金属、３８・
・・・・・開ロバターン、３９・・・・・・Ａｕ電極、
４８・・・・・・スルーホール、４９・・・・・・第２
層金属、５０・・・・・・第４の絶縁膜、５１・・・・
・・有機膜Ｂ１５２・・・・・・第３層金Ｌ５３・・・
・・・第２スルーホール。 代理人 弁理士 内 原 晋 芳１図 第２図 ′ｆＪ３図
図は第２実施例を示す工程の断面図、第３図は第３実施
例を示す工程の断面図、第４図。 第５図は従来技術の工程を示す断面図である。 １．２１，３１．４１・・・・・・半導体基板、２，２
２゜３２．４２・・・・・・第１の絶縁膜、３・・・・
・・Ａρ膜、４゜２５．３５．４５・・・・・・有機膜
、５，２６，３６゜４６・・・・・・第３の絶縁膜、６
，２７，３７．４７・・・・・・レジスト、７・・・・
・・ＡＩ２の突起、８・・・・・・Ｔｉ−Ｐｔ層、９・
・・・・・側壁付着Ｐｔ、１０・・・・・・Ａｕメツキ
層、２３・・・・・・配線金属、２３ａ・・・・・・電
極、２４，３４゜４４・・・・・・第２の絶縁膜、２８
・・・・・・コンタクト開口部、３３・・・・・・Ｔ
ｉ −Ｐ を層、４３・・・・・・第１層金属、３８・
・・・・・開ロバターン、３９・・・・・・Ａｕ電極、
４８・・・・・・スルーホール、４９・・・・・・第２
層金属、５０・・・・・・第４の絶縁膜、５１・・・・
・・有機膜Ｂ１５２・・・・・・第３層金Ｌ５３・・・
・・・第２スルーホール。 代理人 弁理士 内 原 晋 芳１図 第２図 ′ｆＪ３図
Claims (1)
- 半導体基板上に第１の絶縁膜、金属膜、第２の絶縁膜、
有機膜、第３の絶縁膜および感光性樹脂膜を順次積層す
る工程と、前記感光性樹脂をパターニングし、第３の絶
縁膜、有機膜および第２の絶縁膜を順次エッチング除去
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14720188A JPH0228324A (ja) | 1988-06-14 | 1988-06-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14720188A JPH0228324A (ja) | 1988-06-14 | 1988-06-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0228324A true JPH0228324A (ja) | 1990-01-30 |
Family
ID=15424845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14720188A Pending JPH0228324A (ja) | 1988-06-14 | 1988-06-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228324A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237728A (en) * | 1991-12-19 | 1993-08-24 | Yoshida Kogyo K. K. | Buckle assembly |
| JPH0637065A (ja) * | 1992-05-20 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | 基板中に多段構造を作製する方法 |
-
1988
- 1988-06-14 JP JP14720188A patent/JPH0228324A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237728A (en) * | 1991-12-19 | 1993-08-24 | Yoshida Kogyo K. K. | Buckle assembly |
| JPH0637065A (ja) * | 1992-05-20 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | 基板中に多段構造を作製する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPH01208842A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH04260328A (ja) | 半導体装置の製造方法 | |
| JPH06204345A (ja) | 半導体装置 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07283306A (ja) | 半導体装置およびその製造方法 | |
| JPH04288833A (ja) | 半導体装置の製造方法 | |
| JPS62264642A (ja) | スル−ホ−ルの形成方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| KR20030079413A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS62290148A (ja) | 半導体装置の製造方法 | |
| JPH03291936A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02177439A (ja) | 半導体装置の製造方法 |