KR20030079413A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20030079413A
KR20030079413A KR1020020018422A KR20020018422A KR20030079413A KR 20030079413 A KR20030079413 A KR 20030079413A KR 1020020018422 A KR1020020018422 A KR 1020020018422A KR 20020018422 A KR20020018422 A KR 20020018422A KR 20030079413 A KR20030079413 A KR 20030079413A
Authority
KR
South Korea
Prior art keywords
hard mask
forming
semiconductor substrate
metal
mask film
Prior art date
Application number
KR1020020018422A
Other languages
English (en)
Inventor
황규호
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020020018422A priority Critical patent/KR20030079413A/ko
Publication of KR20030079413A publication Critical patent/KR20030079413A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선을 형성할 때 PR 슬로프에 기인하는 CD의 변화를 방지하고 PR의 소모량을 억제할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 하부의 금속 스택의 두께에 대응할 수 있도록 후막의 PR 마스크를 이용하여 금속 배선을 패터닝하는 종래 방법과는 달리, 금속 스택의 상부에 박막의 하드 마스크 막을 먼저 형성한 후에 그 위에 PR 마스크 막을 형성하는 방식으로 적어도 2층의 복합 식각 마스크를 형성하고, 이를 이용하여 금속 배선의 형성을 위한 식각 공정을 수행함으로써, 포토리쏘그라피 공정에서 PR 슬로프에 의해 크리티칼 디멘존(CD)이 변화하는 것을 방지할 수 있을 뿐만 아니라 포토레지스트의 과도한 소모를 억제할 수 있기 때문에 반도체 소자의 제품 신뢰도를 증진시킬 수 있을 뿐만 아니라 제품의 제조 원가를 절감할 수 있는 것이다.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LAYER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 기법에 관한 것으로, 더욱 상세하게는 반도체 소자의 기판 상에 금속 배선을 형성하는데 적합한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자는 여러 가지 공정, 예를 들면 증착 공정, 산화 공정, 포토리쏘그라피 공정(PR 도포 공정, 노광 공정, 현상 공정), 식각 공정, 세정 공정, 린스 공정, 도핑 공정, 어닐링 공정 등과 같은 여러 가지 공정들을선택적 혹은 반복적으로 수행함으로써 제조되는데, 이러한 반도체 소자에는 다수개의 트랜지스터들과 각 트랜지스터의 전극들을 전기적으로 연결하는 금속 배선들이 채용되고 있다.
여기에서, 금속 배선은 기판 상에 목표로 하는 두께의 금속 물질을 형성(증착)하고, 금속 물질의 상부에 포토레지스트(PR) 물질을 도포하며, 임의의 패턴으로 된 레티클을 이용하는 노광 공정 및 현상 공정을 수행함으로써 포토레지스트를 임의의 패턴으로 패터닝하여 식각 마스크를 형성하며, 이와 같이 패터닝된 식각 마스크를 식각 장벽층으로 이용하는 식각 공정을 수행하여 금속 물질의 일부를 선택적으로 제거함으로써 형성된다.
즉, 일 예로서 도 3a에 도시된 바와 같이, 스퍼터링 등에 의한 화학 기상 증착법(CVD) 등을 이용하여 반도체 기판(300) 상에 접합 물질(302a), 금속 물질(304a), 확산 장벽 물질(306a)을 순차 형성한다. 여기에서, 접합 물질(302a)로는 Ti 등이 사용될 수 있고, 금속 물질(304a)로는 Al, Cu 또는 복합 물질 등이 사용될 수 있으며, 확산 장벽 물질(306a)로는 TiN 등이 사용될 수 있다.
다음에, 도 3b에 도시된 바와 같이, 확산 장벽 물질(306a)의 상부에 스핀 코팅 등의 방법을 이용하여 포토 레지스트 물질(308a)을 형성한다. 이때, 하부의 금속 배선 물질의 두께가 두꺼운 경우, 예를 들어 10,000Å 전후 또는 그 이상일 경우, 포토레지스트 물질(308a)의 두께는 적어도 2㎛ 이상(바람직하게는 2.5㎛)으로 높게 해야만 한다.
이어서, 도 3c에 도시된 바와 같이, 임의의 패턴을 갖는 레티클을 이용하는노광 공정 및 현상 공정을 수행하여 포토레지스트 물질(306a)의 일부를 선택적으로 제거함으로써, 확산 장벽 물질(306a)의 상부 일부를 선택적으로 노출시키는 식각 마스크(308)를 형성한다.
그런 다음, 도 3d에 도시된 바와 같이, 식각 마스크(308)를 식각 장벽층으로 하는 식각 공정을 통해 확산 장벽 물질(306a), 금속 물질(304a) 및 접합 물질(302a)을 순차 제거하여 반도체 기판(300)의 상부 일부를 선택적으로 노출시키고, PR 스트립 공정을 통해 기판 상에 잔류하는 식각 마스크(308)를 제거함으로써, 일 예로서 도 3e에 도시된 바와 같이, 접합층(302), 금속층(304) 및 확산 장벽층(306)으로 된 금속 배선(310)을 반도체 기판(300) 상에 형성한다.
그러나, 상술한 바와 같이, 패터닝하고자 하는 하부의 금속 배선 물질이 10,000Å 전후의 후막일 때, 후막(2㎛ 이상)의 식각 마스크를 형성해야만 하는 종래 방법은, PR 프로파일의 형성에 어려움이 수반, 즉 포토리쏘그라피 공정에서 PR 슬로프에 의한 크리티칼 디멘존(CD) 변화가 야기된다는 문제가 있으며, 이러한 문제는 결국 반도체 소자의 전기적 특성을 열화시켜 제품의 신뢰도를 떨어뜨리게 되는 요인으로 작용하고 있다.
또한, 종래 방법은, 많은 양의 포토레지스트 소모를 야기시키기 때문에 반도체 소자의 제조 원가를 상승시키는 요인을 제공하고 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, PR 슬로프에 기인하는 CD의 변화를 방지하고 PR의 소모량을 억제할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 반도체 기판 상에 N층 구조로 된 금속 배선을 형성하는 방법에 있어서, 상기 반도체 기판 상에 N층 구조로 된 금속 물질을 형성하는 과정; 상기 금속 물질의 상부에 박막의 하드 마스크 물질을 형성하는 과정; 상기 하드 마스크 물질의 상부에 상기 하드 마스크 물질의 상부 일부를 선택적으로 노출시키는 임의의 패턴을 갖는 PR 마스크 막을 형성하는 과정; 상기 PR 마스크 막을 식각 장벽층으로 연속하는 식각 공정을 수행하여 상기 노출된 하드 마스크 물질과 그 하부의 금속 물질의 일부를 순차 제거함으로써 상기 반도체 기판의 상부 일부를 선택적으로 노출시키는 과정; 및 상기 PR 마스크 막을 제거하여 상기 반도체 기판 상에 임의의 패턴을 갖는 N층 구조의 금속 배선을 형성하는 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법을 제공한다.
상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 반도체 기판 상에 N층 구조로 된 금속 배선을 형성하는 방법에 있어서, 상기 반도체 기판 상에 N층 구조로 된 금속 물질을 형성하는 과정; 상기 금속 물질의 상부에 박막의 하드 마스크 물질을 형성하는 과정; 상기 하드 마스크 물질의 상부에 상기 하드 마스크 물질의 상부 일부를 선택적으로 노출시키는 임의의 패턴을 갖는 PR 마스크 막을 형성하는 과정; 상기 PR 마스크 막을 식각 장벽층으로 하는 식각 공정을 통해 상기 노출된 하드 마스크 막의 일부를 제거하여 상기 반도체 기판의 상부 일부를 선택적으로 노출시키는 하드 마스크 막을 형성하는 과정; 상기 PR 마스크 막을 제거하는 과정; 및 상기 하드 마스크 막을 식각 장벽층으로 하는 식각 공정을 통해 상기 노출된 금속 물질의 일부를 제거하여 상기 반도체 기판의 상부 일부를 선택적으로 노출시킴으로써 상기 반도체 기판 상에 임의의 패턴을 갖는 N층 구조의 금속 배선을 형성하는 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법을 제공한다.
도 1a 내지 1g는 본 발명의 일 실시 예에 따라 반도체 기판 상에 금속 배선을 형성하는 과정을 도시한 공정 순서도,
도 2a 내지 2c는 본 발명의 다른 실시 예에 따라 반도체 기판 상에 금속 배선을 형성하는 주요 과정을 도시한 공정 순서도,
도 3a 내지 3e는 종래 방법에 따라 반도체 기판 상에 금속 배선을 형성하는 과정을 도시한 공정 순서도.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 하부의 금속 스택의 두께에 대응할 수 있도록 후막의 PR 마스크를 이용하여 금속 배선을 패터닝하는 종래 방법과는 달리, 금속 스택의 상부에 박막의 하드 마스크 막을 먼저 형성한 후에 그 위에 PR 마스크 막을 형성하는 방식으로 적어도 2층의 복합 식각 마스크를 형성하고, 이를 이용하여 금속 배선의 형성을 위한 식각 공정을 수행한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
[실시 예1]
도 1a 내지 1g는 본 발명의 일 실시 예에 따라 반도체 기판 상에 금속 배선을 형성하는 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 스퍼터링 등에 의한 화학 기상 증착법(CVD) 등을 이용하여 반도체 기판(100) 상에 접합 물질(102a), 금속 물질(104a), 확산 장벽 물질(106a)을 순차 형성하는데, 여기에서 접합 물질(102a)로는 Ti 등이 사용될 수있고, 금속 물질(104a)로는 Al, Cu 또는 복합 물질 등이 사용될 수 있으며, 확산 장벽 물질(106a)로는 TiN 등이 사용될 수 있다.
다음에, 도 1b에 도시된 바와 같이, 증착 공정을 수행하여 확산 장벽 물질(106a)의 상부 전면에 박막의 하드 마스크 물질(108a), 예를 들면 TEOS, SiON, Ni, NSG 등의 물질을 형성하고, 이어서, 도 1c에 도시된 바와 같이, 스핀 코팅 등의 방법을 이용하여 하드 마스크 물질(108a)의 상부 전면에 포토레지스트 물질(110a)을 형성한다.
이때, 본 발명에서는, 하부의 금속 스택(즉, 접합 물질, 금속 물질, 확산 장벽 물질)의 두께에 대응할 수 있도록 포토레지스트 물질(308a)을 후막으로 형성하는 종래 방법과는 달리, 확산 장벽 물질(106a)의 상부에 박막의 하드 마스크 물질(108a)을 형성하기 때문에 포토레지스트 물질(110a)을 하부 금속 스택의 두께에 대응할 수 있을 정도로 후막으로 형성할 필요가 없다.
이어서, 도 1d에 도시된 바와 같이, 임의의 패턴을 갖는 레티클을 이용하는 노광 공정 및 현상 공정을 수행하여 포토레지스트 물질(110a)의 일부를 선택적으로 제거함으로써, 하드 마스크 물질(108a)의 상부 일부를 선택적으로 노출시키는 PR 마스크(110)를 형성한다.
그런 다음, 도 1e에 도시된 바와 같이, PR 마스크 막(110)을 식각 장벽층으로 하는 식각 공정을 통해 하드 마스크 물질(108a)의 일부를 선택적으로 제거하여 확산 장벽 물질(106a)의 상부 일부를 선택적으로 노출시키고, 공정 조건(식각 가스 등)을 달리하는 연속하는 식각 공정을 통해 확산 장벽 물질(106a), 금속물질(104a) 및 접합 물질(102a)을 순차 제거함으로써, 도 1f에 도시된 바와 같이, 반도체 기판(100)의 상부 일부를 선택적으로 노출시킨다.
마지막으로, PR 스트립 공정을 통해 기판 상에 잔류하는 PR 식각 마스크 막(110)을 제거함으로써, 도 1g에 도시된 바와 같이, 접합층(102), 금속층(104) 및 확산 장벽층(106)으로 된 금속 배선(114)을 반도체 기판(100) 상에 형성한다.
이때, 확산 장벽층(106)의 상부에 잔류하는 하드 마스크 막(108)은, 도 1g에 도시된 바와 같이, 그 필요에 따라 제거하거나 혹은 잔류시킬 수 있다. 여기에서, 하드 마스크 막(108)을 잔류시키는 경우 이후의 IMD CMP 공정에서 마진(margin)을 확보하는데 이용될 수 있을 것이다.
[실시 예2]
본 실시 예에 따른 금속 배선 형성 방법은, 도 1a 내지 1e에 도시된 바와 같이, 확산 장벽 물질(106a)의 상부에 하드 마스크 막(108)과 PR 마스크 막(110)을 형성하는 과정이 실질적으로 동일하다. 따라서, 이하에서는 설명의 간결화를 위한 불필요한 중복 기재를 피하기 위하여 실질적으로 동일한 과정들에 대한 설명을 생략한다.
도 2a를 참조하면, 확산 장벽 물질(106a)의 상부에 하드 마스크 막(108)과 PR 마스크 막(110)을 형성한 후에 PR 스트립 공정을 수행하여 하드 마스크 막(108) 상에 있는 PR 마스크 막(110)을 제거한다.
이어서, 도 2b에 도시된 바와 같이, 하드 마스크 막(108)을 식각 장벽층으로 하는 식각 공정을 통해 공정 조건(식각 가스 등)을 달리하는 연속하는 식각 공정을통해 확산 장벽 물질(106a), 금속 물질(104a) 및 접합 물질(102a)을 순차 제거함으로써, 반도체 기판(100)의 상부 일부를 선택적으로 노출시킨다.
마지막으로, 잔류하는 하드 마스크 막(108)을 제거함으로써, 도 2c에 도시된 바와 같이, 접합층(102), 금속층(104) 및 확산 장벽층(106)으로 된 금속 배선(114)을 반도체 기판(100) 상에 형성한다.
한편, 본 실시 예에서도 전술한 실시 예1에서와 마찬가지로, 그 필요에 따라 하드 마스크 막(108)을 제거하지 않고 확산 장벽층(106) 상에 잔류시킬 수 있음은 물론이다.
따라서, 본 실시 예에 따르면, 전술한 실시 예1에서와 동일한 결과를 얻을 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 하부의 금속 스택의 두께에 대응할 수 있도록 후막의 PR 마스크를 이용하여 금속 배선을 패터닝하는 전술한 종래 방법과는 달리, 금속 스택의 상부에 박막의 하드 마스크 막을 먼저 형성한 후에 그 위에 PR 마스크 막을 형성하는 방식으로 적어도 2층의 복합 식각 마스크를 형성하고, 이를 이용하여 금속 배선의 형성을 위한 식각 공정을 수행함으로써, 포토리쏘그라피 공정에서 PR 슬로프에 의해 크리티칼 디멘존(CD)이 변화하는 것을 근본적으로 방지할 수 있을 뿐만 아니라 포토레지스트의 과도한 소모를 억제할 수 있기 때문에 반도체 소자의 제품 신뢰도를 증진시킬 수 있을 뿐만 아니라 제품의 제조 원가를 절감할 수 있다.

Claims (8)

  1. 반도체 기판 상에 N층 구조로 된 금속 배선을 형성하는 방법에 있어서,
    상기 반도체 기판 상에 N층 구조로 된 금속 물질을 형성하는 과정;
    상기 금속 물질의 상부에 박막의 하드 마스크 물질을 형성하는 과정;
    상기 하드 마스크 물질의 상부에 상기 하드 마스크 물질의 상부 일부를 선택적으로 노출시키는 임의의 패턴을 갖는 PR 마스크 막을 형성하는 과정;
    상기 PR 마스크 막을 식각 장벽층으로 연속하는 식각 공정을 수행하여 상기 노출된 하드 마스크 물질과 그 하부의 금속 물질의 일부를 순차 제거함으로써 상기 반도체 기판의 상부 일부를 선택적으로 노출시키는 과정; 및
    상기 PR 마스크 막을 제거하여 상기 반도체 기판 상에 임의의 패턴을 갖는 N층 구조의 금속 배선을 형성하는 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 방법은, 상기 금속 배선의 상부에 잔류하는 상기 하드 마스크 물질을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 하드 마스크 물질은, 후속하는 IMD CMP 공정에서 마진을 확보하는데 이용되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항, 제 2 항 또는 제 3 항에 있어서, 상기 하드 마스크 물질은, TEOS, SiON, Ni, NSG 중 어느 하나인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 반도체 기판 상에 N층 구조로 된 금속 배선을 형성하는 방법에 있어서,
    상기 반도체 기판 상에 N층 구조로 된 금속 물질을 형성하는 과정;
    상기 금속 물질의 상부에 박막의 하드 마스크 물질을 형성하는 과정;
    상기 하드 마스크 물질의 상부에 상기 하드 마스크 물질의 상부 일부를 선택적으로 노출시키는 임의의 패턴을 갖는 PR 마스크 막을 형성하는 과정;
    상기 PR 마스크 막을 식각 장벽층으로 하는 식각 공정을 통해 상기 노출된 하드 마스크 막의 일부를 제거하여 상기 반도체 기판의 상부 일부를 선택적으로 노출시키는 하드 마스크 막을 형성하는 과정;
    상기 PR 마스크 막을 제거하는 과정; 및
    상기 하드 마스크 막을 식각 장벽층으로 하는 식각 공정을 통해 상기 노출된 금속 물질의 일부를 제거하여 상기 반도체 기판의 상부 일부를 선택적으로 노출시킴으로써 상기 반도체 기판 상에 임의의 패턴을 갖는 N층 구조의 금속 배선을 형성하는 과정으로 이루어진 반도체 소자의 금속 배선 형성 방법.
  6. 제 5 항에 있어서, 상기 방법은, 상기 금속 배선의 상부에 잔류하는 상기 하드 마스크 막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 5 항에 있어서, 상기 하드 마스크 막은, 후속하는 IMD CMP 공정에서 마진을 확보하는데 이용되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  8. 제 5 항, 제 6 항 또는 제 7 항에 있어서, 상기 하드 마스크 막은, TEOS, SiON, Ni, NSG 중 어느 하나인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020020018422A 2002-04-04 2002-04-04 반도체 소자의 금속 배선 형성 방법 KR20030079413A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020018422A KR20030079413A (ko) 2002-04-04 2002-04-04 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020018422A KR20030079413A (ko) 2002-04-04 2002-04-04 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030079413A true KR20030079413A (ko) 2003-10-10

Family

ID=32377786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018422A KR20030079413A (ko) 2002-04-04 2002-04-04 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030079413A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928108B1 (ko) * 2007-11-20 2009-11-24 주식회사 동부하이텍 금속 배선 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729908A (ja) * 1993-07-15 1995-01-31 Nec Corp 銅微細配線の形成方法
KR19990057408A (ko) * 1997-12-29 1999-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR100255663B1 (ko) * 1997-12-11 2000-05-01 윤종용 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
JP2001085432A (ja) * 1999-09-09 2001-03-30 Seiko Epson Corp 金属配線構造及びその製造方法
KR100289655B1 (ko) * 1998-06-30 2001-05-02 박종섭 반도체소자의금속배선형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729908A (ja) * 1993-07-15 1995-01-31 Nec Corp 銅微細配線の形成方法
KR100255663B1 (ko) * 1997-12-11 2000-05-01 윤종용 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
KR19990057408A (ko) * 1997-12-29 1999-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR100289655B1 (ko) * 1998-06-30 2001-05-02 박종섭 반도체소자의금속배선형성방법
JP2001085432A (ja) * 1999-09-09 2001-03-30 Seiko Epson Corp 金属配線構造及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928108B1 (ko) * 2007-11-20 2009-11-24 주식회사 동부하이텍 금속 배선 형성 방법

Similar Documents

Publication Publication Date Title
JP2845176B2 (ja) 半導体装置
KR100403935B1 (ko) 패턴형성방법 및 박막트랜지스터의 제조방법
JPH0719780B2 (ja) 導電性スタツド及び導線を形成する方法
KR20000005759A (ko) 반도체장치및제조방법
JP4746832B2 (ja) パターン形成方法
JPH03154331A (ja) 導電層形成方法
KR20030079413A (ko) 반도체 소자의 금속 배선 형성 방법
TWI242835B (en) Structure of interconnects and fabricating method thereof
JP3528388B2 (ja) トランジスタアレイの製造方法
JPS58184741A (ja) 半導体装置の製造方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
JPS63271958A (ja) 多層配線形成方法
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
US6271118B1 (en) Method of applying partial reverse mask
KR20030066999A (ko) 반도체 소자의 금속배선 형성방법
KR100269632B1 (ko) 다층배선의형성방법
JPH0228324A (ja) 半導体装置の製造方法
KR100249827B1 (ko) 반도체 소자의 다층 금속 배선 제조방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
JPH0391243A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPS63312657A (ja) 半導体集積回路装置の製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH0373526A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application