KR100257762B1 - 반도체 장치의 금속 배선 형성 방법 - Google Patents
반도체 장치의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100257762B1 KR100257762B1 KR1019960076408A KR19960076408A KR100257762B1 KR 100257762 B1 KR100257762 B1 KR 100257762B1 KR 1019960076408 A KR1019960076408 A KR 1019960076408A KR 19960076408 A KR19960076408 A KR 19960076408A KR 100257762 B1 KR100257762 B1 KR 100257762B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- metal wiring
- thin film
- mask pattern
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010949 copper Substances 0.000 claims abstract description 22
- 229910052802 copper Inorganic materials 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 30
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910001111 Fine metal Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 고집적 반도체 장치에 대응하는 고성능, 고신뢰성의 금속 배선 형성 방법을 제공하고자 하는 것으로, 이를 위해 본 발명은 금속 배선 영역과 금속 콘택 법칙을 동시에 경사진 식각 방법으로 콘택홀 및 홈을 형성한 다음, 이곳에 선택적 증착을 위한 기저층과 선택적 증착에 의한 구리를 형성하고, 전면에 구리 확산 방지층을 형성하는 것이다.
Description
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것으로, 특히 선택적 기상 증착법에 의해 마스크 및 식각 공정 없이 금속 콘택 및 금속 배선을 동시에 이룰 수 있는 반도체 장치의 금속 배선 형성 방법에 관한 것이다.
반도체 장치가 점차 고집적화 되어감에 따라, 소자를 제조함에 있어 웨이퍼 단차는 더욱 심화되고, 금속 배선도 다층 구조를 가지게 되어, 금속 배선 공정상에 많은 어려움이 대두되고 있다.
잘 알려진 바와 같이, 금속 배선을 형성하기 위해서는 마스크 및 식각 공정이 수반하고 있어 0.5㎛급 이하의 미세 금속 배선 공정시 마스크 바이어스(Bias) 및 식각에 의한 영향 등으로 노칭(Notching) 등의 불량배선 현상이 발생하고, 또한, 금속 콘택홀에 대한 금속의 단차피복성(Step Coverage)이 악화되어 배선의 성능 및 신뢰성에 문제가 발생한다.
또한, 배선용 물질로 구리를 사용하는 공정에서는 구리가 실리콘(Si) 및 실리콘 산화막(SiO2)으로의 많이 확산되는 특성과 반응성 이온 식각(RIE: Reactive Ion Etch) 공정 진행이 어렵다는 구리의 특성으로, 고속 및 고신뢰성을 갖는 금속배선으로 사용하기 어렵다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 고집적 반도체 장치에 대응하는 고성능, 고신뢰성의 반도체 장치의 금속 배선 형성 방법을 제공함을 그 목적으로 한다.
제1(a)도 내지 제1(c)도는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 공정도.
제2도는 본 실시예에 따른 다층금속배선 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
14 : 층간절연막 15 : 포토레지스트 패턴
16 : Ti/TiN막 17 : 네가티브 포토레지스트 패턴
18 : 구리 19 : 산화질화막
상기 목적을 달성하기 위하여 본 발명의 반도체 장치 금속 배선 형성방법은, 소정의 하부층을 덮는 층간절연막이 형성된 웨이퍼 상에 금속 배선을 형성하기 위한 반도체 장치의 금속배선 형성 방법에 있어서, 상기 층간절연막을 평탄화시키는 제1단계; 금속 배선 영역과 금속 콘택 영역이 오픈되는 제1 마스크 패턴을 형성하는 제2단계, 상기 층간절연막을 식각하여, 상기 오픈된 금속 콘택 영역에는 콘택홀을 형성하고 상기 금속 배선 영역에는 홈을 형성한 다음 상기 제1마스크 패턴을 제거하는 제3단계; 확산 방지 및 선택적 화학 기상 증착의 기저층용 제1박막을 전체 구조 상부에 형성하는 제4단계: 상기 금속 배선 영역과 금속 콘택 영역을 덮는 제2마스크 패턴을 형성하는 제5단계; 노출된 상기 제1박막을 식각하고, 상기 제2마스크 패턴을 제거하는 제6단계; 및 선택적 증착으로 잔류하는 상기 제1박막 상에 배선용 금속막을 형성하는 제7단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1(a)도 내지 제1(c)도는 본 발명의 일실시예에 따른 반도체 장치의 금속 배선 공정도를 나타낸다.
먼저, 제1(a)도는 실리콘 기판(11)위에 소자분리막(12), 게이트 전극(13)을 형성하고 층간 절연막(14)을 도포한 후, CMP(Chemical Mechanical Polishing ) 공정으로 평탄화를 이룬 다음, 미세 금속 배선 영역(a)과 금속 콘택 영역(b)이 오픈 되도록 포토레지스트 패턴(15)을 형성한 단면도를 나타낸다.
이어서, 제1(b)도는 포토레지스트 패턴(15)을 식각 장벽으로 하며 경사진 식각(Tappered Etch)법을 통해 층간절연막(14)을 식각하여, 오픈된 금속 콘택 영역(b)에는 콘택홀을 형성하고 미세 금속 배선 영역(a)에는 ‘V’자 형태의 홈을 형성한다. 다음으로, 확산 방지 및 선택적 화학 기상 증착의 기저층용 Ti/TiN막(16)을 도포한 다음, 금속 배선 영역(a)과 금속 콘택 영역(b)을 덮는 네가티브 포토레지스트 패턴(17)을 형성한다. 여기서 네가티브 포토레지스트를 사용하는 이유는 전술한 제1(a)도의 포토레지스트 패턴(15) 형성에 사용하였던 레티클(Reticle)즉, 마스크를 그대로 사용하기 위함이다.
이어서, 제1(c)도는 노출된 영역 즉, 금속 배선 영역(a)과 금속 콘택 영역(b)를 제외한 영역의 Ti/TiN막(16)을 반응성 이온 식각에 의해 제거하고, 네가티브 포토레지스트 패턴(17)을 제거한 다음, 이로 인해 노출되는 Ti/TiN막(16) 상에 선택적 화학 기상 증착법으로 구리(18a, 18b)를 형성하고, 층간절연막으로의 구리 확산을 방지하기 위한 산화 질화막(19)을 전면에 형성한다. 여기서, 구리(18)는 금속 배선영역(a)의 홈과 금속 콘택 영역(b)의 콘택홀 내부만을 매립하는 정도로 선택적 화학 기상 증착하여 별도의 CMP공정 없이 평탄화가 이루어지도록 한다.
그리고, 제2도는 평탄화된 금속 층간절연막(20)을 형성한 다음, 상기와 같은 공정을 반복 진행하여 다층 금속 배선을 완성한 상태로서, 도면 부호 ‘21’은 제2 Ti/TiN막 ‘22’는 제2 구리,‘23’은 제2 산화 질화막을 각각 나타낸다.
본 실시예에서는 층간절연막의 평탄화 공정으로 CMP 대신 포토레지스트 에치백 공정을 사용할 수 있으며, 구리 확산 방지용 금속 막으로 Ti/TiN막 대신 TiN막만을 사용할 수 있다.
전술한 바와 같이 본 발명은 경사진 식각법을 이용하여 금속의 콘택 영역과 금속 배선 영역을 동시에 형성하므로서 금속 배선 영역의 노칭 등의 현상을 배제시킬 수 있으며 동시에 공정의 단순화도 꾀하고 선택적 화학 기상 증착법에 의한 구리 금속 배선으로 고속, 고신뢰성의 금속 배선을 가능하게 한다. 또한, 상기한 구리 금속 배선 금속의 콘택 영역과 금속 배선 영역에만 Ti/TiN막을 남겨 주는 식각 공정으로 구리의 선택적 화학 기상 증착이 가능하고 이때의 Ti/TiN막으로 구리의 확산을 방지해주는 것이 가능해 구리 배선시 문제인 구리의 반응성 이온 식각공정 진행 없이 금속 배선이 가능하게 한다. 그리고, 이후 층간절연막으로의 구리확산 방지를 위해 산화 질화막을 도포하므로서 구리 확산 문제를 방지하고 상기한 공정 진행으로 글로벌(global) 평탄화가 가능해 별도의 평탄화 공정없이 다층 금속 배선 기술이 가능하다.
본 발명은 공정의 단순화를 꾀할 수 있고, 미세 금속 배선 노칭 등의 현상을 방지할 수 있다. 또한 구리 배선의 문제점인, 구리의 확산을 방지하여 고속, 고신뢰성의 금속 배선 갖는 반도체 장치의 개발을 가능하게 한다.
Claims (8)
- 소정의 하부층을 덮는 층간절연막이 형성된 웨이퍼 상에 금속 배선 형성하기 위한 반도체 장치 금속배선 형성 방법에 있어서, 상기 층간절연막을 평탄화시키는 제1단계, 금속 배선 영역과 금속 콘택 영역이 오픈되는 제1 마스크 패턴을 형성하는 제2단계; 상기 층간절연막을 식각하여, 상기 오픈된 금속 콘택 영역에는 콘택홀을 형성하고 상기 금속 배선 영역에는 홈을 형성한 다음 상기 제1마스크 패턴을 제거하는 제3단계; 확산 방지 및 선택적 화학 기상 증착의 기저층용 제1박막을 전체 구조 상부에 형성하는 제4단계; 상기 금속 배선 영역과 금속 콘택 영역을 덮는 제2마스크 패턴을 형성하는 제5단계; 노출된 상기 제1박막을 식각하고, 상기 제2마스크 패턴을 제거하는 제6단계; 및 선택적 증착으로 잔류하는 상기 제1박막 상에 배선용 금속막을 형성하는 제7단계를 포함하여 이루어지는 반도체 장치의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 제7단계후에 배선용 금속 원자의 확산 방지를 위한 제2 박막을 전면에 형성하는 제8단계; 상기 제2 박막 상에 금속 층간절연막을 형성하는 9단계; 및 상기 제1단계 및 제8단계를 반복하는 제10단계를 더 포함하여 이루어지는 반도체 장치의 금속 배선 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 층간절연막의 평탄화는 화학적 기계적 폴리싱 또는 포토레지스트 에치백 공정에 의해 이루어지는 반도체 장치의 금속 배선 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 제2단계에서 오픈되는 금속 배선 영역을 금속 콘택 영역 보다 상대적으로 작게 형성하는 반도체 장치의 금속 배선 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 제1마스크 패턴 및 제2마스크 패턴은 각기 서로 상반되는 포지티브/네가티브 포토레지스트를 사용하여 동일 노광 마스크를 사용한 사진 식각 공정으로 형성하는 반도체 장치의 금속 배선 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 배선용 금속막은 선택적 화학 기상 증착 방법으로 형성된 구리를 사용하는 반도체 장치의 금속 배선 형성 방법.
- 제6항에 있어서, 상기 제1박막은 Ti/TiN 또는 TiN으로 형성하는 반도체 장치의 금속 배선 형성 방법.
- 제6항에 있어서, 상기 제2박막은 산화 질화막으로 형성하는 반도체 장치의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076408A KR100257762B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076408A KR100257762B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치의 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057138A KR19980057138A (ko) | 1998-09-25 |
| KR100257762B1 true KR100257762B1 (ko) | 2000-06-01 |
Family
ID=19492181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076408A KR100257762B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체 장치의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100257762B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728604B2 (en) | 2015-04-09 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101454639B1 (ko) * | 2013-09-03 | 2014-10-27 | 주식회사 제펠 | 확산방지층을 구비한 열전소자 및 그 제조방법 |
-
1996
- 1996-12-30 KR KR1019960076408A patent/KR100257762B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728604B2 (en) | 2015-04-09 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US10217820B2 (en) | 2015-04-09 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US10700164B2 (en) | 2015-04-09 | 2020-06-30 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980057138A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845176B2 (ja) | 半導体装置 | |
| US6207546B1 (en) | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism | |
| KR20030002037A (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
| JP3502750B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20000005759A (ko) | 반도체장치및제조방법 | |
| KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100257762B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| US6048787A (en) | Borderless contacts for dual-damascene interconnect process | |
| US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| US6271118B1 (en) | Method of applying partial reverse mask | |
| KR100398584B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100275127B1 (ko) | 반도체 소자의 다층 금속 배선 평탄화방법 | |
| KR970003718B1 (ko) | 금속배선 형성방법 | |
| KR100396693B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010047961A (ko) | 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법 | |
| KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR0172756B1 (ko) | 평탄화된 비트라인 형성방법 | |
| KR0179564B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR20040029868A (ko) | 반도체 소자 제조 방법 | |
| KR20030049571A (ko) | 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |