KR20000005759A - 반도체장치및제조방법 - Google Patents
반도체장치및제조방법 Download PDFInfo
- Publication number
- KR20000005759A KR20000005759A KR1019990019727A KR19990019727A KR20000005759A KR 20000005759 A KR20000005759 A KR 20000005759A KR 1019990019727 A KR1019990019727 A KR 1019990019727A KR 19990019727 A KR19990019727 A KR 19990019727A KR 20000005759 A KR20000005759 A KR 20000005759A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- wiring
- insulating film
- interlayer insulating
- stopper film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 105
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 35
- 239000010410 layer Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000012528 membrane Substances 0.000 abstract 5
- 239000011799 hole material Substances 0.000 abstract 2
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 230000003071 parasitic effect Effects 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
제 1 배선(102)이 형성된 표면 영역을 갖는 반도체 기판(101) 상에 연속하여 제 1 층간 절연막(103) 및 에칭 스톱퍼 막(105)을 형성한다. 제 1 층간 절연막(103) 상에 형성된 관통공(107)의 패턴 및 제 1 배선(106)을 형성하는 패턴에 대응하도록 에칭 스톱퍼 막(105)을 패터닝한다. 제 2 층간 절연막(104)을 에칭 스톱퍼 막(105) 상에 형성한다. 제 2 배선(106)을 형성하기 위해서, 제 2 층간 절연막(104)을 에칭하여 배선 트렌치(108)를 형성한다. 계속하여, 에칭 스톱퍼 막(105)을 포토마스크로서 가지면서 제 1 층간 절연막(103)을 에칭하여 관통공(107)을 형성한다. 관통공(107) 및 배선 트렌치(108) 내에 도전 물질을 놓아 제 1 배선(102)에 접속된 제 2 배선(106)을 형성한다.
Description
본 발명은 반도체 장치 및 이의 제조 장치에 관한 것으로, 특히 배선간 기생용량이 작은 반도체 제조 장치 및 반도체 장치에 관한 것이다.
반도체 장치의 배선을 형성하는 종래 기술의 방법 중에 트렌치 배선을 가공하는 공지된 기술이 있다. 이 기술에 따르면, 층간 절연막에 배선 패턴을 갖는 트렌치를 형성하고 이 트렌치를 금속 등과 같은 도전 물질로 채운다. 트렌치 배선을 가공하는 이러한 기술에서는 형성된 트렌치의 깊이가 균일하게 동일하도록 에칭 스톱퍼 막을 사용한다. 일반적으로, 에칭 스톱퍼 막으로서는 절연막으로서의 실리콘 질화막을 사용한다(미국특허 제4,789,648호).
도 7a 내지 도 7f 각각은 에칭 스톱퍼 막을 사용하여 트렌치 배선을 가공하는 기술을 적용함으로써 반도체 장치를 제조하는 단계를 도시한 도면이다.
먼저, 도 7a에 도시한 바와 같이, 제 1 배선(202)이 형성된 표면 영역을 갖는 반도체 기판(201) 상에 제 1 층간 절연막(203)을 형성한다. 에칭 스톱퍼 막(204)로서의 실리콘 질화막을 도 7b에 도시한 바와 같이 제 1 층간 절연막(203) 상에 형성한다. 에칭 스톱퍼 막(204)의 소정의 영역을 에칭한다. 특히, 관통공(이하 기술됨)의 형성영역에 대응하는 부분만을 선택적으로 에칭하여 제거한다. 개구부(205)는 에칭 스톱퍼 막(204) 내에 형성된다(도 7c). 다음에, 제 1 층간절연막(203) 및 에칭 스톱퍼 막(204) 상에 제 2 층간 절연막(206)을 형성한다(도 7d). 배선을 형성하기 위한 배선 트렌치(207)를 제 2 층간 절연막(206)을 에칭하여 제 2 배선 형성영역 내에 형성한다. 에칭 스톱퍼 막(204)이 존재하므로, 제 2 층간 절연막(206)만이 에칭된다. 에칭 마스크로서 에칭 스톱퍼 막(204)을 사용하여 제 1 층간 절연막 내에 관통공(208)을 형성한다(도 7e). 이어서, 제 2 배선(209)을 형성하기 위해 배선 트렌치(207) 및 관통공(208) 내에 금속물질이 놓이게 하여 반도체 장치를 완성한다(도 7f).
상기 설명한 기술에 따라, 관통공(208)을 제외하고 반도체 기판(201)의 전체 표면 위에 에칭 스톱퍼 막(204)이 형성된다. 에칭 스톱퍼 막(204)은 제 1 배선(202)과 제 2 배선(209) 사이에 필연적으로 존재한다. 즉, 상기 기술된 제조 장치에서, 에칭 스톱퍼 막(204)은 제 2 배선(209)과 인접한 제 2 배선(209)(도시없음) 사이에 개재되어 있다. 에칭 스톱퍼 막(204)은 실리콘 질화물(실리콘 산화 질화물을 포함하는)로 형성된다.
실리콘 질화막은 일반적으로 층간 절연막으로서 사용되는 실린콘 산화막보다높은 유전율을 갖는다. 따라서, 동일 층 상에 형성된 배선과 다른 배선간에 기생용량, 및 상이한 층들에 형성된 배선들간 기생용량이 크다. 따라서, 배선구조를 완성하였을 때, 기생용량의 크기가 현저하게 되는 문제가 발생한다. 기생용량의 크기가 크게 됨에 따라, 반도체 장치의 동작 신뢰성이 감소한다.
그러므로, 본 발명의 목적은 배선간 기생용량이 작은 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 개선된 반도체 장치 제조 장치를 제공하는 것이다.
이에 더하여 본 발명의 다른 목적은 쉬운 방법으로 반도체 장치의 기생용량을 낮출 수 있는 제조 장치를 제공하는 것이다.
도 1a는 본 발명의 제 1 실시예에 따른 제조 장치에 의해 제조된 반도체 장치의 평면도.
도 1b는 도 1a의 B-B'선을 따라 취한 단면도.
도 2a 내지 도 2f는 반도체 장치의 제조단계를 각각 도시한 도면.
도 3a 및 도 3b는 에칭 스톱퍼 막을 패터닝하는데 사용되는 포토마스크의 구조를 각각 도시한 도면.
도 4a는 본 발명의 제 2 실시예에 따른 제조 장치에 의해 제조된 반도체 장치의 평면도.
도 4b는 도 4a의 B-B'선을 따라 취한 단면도.
도 5a 내지 도 5f는 반도체 장치의 제조단계를 각각 도시한 도면.
도 6은 에칭 스톱퍼 막을 패터닝하는데 사용되는 포토마스크의 구조를 도시한 도면.
도 7a 내지 도 7f는 반도체 장치의 종래의 제조단계를 각각 예시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
101 : 반도체 기판 102 : 제 1 배선
103 : 제 1 층간 절연막 104 : 제 2 층간 절연막
105 : 에칭 스톱퍼 막 106 : 제 2 배선
107 : 관통공 108 : 배선 트렌치
110 : 제 1 포토마스크 120 : 제 2 포토마스크
상기 기술된 목적을 달성하기 위해서, 본 발명의 제 1 특징에 따라, 제 1 배선(102)이 형성되는 표면 영역을 갖는 반도체 기판 상에 제 1 층간 절연막(103)을 형성하는 단계;
상기 제 1 층간 절연막(103) 상에 상기 제 1 층간 절연막(103)의 물질과는 다른 물질로 만들어진 에칭 스톱퍼 막(105)을 형성하는 단계;
상기 제 1 층간 절연막(103) 내에 형성될 관통공(107)에 대응하는 부분 및형성될 제 2 배선(106)의 주변부에 대응하는 부분을 제거하기 위해서 상기 에칭 스톱퍼 막(105)를 패터닝하는 단계;
상기 에칭 스톱퍼 막(105) 상에 제 2 층간 절연막(104)을 형성하는 단계;
상기 제 2 층간 절연막(104)을 에칭함으로써 상기 제 2 층간 절연막(104) 내에 배선 트렌치(108)를 형성하는 단계;
마스크로서 상기 패터닝된 에칭 스톱퍼 막(105)을 사용하여 상기 제 1 층간 절연막(103)을 에칭함으로써 상기 제 1 층간 절연막(103) 내에 상기 관통공(107)을 형성하는 단계; 및
상기 관통공(107) 및 상기 배선 트렌치(108) 내에 도전 물질을 놓아 상기 제 1 배선(102)에 접속되는 제 2 배선(106)을 형성하는 단계를 포함하는 반도체 장치 제조 장치가 제공된다.
본 발명에서, 에칭 스톱퍼 막은 관통공을 형성하기 위한 영역을 제외한 배선 트렌치 내에 형성된다. 제 1 배선과 제 2 배선간에 형성된 에칭 스톱퍼 막의 영역은 작다. 그러므로, 상이한 층들 내에 형성된 이들 배선간 기생용량이 작아지며 동일한 층 내에 형성된 이들 배선간 기생용량이 작아진다.
상기 제 1 층간 절연막(103) 및 상기 제 2 층간 절연막(104) 각각은 실리콘 산화막을 포함한다.
상기 에칭 스톱퍼 막(105)은 절연막을 포함한다.
상기 절연막은 상기 제 1 층간 절연막(103) 및 상기 제 2 층간 절연막(104)의 에칭율보다 작은 에칭율을 갖는다.
따라서, 관통공 및 배선 트렌치가 원활하게 형성될 수 있다.
상기 절연막은 상기 제 1 층간 절연막(103) 및 상기 제 2 층간 절연막(104)의 유전율보다 큰 유전율을 갖는다.
에칭 스톱퍼 막의 에칭율은 층간 절연막의 유전율보다 큰 유전율을 갖는 절연막을 에칭 스톱퍼 막으로서 사용함으로써 층간 절연막의 에칭율보다 작게 된다.
상기 에칭 스톱퍼 막(105)은 무기 절연막을 포함한다.
상기 에칭 스톱퍼 막(105)은 실리콘 질화막 또는 실리콘 산화 질화막을 포함한다.
상기 에칭 스톱퍼 막(105)은 도전막을 포함한다.
상기 도전막은 금속막 또는 금속 혼합막을 포함한다.
에칭 스톱퍼 막의 에칭율은 금속막 또는 금속 혼합막을 에칭 스톱퍼막으로서 사용함으로써 층간 절연막의 에칭율보다 낮아 질 수 있다.
상기 도전막의 물질은 상기 관통공(107) 및 상기 배선 트렌치(108) 내에 놓인 도전 물질과 동일한 물질을 포함한다.
상기 제조 장치는 상기 관통공(107) 및 상기 배선 트렌치(108)이 형성된 후에, 상기 에칭 스톱퍼 막(105)을 제거하는 단계를 더 포함한다.
상기 제거단계는 에칭 스톱퍼 막(105)을 애싱하는 단계를 포함한다.
이러한 구조를 가질 때, 에칭 스톱퍼막은 관통공 및 배선 트렌치를 형성하기 위한 제 2 층간 절연막 상에 형성된 포토마스크와 함께 제거될 수도 있다.
상기 에칭 스톱퍼 막(105)은 유기 절연막을 포함한다.
상기 유기 절연막은 감광성 유기 절연막을 포함한다.
감광성 유기 절연막은 포토마스크를 형성하지 않고도 광을 조사하는 것만으로 패터닝될 수도 있다. 즉, 감광성 유기 절연막을 에칭 스톱퍼 막으로서 사용한다면, 에칭 스톱퍼 막은 쉽게 제거될 뿐만 아니라 쉽게 형성될 수 있다.
상기 에칭 스톱퍼 막(105)을 패터닝하는 단계는 상기 관통공(107)에 대응하는 패턴을 갖는 제 1 포토마스크(110) 및 상기 제 2 배선(106)에 대응하는 패턴을 갖는 제 2 포토마스크의 순서로 사용하는 단계를 포함한다.
상기 에칭 스톱퍼 막(105)을 패터닝하는 단계는 상기 관통공(107)에 대응하는 패턴 및 상기 제 2 배선(108)에 대응하는 패턴을 갖는 포토마스크를 사용하는 단계를 포함한다.
상기 에칭 스톱퍼 막(105)을 패터닝하는 단계는 상기 관통공(107)에 대응하는 패턴 및 상기 제 2 배선(108)에 대응하는 패턴을 갖는 포토마스크를 사용하는 단계를 더 포함한다.
본 발명의 제 2 특징에 따라,
제 1 배선층(102);
상기 제 1 배선층(102) 상에 형성되어 있고 상기 제 1 배선층(102) 상에 비아(via)(107)를 갖는 층간 절연막(103);
상기 층간 절연막(103) 상에 형성되어 있고 상기 층간 절연막(103)의 물질의 유전율과는 다른 유전율을 갖는 물질을 포함하는 유전막(105); 및
상기 유전막(105) 상에 형성된 제 2 배선층(106)을 포함하며,
상기 유전막(105)은 상기 제 2 배선층(106)이 형성되어 있고 상기 비아(107)의 영역이 제외된 영역 내에 형성되어 있으며,
상기 제 2 배선(106)은 상기 비아(107) 내에 놓여 있는 도전 물질을 통해 상기 제 1 배선(102)에 접속된 반도체 장치가 제공된다.
본 발명에 따라, 2개의 패턴(관통공 및 제 2 배선에 각각 대응하는 패턴)가 결합된 패턴에 광을 조사하여 동시에 수행될 수 있다. 이에 기인하여 패터닝 단계를 간단하게 처리할 수 있다.
상기 유전막(105)은 상기 층간 절연막(103)의 유전율보다 큰 유전율을 갖는 막일 수 있다.
상기 유전막(105)은 도전막일 수 있다.
상기 도전막은 금속막 또는 금속 혼합막일 수 있다.
본 발명의 제 1 실시예에 따른 반도체 장치 제조 장치를 첨부한 도면을 참조하여 기술한다.
도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 제조 장치에 의해 제조된 반도체 장치의 구조를 각각 도시한 도면이다. 특히, 도 1a는 반도체 장치의 평면도이며, 도 1b는 도 1a의 B-B'선을 따라 취한 단면도이다.
도 1a 및 도 1b에 보인 바와 같이, 반도체 장치는 반도체 기판(101), 제 1 배선(102), 제 1 층간 절연막(103), 제 2 층간 절연막(104), 에칭 스톱퍼 막(105) 및 제 2 배선(106)을 포함한다.
반도체 기판(101)은 예를 들면 실리콘(Si) 기판이다. 반도체 기판(101)의표면 상에는 여러 가지 기능소자(도시없음)들이 형성된다. 이들 기능소자들은 예를 들면, 트랜지스터, 다이오드, 캐패시터, 저항기 등일 수 있다.
제 1 배선(102)은 기능소자의 전극부를 포함하며, 반도체 기판(101)의 표면 영역에 이온을 주입함으로써 형성된다. 제 1 배선(102)은 기능소자들의 전극부에 대해서만 형성될 수도 있다.
제 1 층간 절연막(103)은 예를 들면 실리콘 산화막(SiO2)이며, 반도체 기판(101) 및 제 1 배선(102) 상에 형성된다. 제 1 층간 절연막(103)은 제 1 배선(102) 상의 영역 내에 관통공(비아)(107)을 갖는다.
제 2 층간 절연막(104)은 예를 들면 실리콘 산화막이며 제 1 층간 절연막(103) 상에 형성된다. 제 2 층간 절연막(104)은 관통공(107)을 포함하는 영역 내에 배선 트렌치(108)를 갖는다.
에칭 스톱퍼 막(105)은 무기 절연막(예를 들면, 실리콘 질화(Si3N4)막 또는 실리콘 산화 질화막)이며, 배선 트렌치(108) 내에 관통공(107)를 제외한 영역 상에 형성된다. 구체적으로, 에칭 스톱퍼 막(105)은 도 1a에서 사선으로 도시한 영역에서 점선으로 둘러싸인 영역을 제외한 영역 상에 형성된다. 점선으로 둘러싸인 형역은 관통공(107) 형성영역이며, 사선으로 도시한 영역은 배선 트렌치(108) 형성영역이다. 에칭 스톱퍼 막(105)은 관통공(107)을 형성할 때 에칭 마스크로서 작용하며 배선 트렌치(108)를 형성할 때는 에칭 스톱퍼로서 작용한다. 따라서, 에칭 스톱퍼 막(105)의 두께는 제 1 층간 절연막(103) 대 에칭 스톱퍼 막(105)의 에칭 선택비 및 제 2 층간 절연막(104) 대 에칭 스톱퍼 막(105)의 에칭 선택비에 따라 설정될 수 있다.
제 2 배선(106)은 관통공(107) 및 배선 트렌치(107) 내에 형성된다. 제 2 배선(106)은 구리(Cu), 알루미늄(Al) 등과 같은 특성의 물질로 형성될 수 있다.
상기 기술된 구조의 반도체 장치 제조 장치를 기술한다. 기능소자(도시없음)는 반도체 기판(101) 내에 사전에 형성된 것으로 가정한다.
먼저, 제 1 배선(102)을 이온 주입으로 반도체 기판(101)에 형성한다. 제 1 층간 절연막(103)을 CVD(화학 기상 증착)기술로 반도체 기판(101) 및 제 1 배선(102) 상에 형성한다(도 2a). 제 1 층간 절연막(103)의 표면이 매우 평탄할 필요가 있는 경우, CMP 기술(화학 기계식 연마)로 행해질 수도 있다.
다음에, 에칭 스톱퍼 막(105)을 CVD 기술 등으로 제 1 층간 절연막(103) 상에 형성한다(도 2b). 에칭 스톱퍼 막(105)을 사진식각공정 및 에칭공정으로 패터닝한다(도 2c). 에칭 스톱퍼 막(105)이 패터닝될 때, 2개의 포토마스크(레티클)가 사용된다. 포토마스크는 2개의 영역을 포함하는데, 이중 하나(영역 1)는 투과율이 높고 다른 하나(영역 2)는 투과율이 낮다. 포토레지스트가 포지티브형이면, 도 3a 및 도 3b에 도시한 2개의 포토마스크가 사용된다. 특히, 도 3a로부터 알 수 있듯이, 제 1 포토마스크(110)는 관통공(107)의 형성패턴에 대응하는 영역 1을 포함한다. 제 2 포토마스크(120)는 도 3b에 도시한 바와 같이 배선 트렌치(108)의 형성패턴에 대응하는 영역 2를 갖는다.
에칭 스톱퍼 막(105)을 사진식각 기술로 패터닝하는 경우, 에칭 스톱퍼막(105) 상에 먼저 포토레지스트를 형성한다. 이어서, 제 1 포토마스크(110)를 노광시키고 에칭 스톱퍼 막(105)을 현상하여 포토레지스트를 패터닝한다. 에칭 마스크로서 패터닝된 포토레지스터를 사용할 때 에칭 스톱퍼 막(105)의 관통공(107)에 대응하는 부분이 에칭되어 제거된다.
에칭 스톱퍼 막(105) 상의 포토레지스터를 제거한 후, 또 다른 포토레지스트를 에칭 스톱퍼 막(105) 상에 다시 형성한다. 이어서 제 2 포토마스크(120)를 사용하여 포토레지스트를 패터닝한다. 계속하여, 에칭 마스크로서 패터닝된 포토레지스터를 사용할 때, 에칭 스톱퍼 막(105)의 배선 트렌치(108)에 대응하는 주변부가 에칭되어 제거된다. 도 2c에 기술된 패터닝된 에칭 스톱퍼 막(105)이 형성될 수 있다.
상기 기술된 순서에 반대되는 순서로 제 1 포토마스크(110) 및 제 2 포토마스크(120)를 사용할 수도 있다. 즉, 관통공(107)에 대응하는 영역에 앞서 에칭 스톱퍼 막(105)의 배선 트렌치(108)에 대응하는 영역을 제거하는 것이 가능하다.
에칭 스톱퍼 막(105)이 패터닝된 후, 에칭 스톱퍼 막(105) 상의 포토레지스트를 제거한다. 이어서 제 2 층간 절연막(104)을 제 1 층간 절연막(103) 및 에칭 스톱퍼 막(105) 상에 형성한다(도 2d). 이 경우, 제 2 층간 절연막(104)의 표면은 에칭 스톱퍼 막(105)의 두께에 따라 평탄하게 되지 않게 된다. 그러므로, 제 2 층간 절연막(104) 내의 배선 트렌치(108)가 원활하게 형성될 수 있도록 하기 위해서 제 2 층간 절연막(104)의 표면을 CMP기술로 매우 평탄하게 되도록 하는 것이 바람직하다.
이제, 사진식각 기술 및 에칭공정에 의해서 제 2 층간 절연막(104) 내에 배선 트렌치(108)를 형성한다(도 2e). 이 경우, 에칭 스톱퍼 막(105)은 상기 기술된 바와 같이 에칭 스톱퍼로서 작용한다. 계속하여, 에칭 스톱퍼 막(105)은 제 1 층간 절연막(103) 내에 관통공(107)을 형성하기 위해서 에칭 마스크로서 사용된다. 제 2 층간 절연막(104)의 표면 상의 포토레지스트를 제거한다. 이 에칭공정에서, 에칭가스 및 에칭 스톱퍼 막(105)의 에칭율이 제 1 층간 절연막(103) 및 제 2 층간 절연막(104)에 비해 낮은 에칭액이 선택된다.
제 2 배선(106)을 CVD로 관통공(107) 및 배선 트렌치(108) 내에 형성한다(도 2f). 이제, 관통공(107)을 통해 제 2 배선(106)이 제 1 배선(102)에 접속된다. 반도체 장치의 표면은 필요하다면 CMP 기술로 매끄럽게 형성될 수도 있다.
도 1a 및 1b에 도시한 반도체 장치는 지금까지 기술한 제조 장치으로 제조될 수 있다. 에칭 스톱퍼 막(105)은 제 2 배선(106)에 대응하는 영역에만 형성된다. 에칭 스톱퍼 막(105)의 형성영역은 종래의 에칭 스톱퍼 막보다 작다. 결국, 제 2 배선(106)과 인접한 제 2 배선(106)(도시없음)간 기생용량 및 더욱이 제 1 배선(102)과 제 2 배선(106)간 기생용량은 종래의 기생용량보다 작게 된다.
본 발명의 제 2 실시예에 따른 반도체 장치의 제조 장치를 첨부한 도면을 참조하여 기술한다.
본 발명의 제 2 실시예에 따른 제조 장치에 의해 제조된 반도체 장치의 구조는 제 1 실시예에 기술된 것과 실질적으로 동일하다. 제 2 실시예에 따른 제조 장치 역시 제 1 실시예와 실질적으로 동일하다. 이 실시예에서 에칭 스톱퍼막(105)은 금속막, 금속 합성막 등과 같은 도전막이다. 도전막은 예를 들면, 티타, 탄탈, 다결정 실리콘(혹은 폴리실리콘), 질화 티타 등과 같은 것으로 형성될 수 있다. 에칭 스톱퍼 막(105)으로서 도전막을 사용하면, 이의 두께는 제 1 층간 절연막(103) 대 에칭 스톱퍼 막(105)의 에칭 선택비 및 제 2 층간 절연막(104) 대 에칭 스톱퍼 막(105)의 에칭 선택비에 따라 설정된다. 그러나, 관통공(107) 및 배선 트렌치(108) 각각을 하지층 구조(제 1 배선(102)) 위의 적합한 위치에 형성하도록 에칭 스톱퍼 막(105)의 두께를 100nm 이하로 하는 것이 바람직하다.
상기 설명한 바와 같이, 도전막(에칭 스톱퍼 막(105))은 배선 트렌치(108) 내에 관통공(107)을 제외한 영역에만 형성된다. 즉, 고 유전율을 갖는 에칭 스톱퍼 막(105)은 종래의 반도체 장치와는 달리, 반도체 기판(101)의 전체 표면 위에 존재하지 않는다. 제 2 배선(106)과 인접한 제 2 배선(106)(도시없음)간 기생용량 및 더욱이 제 1 배선(102)과 제 2 배선(106)간 기생용량은 종래기술보다 작다. 에칭 스톱퍼 막(105)을 도전막으로 만든다면, 관통공을 형성할 동안 에칭 선택율은 크다. 따라서, 관통공(107)을 고 정확도로 형성할 수 있다.
본 발명의 제3 실시예에 따른 반도체 장치의 제조 장치를 첨부한 도면을 참조하여 기술한다.
본 발명의 제3 실시예에 따른 제조 장치에 의해 제조된 반도체 장치의 구조를 도 4a 및 도 4b에 도시하였다. 특히, 반도체 장치는 장치로부터 제외된 에칭 스톱퍼 막(105)막을 제외하곤 제 1 및 제 2 실시예의 구조와 실질적으로 동일하다.
상기 기술된 구조를 갖는 반도체 장치의 제조 장치를 설명한다.
먼저, 제 1 실시예에서 행한바와 같이, 제 1 배선(102) 및 제 1 층간 절연막(103)을 반도체 기판(101) 상에 형성한다(도 5a). 다음에, 에칭 스톱퍼 막(105)을 제 1 실시예와 같이 제 1 층간 절연막(103) 상에 형성한다(도 5b). 에칭 스톱퍼 막(105)은 유기 절연물, 예를 들면 폴리이미드로 형성된다. 에칭 스톱퍼 막(105)의 형성패턴은 제 1 실시예에서 기술된 것과 실질적으로 동일하다. 제 1 실시예에서 형성한 바와 같이 제 2 층간 절연막(104)을 제 1 층간 절연막(103) 및 에칭 스톱퍼 막(105) 상에 형성한다(도 5c). 이어서, 관통공(107) 및 배선 트렌치(108)를 제 1 실시예에서 기술된 바와 같이 형성한다(도 5d).
사진식각으로 배선 트렌치(108)를 형성하는 경우, 관통공(107) 및 배선 트렌치(108)가 형성된 직후 제 2 층간 절연막(104)의 표면 위에는 포토레지스트가 남아있다. 제3 실시예에서, 산소 플라즈마를 사용한 애싱공정으로 포토레지스트를 제거한다. 에칭 스톱퍼 막(105)은 유기 절연막이기 때문에, 포토레지스트와 함께 제거될 수 있다(도 5e).
에칭 스톱퍼 막(105)을 제거한 후, 제 2 배선(106)을 관통공(107) 및 배선 트렌치(108) 내에 형성한다(도 5f).
당업자이면 도 4a 및 도 4b에 도시한 반도체 장치를 제조할 수 있다. 에칭 스톱퍼 막(105)은 포토레지스트와 함께 제거되므로, 에칭 스톱퍼 막(105)은 존재하지 않는다. 그러므로, 에칭 스톱퍼 막(105)에 의한 제 2 배선(106)과 인접한 제 2 배선(106)(도시없음)간 기용용량 및 제 1 배선(102)과 제 2 배선(106)간 기생용량은 존재하지 않는다.
본 발명의 제4 실시예에 따른 반도체 장치의 제조 장치를 첨부한 도면을 참조하여 기술한다.
본 발명의 제4 실시예에 따른 제조 장치에 의해 제조된 반도체 장치의 구조는 제3 실시예에서 기술한 반도체 장치의 구조와 실질적으로 동일하다. 제4 실시예에 따른 반도체 장치의 제조 장치는 제3 실시예에서 기술한 것과 실질적으로 동일하다. 그러나, 제4 실시예에서, 에칭 스톱퍼 막(105)은 감광성 수지를 포함하는 유기 절연물로 형성된다. 즉 에칭 스톱퍼 막(105)은 예를 들면 포지티브형 감광성 폴리이미드막이다.
그러므로, 에칭 스톱퍼 막(105)을 패터닝하기 위한 포토레지스트막을 반드시 형성할 필요는 없다. 에칭 스톱퍼 막(105)은 제3 실시예에서 행한 바와 같이 CVD로 제 1 층간 절연막(103)의 전체 표면 상에 형성된다. 포토마스크를 통해 에칭 스톱퍼 막(105)에 광을 조사하고, 막을 현상한 결과로 에칭 스톱퍼 막(105)이 패터닝된다. 에칭 스톱퍼 막(105)은 포토레지스트를 사용하지 않고도 패터닝될 수 있다. 즉, 에칭 스톱퍼 막(105) 형성단계는 쉽게 수행될 수 있다. 에칭 스톱퍼 막(105)에 광을 조사한 후에, 베이킹 공정을 수행할 수 있다.
제4 실시예에 따른 제조 장치는 에칭 스톱퍼 막(105)을 형성하는 것을 제외하곤 제3 실시예에 기술된 것과 실질적으로 동일하다.
설명한 바와 같이, 에칭 스톱퍼 막(105), 즉 반도체 장치는 상기 기술된 방법에 따라 쉽게 형성될 수 있다. 에칭 스톱퍼 막(105)은 관통공(107) 및 배선 트렌치(108) 모두를 형성한 후에 제거된다. 따라서, 에칭 스톱퍼 막(105)은 존재하지 않는다. 그러므로, 에칭 스톱퍼 막(105)에 의한 제 2 배선(106)과 인접한 제 2 배선(106)(도시없음)간 기생용량, 및 제 1 배선(102)과 제 2 배선(106)간 기생용량은 존재하지 않는다.
4개의 실시예 중 어느 하나에서, 도 3a 및 도 3b에 기술된 2개의 포토마스크 대신에 제 1 내지 제4, 단일의 포토마스크를 에칭 스톱퍼 막(105)을 형성하는데 사용할 수도 있다. 특히, 도 3a 및 도 3b에 도시한 2개의 포토마스크가 도 6에 기술된 바와 같이 서로 중첩하는 포토마스크(레티클)(130)를, 에칭 스톱퍼 막(105)을 형성하는데 사용할 수 있다. 즉, 영역 B의 각각의 영역에서 관통공(107)에 대응하는 부분이 배선 트렌치(108) 형성영역에 대응하는 영역에서 제거되는 이러한 영역 B을 갖는 포토마스크(130)를 채용할 수 있다. 이러한 포토마스크(130)를 사용함으로써, 에칭 스톱퍼 막(105)의 형성공정은 상기 기술된 실시예에 기술된 것보다 더 쉽게 형성된다. 관통공(107) 및 배선 트렌치(108)에 대응하는 영역의 크기는 관통공(107) 및 배선 트렌치(108)의 실제 크기에 따라 변경할 수도 있다. 배선패턴이 더 복잡할 때에도, 배선 트렌치에 대응하는 영역을 넓히도록 포토마스크를 수정함으로써 관통공(107) 및 배선 트렌치(108)를 리소그래피공정에서 정확하게 형성할 수 있게 된다.
제 2 실시예에서 기술된 에칭 스톱퍼 막(105)은 제 2 배선(106)의 일부인 채로 남아있다. 따라서, 에칭 스톱퍼 막(105)은 높은 신뢰성의 물질로 만들어지는것이 바람직할 것이다. 특히, 저저항의 부식되지 않는 특성을 갖는 물질을 선택하는 것이 바람직하다. 에칭 스톱퍼 막(105)의 물질은 제 2 배선(106)과 다르거나 동일한 도전율을 가질 수도 있다.
제3 및 제4 실시예에서, 제 2 배선(106)은 에칭 스톱퍼 막(105)으로서 유기 절연막을 제거하지 않고 형성될 수도 있다. 유기 절연막은 제 1 실시예에서 기술한 무기 절연막보다 작은 유전율을 가질 수도 있다. 이에 기인하여, 제 2 배선(106)은 에칭 스톱퍼 막(105)없이도 형성되어, 기생용량은 제 1 실시예에서 기술된 것보다도 더 작을 수 있다.
상기 기술된 실시예에서, 배선을 2개의 층, 즉 제 1 배선(102) 및 제 2 배선(106)으로 형성하는 경우에 대해 설명하였다. 그러나, 배선을 3개 이상의 층으로 형성하여도 본 발명은 상기한 바와 마찬가지로 적용될 수 있다.
본 발명은 그 일체를 여기 포함시킨 1998년 6월 1일에 출원한 일본 특허 출원 평10-151552호에 기초한 것이다.
Claims (21)
- 반도체 장치 제조 방법에 있어서,제 1 배선(102)이 형성되는 표면 영역을 갖는 반도체 기판(101) 상에 제 1 층간 절연막(103)을 형성하는 단계;상기 제 1 층간 절연막(103) 상에 상기 제 1 층간 절연막(103)의 물질과는 다른 물질로 만들어진 에칭 스톱퍼 막(105)을 형성하는 단계;상기 제 1 층간 절연막(103) 내에 형성될 관통공(107)에 대응하는 부분 및 형성될 제 2 배선(106)의 주변부에 대응하는 부분을 제거하기 위해서 상기 에칭 스톱퍼 막(105)를 패터닝하는 단계;상기 에칭 스톱퍼 막(105) 상에 제 2 층간 절연막(104)을 형성하는 단계;상기 제 2 층간 절연막(104)을 에칭함으로써 상기 제 2 층간 절연막(104) 내에 배선 트렌치(108)를 형성하는 단계;마스크로서 상기 패터닝된 에칭 스톱퍼 막(105)을 사용하여 상기 제 1 층간 절연막(103)을 에칭함으로써 상기 제 1 층간 절연막(103) 내에 상기 관통공(107)을 형성하는 단계; 및상기 관통공(107) 및 상기 배선 트렌치(108) 내에 도전 물질을 놓아 상기 제 1 배선(102)에 접속되는 제 2 배선(106)을 형성하는 단계를 포함하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 상기 제 1 층간 절연막(103) 및 상기 제 2 층간 절연막(104) 각각은 실리콘 산화막을 포함하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 상기 에칭 스톱퍼 막(105)은 절연막을 포함하는 반도체 장치 제조 방법.
- 제 3 항에 있어서, 상기 절연막은 상기 제 1 층간 절연막(103) 및 상기 제 2 층간 절연막(104)의 에칭율보다 작은 에칭율을 갖는 반도체 장치 제조 방법.
- 제 4 항에 있어서, 상기 절연막은 상기 제 1 층간 절연막(103) 및 상기 제 2 층간 절연막(104)의 유전율보다 큰 유전율을 갖는 반도체 장치 제조 방법.
- 제 5 항에 있어서, 상기 에칭 스톱퍼 막(105)은 실리콘 질화막 또는 실리콘 산화 질화막을 포함하는 반도체 장치 제조 방법.
- 제 4 항에 있어서, 상기 에칭 스톱퍼 막(105)은 무기 절연막을 포함하는 반도체 장치 제조 방법.
- 제 7 항에 있어서, 상기 에칭 스톱퍼 막(105)은 실리콘 질화막 또는 실리콘 산화 질화막을 포함하는 반도체 장치 제조 방법.
- 제 4 항에 있어서, 상기 에칭 스톱퍼 막(105)은 도전막을 포함하는 반도체 장치 제조 방법.
- 제 9 항에 있어서, 상기 도전막은 금속막 또는 금속 혼합막을 포함하는 반도체 장치 제조 방법.
- 제 9 항에 있어서, 상기 도전막의 물질은 상기 관통공(107) 및 상기 배선 트렌치(108) 내에 놓인 도전 물질과 동일한 물질을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 상기 관통공(107) 및 상기 배선 트렌치(108)가 형성된 후에, 상기 에칭 스톱퍼 막(105)을 제거하는 단계를 더 포함하는 반도체 장치 제조 방법.
- 제 12 항에 있어서, 상기 제거단계는 에칭 스톱퍼 막(105)을 애칭하는 단계를 포함하는 반도체 장치 제조 방법.
- 제 13 항에 있어서, 상기 에칭 스톱퍼 막(105)은 유기 절연막을 포함하는 반도체 장치 제조 방법.
- 제 14 항에 있어서, 상기 유기 절연막은 감광성 유기 절연막을 포함하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 상기 에칭 스톱퍼 막(105)을 패터닝하는 단계는 상기 관통공(107)에 대응하는 패턴을 갖는 제 1 포토마스크(110) 및 상기 제 2 배선(106)에 대응하는 패턴을 갖는 제 2 포토마스크의 순서로 사용하는 단계를 포함하는 반도체 장치 제조 방법.
- 제 1 항에 있어서, 상기 에칭 스톱퍼 막(105)을 패터닝하는 단계는 상기 관통공(107)에 대응하는 패턴 및 상기 제 2 배선(108)에 대응하는 패턴을 갖는 포토마스크를 사용하는 단계를 포함하는 반도체 장치 제조 방법.
- 반도체 장치에 있어서,제 1 배선층(102);상기 제 1 배선층(102) 상에 형성되어 있고 상기 제 1 배선층(102) 상에 비아(107)를 갖는 층간 절연막(103);상기 층간 절연막(103) 상에 형성되어 있고 상기 층간 절연막(103)의 물질의 유전율과는 다른 유전율을 갖는 물질을 포함하는 유전막(105); 및상기 유전막(105) 상에 형성된 제 2 배선층(106)을 포함하며,상기 유전막(105)은 상기 제 2 배선층(106)이 형성되어 있고 상기 비아(107) 영역이 제외된 영역 내에 형성되어 있으며,상기 제 2 배선(106)은 상기 비아(107) 내에 놓여 있는 도전 물질을 통해 상기 제 1 배선(102)에 접속된 반도체 장치.
- 제 18 항에 있어서, 상기 유전막(105)은 상기 층간 절연막(103)의 유전율보다 큰 유전율을 갖는 막인 반도체 장치.
- 제 18 항에 있어서, 상기 유전막(105)은 도전막인 반도체 장치.
- 제 20 항에 있어서, 상기 도전막은 금속막 또는 금속 혼합막인 반도체 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15155298A JP3186040B2 (ja) | 1998-06-01 | 1998-06-01 | 半導体装置の製造方法 |
| JP98-151552 | 1998-06-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000005759A true KR20000005759A (ko) | 2000-01-25 |
Family
ID=15521024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990019727A KR20000005759A (ko) | 1998-06-01 | 1999-05-31 | 반도체장치및제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6268279B1 (ko) |
| JP (1) | JP3186040B2 (ko) |
| KR (1) | KR20000005759A (ko) |
| CN (1) | CN1237787A (ko) |
| TW (1) | TW414929B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783868B1 (ko) * | 2000-04-25 | 2007-12-10 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치의 제조방법 및 반도체장치 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736457A (en) * | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
| JP3293792B2 (ja) * | 1999-01-12 | 2002-06-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3457277B2 (ja) | 1999-12-15 | 2003-10-14 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| DE10034020A1 (de) * | 2000-07-07 | 2002-02-07 | Infineon Technologies Ag | Metallisierungsanordnung für Halbleiterstruktur und entsprechendes Herstellungsverfahren |
| JP4371587B2 (ja) * | 2001-01-05 | 2009-11-25 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
| US7138719B2 (en) * | 2002-08-29 | 2006-11-21 | Micron Technology, Inc. | Trench interconnect structure and formation method |
| TWI285938B (en) * | 2003-08-28 | 2007-08-21 | Fujitsu Ltd | Semiconductor device |
| KR101446226B1 (ko) | 2006-11-27 | 2014-10-01 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그 제조 방법 |
| JP2010003894A (ja) | 2008-06-20 | 2010-01-07 | Nec Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| US20100176513A1 (en) * | 2009-01-09 | 2010-07-15 | International Business Machines Corporation | Structure and method of forming metal interconnect structures in ultra low-k dielectrics |
| CN102299096B (zh) * | 2010-06-22 | 2017-08-01 | 中国科学院微电子研究所 | 半导体器件的接触的制造方法及具有该接触的半导体器件 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789648A (en) | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| JPH01117342A (ja) | 1987-10-30 | 1989-05-10 | Oki Electric Ind Co Ltd | コンタクトホールの形成方法 |
| JPH023228A (ja) | 1987-12-28 | 1990-01-08 | Texas Instr Inc <Ti> | 平坦化せれた、選択的なタングステン金属処理層システム |
| US5378652A (en) * | 1989-04-19 | 1995-01-03 | Kabushiki Kaisha Toshiba | Method of making a through hole in multi-layer insulating films |
| JPH04260328A (ja) | 1991-02-15 | 1992-09-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0513593A (ja) | 1991-07-08 | 1993-01-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3219909B2 (ja) * | 1993-07-09 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5736457A (en) * | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
| US5856707A (en) * | 1995-09-11 | 1999-01-05 | Stmicroelectronics, Inc. | Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed |
| US5693563A (en) * | 1996-07-15 | 1997-12-02 | Chartered Semiconductor Manufacturing Pte Ltd. | Etch stop for copper damascene process |
| JPH1187492A (ja) | 1997-09-05 | 1999-03-30 | Toshiba Corp | 半導体装置の製造方法 |
| US6066569A (en) * | 1997-09-30 | 2000-05-23 | Siemens Aktiengesellschaft | Dual damascene process for metal layers and organic intermetal layers |
| JPH11317451A (ja) | 1998-05-07 | 1999-11-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-06-01 JP JP15155298A patent/JP3186040B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-27 US US09/320,466 patent/US6268279B1/en not_active Expired - Fee Related
- 1999-05-31 KR KR1019990019727A patent/KR20000005759A/ko active IP Right Grant
- 1999-06-01 CN CN99109248A patent/CN1237787A/zh active Pending
- 1999-06-01 TW TW088109167A patent/TW414929B/zh not_active IP Right Cessation
-
2000
- 2000-07-26 US US09/626,120 patent/US6448652B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783868B1 (ko) * | 2000-04-25 | 2007-12-10 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치의 제조방법 및 반도체장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1237787A (zh) | 1999-12-08 |
| TW414929B (en) | 2000-12-11 |
| JP3186040B2 (ja) | 2001-07-11 |
| US6268279B1 (en) | 2001-07-31 |
| JPH11345875A (ja) | 1999-12-14 |
| US6448652B1 (en) | 2002-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184128B1 (en) | Method using a thin resist mask for dual damascene stop layer etch | |
| KR19990007227A (ko) | 개선된 듀얼 대마신 구조체 및 그 제조 방법 | |
| KR940001889B1 (ko) | 평탄화(平坦化) 표면을 가지는 반도체장치의 제조방법 | |
| JP4104426B2 (ja) | 半導体装置の製造方法 | |
| KR20000005759A (ko) | 반도체장치및제조방법 | |
| US5395796A (en) | Etch stop layer using polymers for integrated circuits | |
| KR100443064B1 (ko) | 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 | |
| US6737222B2 (en) | Dual damascene process utilizing a bi-layer imaging layer | |
| JPH03154331A (ja) | 導電層形成方法 | |
| US20020086519A1 (en) | Stacked vias and method | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| US6579790B1 (en) | Dual damascene manufacturing process | |
| KR100257762B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| US7504334B2 (en) | Semiconductor device and method for manufacturing same | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| JPH04260328A (ja) | 半導体装置の製造方法 | |
| KR100709453B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100351892B1 (ko) | 다층 배선의 형성 방법 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| KR20010108404A (ko) | 샐로우 트렌치 아이솔레이션을 갖는 집적 회로와 그 제조프로세스 | |
| KR20020058429A (ko) | 반도체소자의 배선 및 그 형성방법 | |
| JPH08316309A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| KR20030061100A (ko) | 층간절연막 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| N231 | Notification of change of applicant | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| NORF | Unpaid initial registration fee |