JPH0513593A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513593A JPH0513593A JP16711991A JP16711991A JPH0513593A JP H0513593 A JPH0513593 A JP H0513593A JP 16711991 A JP16711991 A JP 16711991A JP 16711991 A JP16711991 A JP 16711991A JP H0513593 A JPH0513593 A JP H0513593A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- etching
- heat
- contact hole
- resistant metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は多層金属配線におけるコンタクト形
成時にフォトレジストをエッチングマスクとして用いた
場合に生じるエッチング工程における障害、及びコンタ
クト抵抗の増大を解消する半導体装置の製造方法を提供
する。 【構成】 パターニングされた下層金属配線上に絶縁膜
を形成する工程、この絶縁膜上に耐熱性金属層を形成す
る工程、この耐熱性金属層をエッチング処理により選択
的に除去する工程、このエッチング処理された耐熱性金
属層をエッチングマスクとして絶縁膜にコンタクトホー
ルを形成する工程、このコンタクトホールを含め耐熱性
金属層上に上層配線用金属層を形成する工程、及びエッ
チング処理により上層配線用金属層と耐熱性金属層の二
重層構造からなる上層金属配線を所定のパターンに形成
する工程を順に備える半導体装置の製造方法であって、
耐熱性金属層をコンタクトホール形成時のエッチングマ
スクとして用いるため、エッチング工程における障害が
解消され、また、この耐熱性金属層がそのままバリアメ
タルとしても働く。
成時にフォトレジストをエッチングマスクとして用いた
場合に生じるエッチング工程における障害、及びコンタ
クト抵抗の増大を解消する半導体装置の製造方法を提供
する。 【構成】 パターニングされた下層金属配線上に絶縁膜
を形成する工程、この絶縁膜上に耐熱性金属層を形成す
る工程、この耐熱性金属層をエッチング処理により選択
的に除去する工程、このエッチング処理された耐熱性金
属層をエッチングマスクとして絶縁膜にコンタクトホー
ルを形成する工程、このコンタクトホールを含め耐熱性
金属層上に上層配線用金属層を形成する工程、及びエッ
チング処理により上層配線用金属層と耐熱性金属層の二
重層構造からなる上層金属配線を所定のパターンに形成
する工程を順に備える半導体装置の製造方法であって、
耐熱性金属層をコンタクトホール形成時のエッチングマ
スクとして用いるため、エッチング工程における障害が
解消され、また、この耐熱性金属層がそのままバリアメ
タルとしても働く。
Description
【０００１】
【産業上の利用分野】本発明はコンタクトホールを介し
て下層金属配線と上層金属配線が互いに導通する多層金
属配線を有する半導体装置の製造方法に関する。
て下層金属配線と上層金属配線が互いに導通する多層金
属配線を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】図２（Ａ）〜（Ｅ）に多層金属配線を有
する半導体装置における従来技術によるコンタクトホー
ル形成のプロセスを示す。先ず、デバイス層１上のパタ
ーニングされた下層金属配線２上にパシベーション膜等
の絶縁膜３を形成する（図２Ａ）。この絶縁膜３上にフ
ォトレジストマスク４をエッチングマスクとして設け
（図２Ｂ）、異方性エッチング処理により絶縁膜３中に
コンタクトホール５を形成し、フォトレジストマスク４
を除去する（図２Ｃ）。続いて、上層配線用金属層６を
設け（図２Ｄ）、これにパターニングを施した後、上層
金属配線７を形成する（図２Ｅ），（参考文献：前田和
夫著，工業調査会刊・最新ＬＳＩプロセス技術・第III編・
第６章）。
する半導体装置における従来技術によるコンタクトホー
ル形成のプロセスを示す。先ず、デバイス層１上のパタ
ーニングされた下層金属配線２上にパシベーション膜等
の絶縁膜３を形成する（図２Ａ）。この絶縁膜３上にフ
ォトレジストマスク４をエッチングマスクとして設け
（図２Ｂ）、異方性エッチング処理により絶縁膜３中に
コンタクトホール５を形成し、フォトレジストマスク４
を除去する（図２Ｃ）。続いて、上層配線用金属層６を
設け（図２Ｄ）、これにパターニングを施した後、上層
金属配線７を形成する（図２Ｅ），（参考文献：前田和
夫著，工業調査会刊・最新ＬＳＩプロセス技術・第III編・
第６章）。
【０００３】この場合、エッチング処理中にフォトレジ
ストマスク４とエッチングガスが反応して、反応生成物
（ポリマー）がコンタクトホール５内に付着してコンタ
クト抵抗を増大させる原因となっていた。また、フォト
レジストマスク４は耐熱性に乏しいために長時間のエッ
チングにより、変成及び型崩れする障害もあった。
ストマスク４とエッチングガスが反応して、反応生成物
（ポリマー）がコンタクトホール５内に付着してコンタ
クト抵抗を増大させる原因となっていた。また、フォト
レジストマスク４は耐熱性に乏しいために長時間のエッ
チングにより、変成及び型崩れする障害もあった。
【０００４】
【発明が解決しようとする課題】本発明はこのようなフ
ォトレジストをエッチングマスクとして用いた場合に生
じるエッチング工程における障害、及び反応性生物によ
るコンタクト抵抗の増大を解消する半導体装置の製造方
法を提供するものである。
ォトレジストをエッチングマスクとして用いた場合に生
じるエッチング工程における障害、及び反応性生物によ
るコンタクト抵抗の増大を解消する半導体装置の製造方
法を提供するものである。
【０００５】
【課題を解決するための手段】本発明の半導体製造方法
は、コンタクトホールの形成におけるエッチングマスク
としてフォトレジストの代わりに耐熱性金属層を用いる
ことを特徴とする。
は、コンタクトホールの形成におけるエッチングマスク
としてフォトレジストの代わりに耐熱性金属層を用いる
ことを特徴とする。
【０００６】
【作用】ここで用いる耐熱性金属は、コンタクトホール
形成時のエッチング工程に際し、フォトレジストに比し
て十分にエッチング選択性が高くエッチングマスクとし
て適当であり、さらに長時間のエッチングにも十分耐え
変成、及び型崩れの障害を来さない。また、エッチング
ガスと反応してコンタクト抵抗を増す要因となる反応性
生物を形成しない。
形成時のエッチング工程に際し、フォトレジストに比し
て十分にエッチング選択性が高くエッチングマスクとし
て適当であり、さらに長時間のエッチングにも十分耐え
変成、及び型崩れの障害を来さない。また、エッチング
ガスと反応してコンタクト抵抗を増す要因となる反応性
生物を形成しない。
【０００７】
【実施例】図１（Ａ）〜（Ｇ）に本発明の半導体装置の
製造におけるコンタクトホールの形成のプロセスの実施
例を示す。
製造におけるコンタクトホールの形成のプロセスの実施
例を示す。
【０００８】第１の工程（図１Ａ）では、デバイス層８
上のパターニングされたアルミニウム、あるいはその合
金等からなる下層金属配線９上にパシベーション膜等の
絶縁膜１０（例えば通常のスパッタ法による酸化シリコ
ン（ＳｉＯ2）膜）を形成する。
上のパターニングされたアルミニウム、あるいはその合
金等からなる下層金属配線９上にパシベーション膜等の
絶縁膜１０（例えば通常のスパッタ法による酸化シリコ
ン（ＳｉＯ2）膜）を形成する。
【０００９】第２の工程（図１Ｂ）では、この絶縁膜１
０上に耐熱性金属層１１として窒化チタン（ＴｉＮ；融
点２９５０℃）を反応性スパッタ法により約１０００Å
の膜厚に積層する。
０上に耐熱性金属層１１として窒化チタン（ＴｉＮ；融
点２９５０℃）を反応性スパッタ法により約１０００Å
の膜厚に積層する。
【００１０】第３の工程（図１Ｃ）では、この耐熱性金
属層１１上に所定の形状のフォトレジストマスク１２を
形成する。
属層１１上に所定の形状のフォトレジストマスク１２を
形成する。
【００１１】第４の工程（図１Ｄ）では、塩素ガス（Ｃ
ｌ2）を用いた通常の平行平板型反応性イオン・エッチ
ング装置（ＲＩＥ）においてＴｉＮの異方性エッチング
処理を行い、耐熱性金属層１１を選択的に除去した後、
フォトレジストマスク１２を除去する。この時、下層金
属配線９は絶縁膜１０に覆われ、その金属表面を露出し
ていないため、下層金属配線の材質を考慮した特殊な有
機溶剤を使用する必要がなく、熱硫酸を用いてフォトレ
ジストマスク１２の除去ができる。
ｌ2）を用いた通常の平行平板型反応性イオン・エッチ
ング装置（ＲＩＥ）においてＴｉＮの異方性エッチング
処理を行い、耐熱性金属層１１を選択的に除去した後、
フォトレジストマスク１２を除去する。この時、下層金
属配線９は絶縁膜１０に覆われ、その金属表面を露出し
ていないため、下層金属配線の材質を考慮した特殊な有
機溶剤を使用する必要がなく、熱硫酸を用いてフォトレ
ジストマスク１２の除去ができる。
【００１２】第５の工程（図１Ｅ）では、エッチング処
理された耐熱性金属層１１をエッチングマスクとして絶
縁膜１０の異方性エッチング処理を行いコンタクトホー
ル１３を形成する。この耐熱性金属層１１はコンタクト
ホール１３形成時のエッチングマスクとして使用した
後、除去せず次の工程に入る。
理された耐熱性金属層１１をエッチングマスクとして絶
縁膜１０の異方性エッチング処理を行いコンタクトホー
ル１３を形成する。この耐熱性金属層１１はコンタクト
ホール１３形成時のエッチングマスクとして使用した
後、除去せず次の工程に入る。
【００１３】この工程での異方性エッチング処理はフッ
化物系ガスをベースとした混合ガス（例えばＣＨＦ3と
ＣＦ4とＡｒの混合）を用いて通常のＲＩＥにて行う。
この場合、ＴｉＮに対する被エッチング膜である絶縁膜
１０のＳｉＯ2のエッチング選択性は約５０であり、Ｔ
ｉＮはエッチングマスク材料として十分である。さら
に、高融点のため長時間のエッチングにも十分耐え変
成、及び型崩れ等の障害もなく、またエッチングガスと
反応してコンタクト内に反応性生物を形成することもな
い。
化物系ガスをベースとした混合ガス（例えばＣＨＦ3と
ＣＦ4とＡｒの混合）を用いて通常のＲＩＥにて行う。
この場合、ＴｉＮに対する被エッチング膜である絶縁膜
１０のＳｉＯ2のエッチング選択性は約５０であり、Ｔ
ｉＮはエッチングマスク材料として十分である。さら
に、高融点のため長時間のエッチングにも十分耐え変
成、及び型崩れ等の障害もなく、またエッチングガスと
反応してコンタクト内に反応性生物を形成することもな
い。
【００１４】第６の工程（図１Ｆ）では、耐熱性金属層
１１、及び絶縁膜１０に通して形成されたコンタクトホ
ール１３を含め耐熱性金属層１１上にアルミニウム、あ
るいはその合金等の通常のスパッタ法により上層配線用
金属層１４を形成し、下層金属配線９とのコンタクトを
設ける。
１１、及び絶縁膜１０に通して形成されたコンタクトホ
ール１３を含め耐熱性金属層１１上にアルミニウム、あ
るいはその合金等の通常のスパッタ法により上層配線用
金属層１４を形成し、下層金属配線９とのコンタクトを
設ける。
【００１５】第７の工程（図１Ｇ）では、通常のパター
ニング処理により上層配線用金属層１４及び耐熱性金属
層１１を選択的に除去し、上層配線用金属層１４及び耐
熱性金属層１１の二重層構造からなる上層金属配線１５
を所定のパターンに形成する。この工程でのパターニン
グ処理は、例えばＣｌ2とＢＣｌ3の混合ガスを用いた通
常のＲＩＥにおける異方性エッチング処理により行う。
ニング処理により上層配線用金属層１４及び耐熱性金属
層１１を選択的に除去し、上層配線用金属層１４及び耐
熱性金属層１１の二重層構造からなる上層金属配線１５
を所定のパターンに形成する。この工程でのパターニン
グ処理は、例えばＣｌ2とＢＣｌ3の混合ガスを用いた通
常のＲＩＥにおける異方性エッチング処理により行う。
【００１６】エッチング処理により一部残され、上層金
属配線１５の下層部分を構成する耐熱性金属層はバリア
メタル層１６として働く。ＴｉＮをバリアメタルとして
用いた場合、下層金属配線のストレスマイグレーション
緩和の効果が得られる（参考文献：K.Yoshikawa,et a
l.,June 12-13,1989 VMIC Conference）。また、この場
合、従来技術によるバリアメタルとは異なり、下層金属
配線と上層金属配線とのコンタクト部分にはバリアメタ
ルＴｉＮは存在せず、これが原因となるコンタクト抵抗
の増加の回避も行える。
属配線１５の下層部分を構成する耐熱性金属層はバリア
メタル層１６として働く。ＴｉＮをバリアメタルとして
用いた場合、下層金属配線のストレスマイグレーション
緩和の効果が得られる（参考文献：K.Yoshikawa,et a
l.,June 12-13,1989 VMIC Conference）。また、この場
合、従来技術によるバリアメタルとは異なり、下層金属
配線と上層金属配線とのコンタクト部分にはバリアメタ
ルＴｉＮは存在せず、これが原因となるコンタクト抵抗
の増加の回避も行える。
【００１７】尚、本発明の耐熱性金属層１１に用いる金
属はＴｉＮの代わりにその他の高融点を有する金属を用
いてもよく、それらにはチタン（Ｔｉ）、タングステン
（Ｗ）、及びそれらの合金（ＴｉＷ）等がある。
属はＴｉＮの代わりにその他の高融点を有する金属を用
いてもよく、それらにはチタン（Ｔｉ）、タングステン
（Ｗ）、及びそれらの合金（ＴｉＷ）等がある。
【００１８】
【発明の効果】本発明によれば、コンタクトホールの形
成時に耐熱性金属膜をエッチングマスクとして用いるた
め長時間のエッチングにも十分耐え変成、及び型崩れ等
の障害もなく、またエッチングガスと反応してコンタク
ト内に反応性生物を形成せず、コンタクト抵抗を増す要
因を低減できる。
成時に耐熱性金属膜をエッチングマスクとして用いるた
め長時間のエッチングにも十分耐え変成、及び型崩れ等
の障害もなく、またエッチングガスと反応してコンタク
ト内に反応性生物を形成せず、コンタクト抵抗を増す要
因を低減できる。
【００１９】また、本発明によれば、耐熱性金属膜はコ
ンタクトホールの形成後、上層金属配線の下層部分を構
成しバリアメタルとして働き、下層金属配線のストレス
マイグレーション緩和の効果が得られ、かつ従来のバリ
アメタル技術の如く下層金属配線と上層金属配線とがバ
リアメタル介してコンタクトせず、これが原因となるコ
ンタクト抵抗増加の回避も行える。
ンタクトホールの形成後、上層金属配線の下層部分を構
成しバリアメタルとして働き、下層金属配線のストレス
マイグレーション緩和の効果が得られ、かつ従来のバリ
アメタル技術の如く下層金属配線と上層金属配線とがバ
リアメタル介してコンタクトせず、これが原因となるコ
ンタクト抵抗増加の回避も行える。
【００２０】さらに、本発明によれば、フォトレジスト
マスクの除去の工程において、下層金属配線の材質を考
慮した特殊な有機溶剤を使用する必要がなくなる。
マスクの除去の工程において、下層金属配線の材質を考
慮した特殊な有機溶剤を使用する必要がなくなる。
【図１】本発明実施例の方法を示す工程別断面図であ
る。
る。
【図２】従来の製造方法の工程別断面図である。
Claims (1)
- 【特許請求の範囲】 【請求項１】 パターニングされた下層金属配線上に絶
縁膜を形成する工程、前記絶縁膜上に耐熱性金属層を形
成する工程、前記耐熱性金属層上にフォトレジストマス
クを形成し、前記耐熱性金属層にエッチング処理を施
し、前記耐熱性金属層を選択的に除去する工程、エッチ
ング処理された前記耐熱性金属層をエッチングマスクと
して前記絶縁膜にエッチング処理を施し、コンタクトホ
ールを形成する工程、前記コンタクトホールを含め前記
耐熱性金属層上に上層配線用金属層を形成する工程、及
びエッチング処理により前記上層配線用金属層及び前記
耐熱性金属層を選択的に除去し前記上層配線用金属層及
び前記耐熱性金属層の二重層構造からなる上層金属配線
を所定のパターンに形成する工程を順に備えたことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711991A JPH0513593A (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711991A JPH0513593A (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513593A true JPH0513593A (ja) | 1993-01-22 |
Family
ID=15843794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16711991A Pending JPH0513593A (ja) | 1991-07-08 | 1991-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513593A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422312A (en) * | 1994-06-06 | 1995-06-06 | United Microelectronics Corp. | Method for forming metal via |
| JPH0855857A (ja) * | 1994-08-15 | 1996-02-27 | Yamaha Corp | 絶縁膜加工法 |
| WO1999033097A1 (en) * | 1997-12-22 | 1999-07-01 | Lam Research Corporation | Improved techniques for etching an oxide layer |
| WO1999036954A1 (fr) * | 1998-01-20 | 1999-07-22 | Tokyo Electron Limited | Dispositif a semiconducteur et son procede de production |
| US6001734A (en) * | 1996-09-20 | 1999-12-14 | Nec Corporation | Formation method of contact/ through hole |
| US6137175A (en) * | 1994-07-04 | 2000-10-24 | Yamaha Corporation | Semiconductor device with multi-layer wiring |
| US6268279B1 (en) | 1998-06-01 | 2001-07-31 | Nec Corporation | Trench and via formation in insulating films utilizing a patterned etching stopper film |
| JP2011258964A (ja) * | 1999-04-01 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2020145358A (ja) * | 2019-03-07 | 2020-09-10 | 豊田合成株式会社 | 半導体素子の製造方法 |
| JP2022009531A (ja) * | 2015-10-29 | 2022-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1991
- 1991-07-08 JP JP16711991A patent/JPH0513593A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422312A (en) * | 1994-06-06 | 1995-06-06 | United Microelectronics Corp. | Method for forming metal via |
| US6187689B1 (en) | 1994-07-04 | 2001-02-13 | Yamaha Corporation | Manufacture of semiconductor device with fine patterns |
| US6137175A (en) * | 1994-07-04 | 2000-10-24 | Yamaha Corporation | Semiconductor device with multi-layer wiring |
| JPH0855857A (ja) * | 1994-08-15 | 1996-02-27 | Yamaha Corp | 絶縁膜加工法 |
| US6001734A (en) * | 1996-09-20 | 1999-12-14 | Nec Corporation | Formation method of contact/ through hole |
| WO1999033097A1 (en) * | 1997-12-22 | 1999-07-01 | Lam Research Corporation | Improved techniques for etching an oxide layer |
| US6083844A (en) * | 1997-12-22 | 2000-07-04 | Lam Research Corporation | Techniques for etching an oxide layer |
| WO1999036954A1 (fr) * | 1998-01-20 | 1999-07-22 | Tokyo Electron Limited | Dispositif a semiconducteur et son procede de production |
| US6268279B1 (en) | 1998-06-01 | 2001-07-31 | Nec Corporation | Trench and via formation in insulating films utilizing a patterned etching stopper film |
| US6448652B1 (en) | 1998-06-01 | 2002-09-10 | Nec Corporation | Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer |
| JP2011258964A (ja) * | 1999-04-01 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2022009531A (ja) * | 2015-10-29 | 2022-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2020145358A (ja) * | 2019-03-07 | 2020-09-10 | 豊田合成株式会社 | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3510942B2 (ja) | 半導体素子の配線形成方法 | |
| JPH0513593A (ja) | 半導体装置の製造方法 | |
| JP2809087B2 (ja) | 配線形成方法 | |
| JP2830658B2 (ja) | 微細金属配線形成方法 | |
| JP2004214663A (ja) | 金属電極を有するキャパシター製造方法 | |
| JP4646346B2 (ja) | 電子デバイスの製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH08298287A (ja) | 半導体装置の金属配線及び半導体装置の製造方法 | |
| JPH08293490A (ja) | 半導体装置のヴィアホールの形成方法 | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| JP3369957B2 (ja) | 半導体装置の製造方法 | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| JPH04171744A (ja) | 半導体装置の製造方法 | |
| JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPH02260535A (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH03203232A (ja) | 半導体装置の製造方法 | |
| JPH03153034A (ja) | Ａｉ合金配線層の製造方法 | |
| JPH10178095A (ja) | 半導体装置及びその製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JPH05175155A (ja) | 半導体集積回路装置のグリッドライン製造方法 | |
| JP3495492B2 (ja) | 半導体装置の製造方法 |