JPH05243226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05243226A JPH05243226A JP4509292A JP4509292A JPH05243226A JP H05243226 A JPH05243226 A JP H05243226A JP 4509292 A JP4509292 A JP 4509292A JP 4509292 A JP4509292 A JP 4509292A JP H05243226 A JPH05243226 A JP H05243226A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum alloy
- film
- cap layer
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】シリコン基板１上に層間絶縁膜２を形成したの
ち、アルミニウム合金３および酸化シリコン膜（キャッ
プ層）４を堆積する。つぎに水素雰囲気でアニールして
表面状態を安定化させる。つぎに酸化シリコン膜４およ
びアルミニウム合金３をドライエッチングしてアルミニ
ウム配線３ａを形成したのち、層間絶縁膜５を堆積す
る。 【効果】アルミニウム合金の上に酸化シリコン膜を堆積
したのち、ドライエッチングする前にアルミニウム合金
のアニールを行なっている。その結果、サブミクロンパ
ターン配線でも酸化などの反応が起こり難く、配線抵抗
の増大や断線を防止することができる。
ち、アルミニウム合金３および酸化シリコン膜（キャッ
プ層）４を堆積する。つぎに水素雰囲気でアニールして
表面状態を安定化させる。つぎに酸化シリコン膜４およ
びアルミニウム合金３をドライエッチングしてアルミニ
ウム配線３ａを形成したのち、層間絶縁膜５を堆積す
る。 【効果】アルミニウム合金の上に酸化シリコン膜を堆積
したのち、ドライエッチングする前にアルミニウム合金
のアニールを行なっている。その結果、サブミクロンパ
ターン配線でも酸化などの反応が起こり難く、配線抵抗
の増大や断線を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にアルミニウム配線の形成方法に関するもので
ある。
関し、特にアルミニウム配線の形成方法に関するもので
ある。
【０００２】
【従来の技術】従来のアルミニウム配線の形成方法につ
いて、図４（ａ）〜（ｃ）を参照して説明する。
いて、図４（ａ）〜（ｃ）を参照して説明する。
【０００３】はじめに図４（ａ）に示すように、シリコ
ン基板１上に層間絶縁膜２を形成したのち、スパッタ法
などによりアルミニウム合金３を堆積する。
ン基板１上に層間絶縁膜２を形成したのち、スパッタ法
などによりアルミニウム合金３を堆積する。
【０００４】つぎに図４（ｂ）に示すように、レジスト
（図示せず）をマスクとしてアルミニウム合金３をドラ
イエッチングしてアルミニウム配線３ａを形成する。そ
のあとレジストを除去してから表面状態を安定化するた
め、水素雰囲気でアニールを行なう。
（図示せず）をマスクとしてアルミニウム合金３をドラ
イエッチングしてアルミニウム配線３ａを形成する。そ
のあとレジストを除去してから表面状態を安定化するた
め、水素雰囲気でアニールを行なう。
【０００５】つぎに図４（ｃ）に示すように、ＣＶＤ
（化学気相成長）法などにより、再び層間絶縁膜５を堆
積する。
（化学気相成長）法などにより、再び層間絶縁膜５を堆
積する。
【０００６】以上の製造工程において、半導体集積回路
の高速化、高集積化のためパターンの微細化が進んでい
る。そのためアルミニウム配線をアニールすることによ
り、発生するヒロックの影響が深刻になってきている。
の高速化、高集積化のためパターンの微細化が進んでい
る。そのためアルミニウム配線をアニールすることによ
り、発生するヒロックの影響が深刻になってきている。
【０００７】このアルミニウム配線のヒロックを抑制す
るため、図４（ｃ）のアルミニウム配線３ａ上に層間絶
縁膜６を堆積したあとで、アニールを行なう場合があ
る。
るため、図４（ｃ）のアルミニウム配線３ａ上に層間絶
縁膜６を堆積したあとで、アニールを行なう場合があ
る。
【０００８】
【発明が解決しようとする課題】アルミニウム配線を形
成したあと、水素雰囲気でアニールしている。そのため
サブミクロン幅のアルミニウム配線において、水素やア
ニールの際まき込んだ酸素が反応して、配線抵抗が増加
するなどの問題があった。
成したあと、水素雰囲気でアニールしている。そのため
サブミクロン幅のアルミニウム配線において、水素やア
ニールの際まき込んだ酸素が反応して、配線抵抗が増加
するなどの問題があった。
【０００９】また、アルミニウム配線上に層間絶縁膜を
堆積してからアニールすると、水素や酸素との反応は避
けられる。その反面、アルミニウム合金と層間絶縁膜と
の熱膨張率の違いにより、アニールしたアルミニウム配
線に大きな内部応力が残留する。内部応力によりアルミ
ニウム配線にストレスマイグレーションを発生して、配
線抵抗が増加したり、断線が起こるなどの問題があっ
た。
堆積してからアニールすると、水素や酸素との反応は避
けられる。その反面、アルミニウム合金と層間絶縁膜と
の熱膨張率の違いにより、アニールしたアルミニウム配
線に大きな内部応力が残留する。内部応力によりアルミ
ニウム配線にストレスマイグレーションを発生して、配
線抵抗が増加したり、断線が起こるなどの問題があっ
た。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、層間絶縁膜が形成されたシリコン基板の一主
面に、アルミニウム合金およびキャップ層を順次堆積す
る工程と、前記アルミニウム合金をアニールしたのち、
前記キャップ層を全面除去あるいは前記キャップ層を残
したまま、前記アルミニウム合金を選択的にエッチング
して前記アルミニウム合金からなる配線を形成する工程
と、全面に層間絶縁膜を堆積する工程とを含むものであ
る。
造方法は、層間絶縁膜が形成されたシリコン基板の一主
面に、アルミニウム合金およびキャップ層を順次堆積す
る工程と、前記アルミニウム合金をアニールしたのち、
前記キャップ層を全面除去あるいは前記キャップ層を残
したまま、前記アルミニウム合金を選択的にエッチング
して前記アルミニウム合金からなる配線を形成する工程
と、全面に層間絶縁膜を堆積する工程とを含むものであ
る。
【００１１】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｃ）を参照して説明する。
〜（ｃ）を参照して説明する。
【００１２】はじめに図１（ａ）に示すように、シリコ
ン基板１上に層間絶縁膜２を形成したのち、スパッタ法
などによりアルミニウム合金３を堆積する。つぎにＣＶ
Ｄ法などにより、キャップ層として例えば厚さ７０〜２
００ｎｍの酸化シリコン膜４を堆積する。
ン基板１上に層間絶縁膜２を形成したのち、スパッタ法
などによりアルミニウム合金３を堆積する。つぎにＣＶ
Ｄ法などにより、キャップ層として例えば厚さ７０〜２
００ｎｍの酸化シリコン膜４を堆積する。
【００１３】ここでキャップ層として、ＣＶＤ法による
酸化シリコン膜のほか、窒化シリコン膜、酸化窒化シリ
コン膜、あるいはＳＯＧ膜を焼成した酸化シリコン膜、
スパッタ法による酸化シリコン膜、窒化チタン膜などを
用いることもできる。
酸化シリコン膜のほか、窒化シリコン膜、酸化窒化シリ
コン膜、あるいはＳＯＧ膜を焼成した酸化シリコン膜、
スパッタ法による酸化シリコン膜、窒化チタン膜などを
用いることもできる。
【００１４】さらにスパッタ法によりアルミニウム合金
３および酸化シリコン膜４を連続して堆積することによ
り、ＣＶＤ工程を削減することもできる。
３および酸化シリコン膜４を連続して堆積することによ
り、ＣＶＤ工程を削減することもできる。
【００１５】つぎに図１（ｂ）に示すように、水素雰囲
気でアニールして表面状態を安定化させる。つぎにレジ
スト（図示せず）をマスクとして酸化シリコン膜４およ
びアルミニウム合金３をドライエッチングしてアルミニ
ウム配線３ａを形成したのちレジストを除去する。
気でアニールして表面状態を安定化させる。つぎにレジ
スト（図示せず）をマスクとして酸化シリコン膜４およ
びアルミニウム合金３をドライエッチングしてアルミニ
ウム配線３ａを形成したのちレジストを除去する。
【００１６】つぎに図１（ｃ）に示すように、ＣＶＤ法
により例えば酸化シリコン膜を主成分とする層間絶縁膜
５を堆積する。
により例えば酸化シリコン膜を主成分とする層間絶縁膜
５を堆積する。
【００１７】ここで酸化シリコン膜４をエッチングして
から、層間絶縁膜５を堆積することもできる。
から、層間絶縁膜５を堆積することもできる。
【００１８】つぎに本発明の第２の実施例について、図
２（ａ）〜（ｃ）を参照して説明する。
２（ａ）〜（ｃ）を参照して説明する。
【００１９】はじめに図２（ａ）に示すように、シリコ
ン基板１上に層間絶縁膜２を形成したのち、スパッタ法
などによりアルミニウム合金３を堆積する。つぎにＣＶ
Ｄ法などにより、キャップ層として例えば厚さ７０〜２
００ｎｍの酸化シリコン膜４を堆積する。
ン基板１上に層間絶縁膜２を形成したのち、スパッタ法
などによりアルミニウム合金３を堆積する。つぎにＣＶ
Ｄ法などにより、キャップ層として例えば厚さ７０〜２
００ｎｍの酸化シリコン膜４を堆積する。
【００２０】つぎに図２（ｂ）に示すように、水素雰囲
気でアニールして表面状態を安定化させたのち、ドライ
エッチングにより酸化シリコン膜４を除去する。このと
きエッチングガスとしてＣＦ4 やＣＨＦ3 を用いると、
酸化シリコン膜５のみが選択的に除去され、アルミニウ
ム合金３は侵されない。
気でアニールして表面状態を安定化させたのち、ドライ
エッチングにより酸化シリコン膜４を除去する。このと
きエッチングガスとしてＣＦ4 やＣＨＦ3 を用いると、
酸化シリコン膜５のみが選択的に除去され、アルミニウ
ム合金３は侵されない。
【００２１】つぎに図２（ｃ）に示すように、レジスト
（図示せず）をマスクとしてアルミニウム合金３をドラ
イエッチングしてアルミニウム配線３ａを形成したのち
レジストを除去する。
（図示せず）をマスクとしてアルミニウム合金３をドラ
イエッチングしてアルミニウム配線３ａを形成したのち
レジストを除去する。
【００２２】つぎに図２（ｄ）に示すように、ＣＶＤ法
により例えば酸化シリコン膜を主成分とする層間絶縁膜
５を堆積する。
により例えば酸化シリコン膜を主成分とする層間絶縁膜
５を堆積する。
【００２３】第１の実施例と比べて本実施例では、酸化
シリコン膜４を除去する工程が増える代りにアルミニウ
ム配線３ａの見掛け上の膜厚が薄くなる。そのため多層
配線構造における平坦化が容易となる利点がある。
シリコン膜４を除去する工程が増える代りにアルミニウ
ム配線３ａの見掛け上の膜厚が薄くなる。そのため多層
配線構造における平坦化が容易となる利点がある。
【００２４】
【発明の効果】アルミニウム合金およびキャップ層を堆
積してから、アルミニウム配線を形成する前にアニール
を行なっている。そのためキャップ層がバリアとなっ
て、アルミニウム合金とアニール雰囲気の酸素や水素と
の反応を防止する。図３に示すように、「酸化シリコン
膜なし」はアニールによって配線抵抗が増大するのに対
して、「酸化シリコン膜あり」は、アニールしても配線
抵抗が変化しないことが分る。また酸化シリコン膜のキ
ャップ層によりアルミニウム合金のヒロックの発生を抑
制することができる。
積してから、アルミニウム配線を形成する前にアニール
を行なっている。そのためキャップ層がバリアとなっ
て、アルミニウム合金とアニール雰囲気の酸素や水素と
の反応を防止する。図３に示すように、「酸化シリコン
膜なし」はアニールによって配線抵抗が増大するのに対
して、「酸化シリコン膜あり」は、アニールしても配線
抵抗が変化しないことが分る。また酸化シリコン膜のキ
ャップ層によりアルミニウム合金のヒロックの発生を抑
制することができる。
【００２５】さらにアニールしたのちドライエッチング
によってアルミニウム配線を形成しているので、アニー
ルのとき発生したアレミニウム合金の内部応力が配線形
成により緩和される。ストレスマイグレーションによる
断線や配線抵抗の増加を防止することができる。
によってアルミニウム配線を形成しているので、アニー
ルのとき発生したアレミニウム合金の内部応力が配線形
成により緩和される。ストレスマイグレーションによる
断線や配線抵抗の増加を防止することができる。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図３】アニールによる配線抵抗の変化を示すグラフで
ある。
ある。
【図４】従来のアルミニウム配線の形成方法を示す断面
図である。
図である。
１ シリコン基板 ２ 層間絶縁膜 ３ アルミニウム合金 ３ａ アルミニウム配線 ４ 酸化シリコン膜（キャップ層） ５ 層間絶縁膜
Claims (3)
- 【請求項１】 層間絶縁膜が形成されたシリコン基板の
一主面に、アルミニウム合金およびキャップ層を順次堆
積する工程と、前記アルミニウム合金をアニールしたの
ち、前記キャップ層を全面除去あるいは前記キャップ層
を残したまま、前記アルミニウム合金を選択的にエッチ
ングして前記アルミニウム合金からなる配線を形成する
工程と、全面に層間絶縁膜を堆積する工程とを含む半導
体装置の製造方法。 - 【請求項２】 キャップ層として、ＣＶＤ法による酸化
シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、Ｓ
ＯＧ膜を焼成した酸化シリコン膜、スパッタ法による酸
化シリコン膜、窒化チタン膜のうち１つを用いる請求項
１記載の半導体装置の製造方法。 - 【請求項３】 スパッタ法によりアルミニウム合金およ
びキャップ層を順次連続して堆積する請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4509292A JPH05243226A (ja) | 1992-03-03 | 1992-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4509292A JPH05243226A (ja) | 1992-03-03 | 1992-03-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243226A true JPH05243226A (ja) | 1993-09-21 |
Family
ID=12709672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4509292A Pending JPH05243226A (ja) | 1992-03-03 | 1992-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243226A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5549786A (en) * | 1995-08-29 | 1996-08-27 | Advanced Micro Devices, Inc. | Highly selective, highly uniform plasma etch process for spin-on glass |
| US6903000B2 (en) * | 2001-12-28 | 2005-06-07 | Texas Instruments Incorporated | System for improving thermal stability of copper damascene structure |
| KR100510464B1 (ko) * | 1998-04-30 | 2005-10-24 | 삼성전자주식회사 | 고밀도 플라즈마 산화막의 증착방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58105553A (ja) * | 1981-12-17 | 1983-06-23 | Nec Corp | 半導体装置の製造方法 |
| JPS62163346A (ja) * | 1986-01-14 | 1987-07-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH03120826A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 半導体装置の金属配線形成方法 |
-
1992
- 1992-03-03 JP JP4509292A patent/JPH05243226A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58105553A (ja) * | 1981-12-17 | 1983-06-23 | Nec Corp | 半導体装置の製造方法 |
| JPS62163346A (ja) * | 1986-01-14 | 1987-07-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH03120826A (ja) * | 1989-10-04 | 1991-05-23 | Nec Corp | 半導体装置の金属配線形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5549786A (en) * | 1995-08-29 | 1996-08-27 | Advanced Micro Devices, Inc. | Highly selective, highly uniform plasma etch process for spin-on glass |
| KR100510464B1 (ko) * | 1998-04-30 | 2005-10-24 | 삼성전자주식회사 | 고밀도 플라즈마 산화막의 증착방법 |
| US6903000B2 (en) * | 2001-12-28 | 2005-06-07 | Texas Instruments Incorporated | System for improving thermal stability of copper damascene structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| KR0184377B1 (ko) | 반도체장치의 제조방법 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH05243402A (ja) | 半導体装置の製造方法 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| KR100312377B1 (ko) | 반도체소자의보호막제조방법 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JP3112755B2 (ja) | ＴｉＮ膜の形成方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |