KR100321141B1 - 반도체장치의제조방법 - Google Patents

반도체장치의제조방법 Download PDF

Info

Publication number
KR100321141B1
KR100321141B1 KR1019940039109A KR19940039109A KR100321141B1 KR 100321141 B1 KR100321141 B1 KR 100321141B1 KR 1019940039109 A KR1019940039109 A KR 1019940039109A KR 19940039109 A KR19940039109 A KR 19940039109A KR 100321141 B1 KR100321141 B1 KR 100321141B1
Authority
KR
South Korea
Prior art keywords
tungsten
film
tungsten film
contact hole
deposited
Prior art date
Application number
KR1019940039109A
Other languages
English (en)
Other versions
KR960026219A (ko
Inventor
박상훈
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940039109A priority Critical patent/KR100321141B1/ko
Publication of KR960026219A publication Critical patent/KR960026219A/ko
Application granted granted Critical
Publication of KR100321141B1 publication Critical patent/KR100321141B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 콘택홀에 텅스텐 플러그를 형성하는 공정에 있어서, 텅스텐 증착온도를 다단계로 변화시켜 증착을 실시하여, 텅스텐 플러그의 형성시 텅스텐 플러그의 상부 표면상에 요홈의 크기를 최소화하는 것을 특징으로 한다. 따라서, 금속 배선막의 피복력 악화등 금속배선에 관련된 신뢰성을 향상시킬 수 있다.

Description

반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 구체적으로는 콘택홀에 텅스텐 플러그를 형성하는 공정에 있어서, 텅스텐 증착온도를 다단계로 변화시켜 증착을 실시하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 소자가 미세화되고 고집적화됨에 따라, 다결정 실리콘의 게이트 전극이나 소오스 및 드레인 확산 영역을 금속 배선과 접촉시켜 주기 위한 콘택 홀의 면적이 매우 작아지고, 또한 확산 영역의 PN 접합의 깊이도 점점 얇아지게 됨으로써, 배선의 접촉저항이 증대되고, 배선 형성에 따른 PN접합이 파괴되는 것이 큰 문제로 대두되었다. 또한 현재의 소자의 미세화는 가로방향의 길이 축소가 주된 것이기 때문에 고집적화에 따라 표면단차의 어스펙트 비가 증대한다. 따라서, 일반적인 스퍼터링법에 의해 형성되는 금속 배선막의 피복력이 약화되어 배선이 단락되는 문제가 발생하고 이로 인해 소자의 신뢰성을 크게 저하시키는 문제점이 있었다.
이에 상기한 문제점 중 배선의 저항 증대를 해결하면서, 반도체 장치의 동작속도를 빠르게 하기 위하여 저항율이 60μΩ-cm보다 낮은 5.5μΩ-cm 정도의 저항률을 갖는 텅스텐막이 사용되고 있다.
반도체 공정 라인에서 이용되는 텅스텐의 용도는 알루미늄의 난반사 및 전자의 이동을 방지하기 위하여 베리어 금속으로 쓰이며, 현재의 다층 상호 구조의 금속배선 공정에서 콘택 홀 또는 비어 홀의 내부에 플러그로 작용하여 금속 배선시 어스펙비의 증가에 의한 배선 불량을 무마할 수 있다. 종래의 텅스텐 플러그를 이용한 금속 배선 방법에 대하여 자세히 살펴보면, 도 1a에 나타낸 바와 같이, 도전체(1)상부에 소정의 절연막(2)을 형성하고, 절연막(2)을 RIE(reactive ion etching) 또는 플라즈마 건식 식각을 통하여 콘택 홀(3)을 형성한다. 그 후, 콘택 홀의 하부 및 측부와 절연체의 상부에 화학 기상 증착법으로 텅스텐막(4)을 증착하다. 다음에, 도 1b에 도시된 바와 같이, 마스크의 사용없이 소정의 막을 일괄적으로 각하는 블랭킷 식각을 진행하여 절연막(2)을 텅스텐막(4)이 노출될 때까지 식각한다.
그러나, 이상과 같은 종래의 텅스텐막 형성 방법으로는 콘택 홀 부위의 텅스텐 막의 깊이 단차에 의하여 발생한 요홈(5)을 전혀 조절할 수 없었다.
이후에 알루미늄(Al)을 증착하고, 포토레지스트 패턴을 이용하여 사진 식각공정에 의하여 Al 금속배선(7)을 형성한다. 이때, Al 금속배선 형성시, 단차(topology)에 따라, 텅스텐 요홈(5)부위에 형성되는 Al 금속배선(7)에 알루미늄 요홈(8)이 형성된다. 따라서, Al 금속배선(7) 얇아짐으로 인하여, 전류밀도의 증가로 Al 금속배선의 단선 불량이 일어날 수 있는 문제점이 있게 된다(도 1c 참고).
따라서, 본 발명의 목적은 텅스텐막의 증착온도에 따라 식각속도에 변화가 생기는 점을 이용하여, 텅스텐막 증착 후, 식각공정을 행한 후에 텅스텐막에 발생하는 요홈의 크기를 최소화할 수 있는 반도체 장치의 제조 방법을 제공하는데에 있다.
도 1 (가) 내지 도 1 (다)는 종래의 반도체 제조 방법을 설명하기 위한 반도체 장치의 요부단면도.
도 2 (가) 내지 도 2 (다)는 본 발명에 의한 반도체 제조 방법을 설명하기 위한 요부 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 도전체 2 : 절연막
3 : 콘택홀 4 : 텅스텐막
5 : 요홈 6 : 텅스텐 플러그
7 : 금속 배선
상기 목적을 달성하기 위하여, 본 발명의 반도체 장치의 제조 방법은,
도전체 상에 형성된 절연체에 콘택홀을 형성하는 단계와,
상기 콘택홀의 내부 및 상기 절연체 상부에 430∼460℃의 증착온도로 제1 텅스텐막을 증착하는 단계와,
상기 제1 텅스텐막상에 400∼430℃의 증착온도로 제2 텅스텐막을 증착하는단계와,
상기 제2 텅스텐막상에 370∼400℃의 증착온도로 제3 텅스텐막을 증착하는 단계와
상기 절연체 상부가 노출되도록 상기 제1, 제2 및 제3 텅스텐막을 비등방성 식각하여 텅스텐 플러그를 형성하는 단계와,
상기 팅스텐 플러그 상부에 금속을 증착하는 단계를 구비한 것을 특징으로 한다.
이하, 도면을 참조로하여 본 발명의 실시예를 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 반도체 장치의 제조 방법을 설명하기 위한 단면도로서, 금속 배선에 이용되는 텅스텐 플러그의 제조공정을 나타내는 단면도이다.
우선, 도 2a에 도시된 바와 같이, 도전체(11) 상부에 소정 두께, 예를 들면 8000∼10000Å 정도의 절연용 산화막(12)을 형성하고, 사진 식각법으로 도전체(11)가 노출되도록 콘택홀을 형성하는 통상의 방법으로 콘택홀(13)을 형성한 다음에, 증착온도를 변화시키면서 텅스텐막(14)을 형성한다. 이때, 텅스텐막 증착시 조건은 다음과 같다.
WH6= 20∼40 SCCM,
SiH4= 10∼30 SCCM
H2= 200∼400 SCCM
Ar = 30∼60 SCCM
압력 = 2∼4 Torr
의 범위에서, 제 1 텅스텐막(14a)을 430∼460℃ 온도 범위에서 전체 두께의 약 3/5 정도를 증착하고, 제 2 텅스텐막(14b)을 400∼430℃의 온도 범위에서 전체 두께의 약 1/5을 증착하고, 제 3 텅스텐막(14c)을 370∼400℃의 온도 범위에서 전체 두께의 약 1/5을 증착한다.
다음에 도 2b에 나타낸 바와 같이, SF6+ O2가스를 사용하여 비등방성 블랭킷 식각법, 예를 들면 RIE 법에 의해, 절연용 산화막(12)이 노출될 정도로 식각하여, 대체적으로 평탄한 표면을 갖는 텅스텐 플러그(15)를 얻는다.
여기서, 상기 블랭킷 식각조건은 예를 들면,
70∼100 SCCM의 SF6가스
5∼40 SCCM의 O2가스
200~400m Torr의 압력
300∼600 W의 전력
50∼200 가우스( Gauss ) 의 자장이다.
이때, 증착온도에 따른 텅스텐의 스트레스 및 식각속도는 표 1과 같다.
표 1은 증착온도에 따른 텅스텐의 스트레스 및 식각속도를 나타낸다.
상기 표에서 알 수 있는 바와 같이, 증착 온도가 감소 할 수록 스트레스는 증가하고, 식각 속도는 감소한다.
본 실시예에서는 증착된 텅스텐을 비등방성 식각하여 절연용 산화막(12)을 노출시킬 때에, 콘택 홀(13) 내부의 텅스텐막(14c)이 절연용 산화막(12) 상부의 텅스텐막(14a)보다 식각속도가 더 느리므로, 도 2b에 보여진 바와 같이 텅스텐 플러그(15)의 상부중앙에 종래보다 작은 요홈(16)이 형성된다.
본 발명은, 콘택홀 내부의 텅스텐막이 절연용 산화막상부의 텅스텐막보다 더 늦게 식각되는 반응성 이온 식각 지연 현상(RIE Lag; Reactive Ion Etching Lag)을 이용한 것을 특징으로 한다.
이 후는, 통상의 포토레지스트 패턴에 의해 Al 금속 배선막을 가공하여 금속배선(17)을 형성한다.
이와 같이 하여, 본 실시예에 의하면 도전체 상부에 형성된 절연막에 콘택홀을 형성하고 콘택홀의 하부와 측부 및 절연막의 상부에 텅스텐막을 증착하는 반도체장치의 제조방법에 있어서, 증착온도를 순차적으로 변화시켜 텅스텐을 증착하고 비등방성 식각을 함으로써, 증착온도에 따라서 형성되는 팅스텐의 식각속도의 차이에 의하여, 텅스텐 플러그 형성시 발생하는 요홈부위를 최소화하여 텅스텐 플러그의 상부표면이 평탄화된 텅스텐 플러그를 얻을 수 있다. 따라서, 금속 배선막의 피복력 악화등 금속배선에 관련된 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니다. 본 실시예에서는 텅스텐막 형성전에 장벽금속(barrier metal)인 티타늄막과 질화티타늄막를 먼저 형성하는 것을 생략하였지만, 필요에 따라, 장벽 금속 형성 공정을 행할 수도 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 도전체 상에 형성된 절연체에 콘택홀을 형성하는 단계와,
    상기 콘택홀의 내부 및 상기 절연체 상부에 430~460℃의 증착온도로 제1 텅스텐막을 증착하는 단계와,
    상기 제1 텅스텐막상에 400~430℃의 증착온도로 제 2 텅스텐막을 증착하는 단계와,
    상기 제2 텅스텐막상에 370~400℃의 증착온도로 제3 텅스텐막을 증착하는 단계와,
    상기 절연체 상부가 노출되도록 상기 제1, 제2 및 제3 텅스텐막을 비등방성 식각하여 텅스텐 플러그를 형성하는 단계와,
    상기 텅스텐 플러그 상부에 금속을 증착하는 단계를 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 비등방성 식각 공정시 SF와 O2가스를 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 콘택홀 형성 후, 상기 텅스텐막을 형성하기 이전에 장벽 금속을 먼저 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019940039109A 1994-12-30 1994-12-30 반도체장치의제조방법 KR100321141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039109A KR100321141B1 (ko) 1994-12-30 1994-12-30 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039109A KR100321141B1 (ko) 1994-12-30 1994-12-30 반도체장치의제조방법

Publications (2)

Publication Number Publication Date
KR960026219A KR960026219A (ko) 1996-07-22
KR100321141B1 true KR100321141B1 (ko) 2002-05-13

Family

ID=37460531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039109A KR100321141B1 (ko) 1994-12-30 1994-12-30 반도체장치의제조방법

Country Status (1)

Country Link
KR (1) KR100321141B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797143B2 (en) 2017-08-31 2020-10-06 Samsung Electronics Co., Ltd. Semiconductor devices and method of forming the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003207A (ko) * 1999-06-22 2001-01-15 김영환 반도체 소자의 금속배선 형성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142061A (ja) * 1990-10-02 1992-05-15 Sony Corp タングステンプラグの形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142061A (ja) * 1990-10-02 1992-05-15 Sony Corp タングステンプラグの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797143B2 (en) 2017-08-31 2020-10-06 Samsung Electronics Co., Ltd. Semiconductor devices and method of forming the same

Also Published As

Publication number Publication date
KR960026219A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
US6404058B1 (en) Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
JPH11135626A (ja) 半導体装置の製造方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR100554210B1 (ko) 자기 정렬 상호접속 비아를 이용하는 이중 다마신법
US6274486B1 (en) Metal contact and process
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR100321141B1 (ko) 반도체장치의제조방법
US6417090B1 (en) Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
US20210050258A1 (en) Semiconductor structure and formation method thereof
KR20000017345A (ko) 반도체 장치의 제조 방법
KR100215830B1 (ko) 배선형성방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR0170913B1 (ko) 반도체소자의 콘택 형성방법
KR100387254B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100342976B1 (ko) 반도체소자의금속배선및그형성방법
JP2001156169A (ja) 半導体集積回路装置の製造方法
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR0181961B1 (ko) 반도체 장치의 접촉플러그 제조방법
KR20020058429A (ko) 반도체소자의 배선 및 그 형성방법
KR20020010832A (ko) 듀얼 다마신 형성방법
KR20010059520A (ko) 반도체 소자의 콘택홀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 13