KR100505407B1 - 반도체 소자의 하드 마스크막 식각방법 - Google Patents
반도체 소자의 하드 마스크막 식각방법 Download PDFInfo
- Publication number
- KR100505407B1 KR100505407B1 KR10-1999-0025285A KR19990025285A KR100505407B1 KR 100505407 B1 KR100505407 B1 KR 100505407B1 KR 19990025285 A KR19990025285 A KR 19990025285A KR 100505407 B1 KR100505407 B1 KR 100505407B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hard mask
- layer
- photoresist pattern
- silicon nitride
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000007789 gas Substances 0.000 claims abstract description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000001257 hydrogen Substances 0.000 claims abstract description 30
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 238000001020 plasma etching Methods 0.000 claims abstract description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910021350 transition metal silicide Inorganic materials 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 150000002431 hydrogen Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 description 88
- 229910021341 titanium silicide Inorganic materials 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 하드 마스크막 식각 방법을 개시한다. 개시된 본 발명은, 반도체 기판상에 게이트 산화막, 도전성의 폴리실리콘층, 전이 금속 실리사이드막을 순차적으로 증착하는 단계; 상기 전이 금속 실리사이드막 상부에 실리콘 질산화막으로 된 제 1 하드 마스크막을 형성하는 단계; 상기 제 1 하드 마스크막 상부에 실리콘 질화막으로 된 제 2 하드 마스크막을 형성하는 단계; 상기 제 2 하드 마스크막 상부에 게이트 전극용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 상기 제 1 하드 마스크막을 수소를 포함하는 플라즈마 식각 가스로 제거하는 단계; 및 상기 포토레지스트 패턴을 마스크로 하여, 상기 제 2 하드 마스크막을 수소가 포함되지 않은 플라즈마 식각 가스로 제거하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 게이트 전극 제조방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 게이트 전극을 제조하는데 사용되는 하드 마스크막의 식각 방법에 관한 것이다.
일반적으로, 게이트 전극은 모스 트랜지스터를 셀렉팅하는 전극으로서, 주로 불순물이 도핑된 폴리실리콘막으로 형성되거나 또는 불순물이 도핑된 폴리실리콘막과 텅스텐 실리사이드막(WSi2)의 적층막으로 형성된다.
그러나, 상기한 불순물이 도핑된 폴리실리콘막과 불순물이 도핑된 폴리실리콘막/텅스텐 실리사이드막은 낮은 집적도를 갖는 반도체 소자에는 용이하게 사용되나, 현재의 고집적 반도체 소자의 미세 게이트 전극으로는 낮은 저항값 특성을 만족시키지 못하여, 이를 사용하는데 어려움이 있다.
이에 종래에는 전도 특성이 우수한 티타늄 실리사이드막(TiSi2)을 폴리실리콘막 상부에 적층하여 게이트 전극을 형성하는 방법이 제안되었는데, 이에 대하여 첨부도면 도 1을 참조하여 설명한다.
도면을 참조하여, 반도체 기판(1) 상부에 게이트 산화막(2)을 열성장 또는 증착 방식에 의하여 형성한다음, 게이트 산화막(2) 상부에 불순물이 도핑된 폴리실리콘막(3)을 소정두께로 증착한다. 도핑된 폴리실리콘막(3) 상부에 물리적 증착 방식으로 티타늄 실리사이드막(4)을 형성한다. 티타늄 실리사이드막(4) 상부에 고집적 소자에서 하드 마스크막(5)이 형성된다. 이때, 하드 마스크막(5)은 공지된 바와 같이 난반사 방지의 역할과 자기 정렬 콘택의 역할을 동시에 수행하도록, 실리콘 질산화막(5a)과 실리콘 질화막(5b)이 적층되어 이루어진다.
그후, 하드 마스크막(5) 상부에 공지의 포토리소그라피 공정을 이용하여, 게이트 전극을 한정하기 위한 레지스트 패턴(도시되지 않음)을 형성한다. 레지스트 패턴을 마스크로 하여 하드 마스크막(5)을 식각하고, 하드 마스크막(5)의 형태로, 티타늄 실리사이드막(4)과 폴리실리콘막(3)을 식각하여, 게이트 전극을 형성한다.
종래의 하드 마스크막(5)은 대게 수소(hydrogen)가 포함된 플라즈마 식각 가스, 예를들어, Ar/CF4/CHF3 등의 가스에 의하여 식각된다. 그러나, 이러한 수소가 포함된 플라즈마 식각 가스에 의하여 식각이 진행되면, 티타늄 실리사이드막의 식각시 발생되는 폴리머와 상기 수소 성분이 결합하게 된다. 이 폴리머 결합물은 쉽게 제거되지 않고, 기판에 고착되어, 패턴 결함을 유발하게 된다.
이와같은 패턴 결함의 문제점을 해소하기 위하여, 종래의 다른 방법으로는 수소를 포함하지 않는 가스, 예를들어 Ar/CF4/O2 식각 가스를 이용하여 하드 마스크막(5)을 식각하는 방법이 제안되었다. 그러나, 이와같이 수소를 포함하지 않는 플라즈마 식각 가스는 하드 마스크막(5)과 포토레지스트 패턴(도시되지 않음)과의 식각 선택비가 매우 낮으므로, 포토레지스트 패턴 및 하드 마스크막(5)이 쉽게 유실된다. 이로 인하여, 하드 마스크막(5)의 본래의 목적을 달성하기 어렵다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 패턴 결함을 방지하면서, 하드 마스크막의 유실을 방지할 수 있는 반도체 소자의 하드 마스크막 식각방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판상에 게이트 산화막, 도전성의 폴리실리콘층, 전이 금속 실리사이드막을 순차적으로 증착하는 단계; 상기 전이 금속 실리사이드막 상부에 실리콘 질산화막으로 된 제 1 하드 마스크막을 형성하는 단계; 상기 제 1 하드 마스크막 상부에 실리콘 질화막으로 된 제 2 하드 마스크막을 형성하는 단계; 상기 제 2 하드 마스크막 상부에 게이트 전극용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 하여, 상기 제 1 하드 마스크막을 수소를 포함하는 플라즈마 식각 가스로 제거하는 단계; 및 상기 포토레지스트 패턴을 마스크로 하여, 상기 제 2 하드 마스크막을 수소가 포함되지 않은 플라즈마 식각 가스로 제거하는 것을 특징으로 한다.
이때, 상기 수소를 포함하는 플라즈마 식각 가스는 Ar/CF4/CHF3 또는 Ar/CHF3 가스이고, 상기 수소를 포함하지 않는 플라즈마 식각 가스는 Ar/CF4/O2 또는 Ar/CF
4 가스인 것을 특징으로 한다.
아울러, 상기 제 2 하드 마스크막을 형성하는 단계 이후에, 상기 포토레지스트 패턴의 형태로 전이 금속 실리사이드막, 폴리실리콘층 및 게이트 산화막을 식각하는 단계: 및 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 의하면, 실리콘 질산화막, 실리콘 질화막으로 된 하드 마스크막 제거시, 실리콘 질화막은 포토레지스트 패턴과 식각 선택비가 우수한 수소를 포함하는 플라즈마 식각 가스로 제거하고, 실리콘 질산화막은 전이 금속 실리사이드막과의 반응이 최소화되도록 수소를 포함하지 않은 가스로 식각을 진행한다.
이에따라, 전이 금속 실리사이드막의 폴리머와 플라즈마 식각 가스의 수소 성분과의 반응이 방지되어, 패턴 결함을 일으키는 폴리머의 발생이 저지된다. 또한, 수소를 포함하지 않는 플라즈마 식각 가스로는 박막의 실리콘 질산화막만을 제거하므로, 실리콘 질화막 및 포토레지스트 패턴이 유실되지 않는다.
(실시예)
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부된 도면 도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 하드 마스크막 식각 방법을 설명하기 위한 단면도이다.
먼저, 도 2a를 참조하여, 반도체 기판(11) 상부에 열산화 기법으로 게이트 산화막(12)를 형성한다. 그 다음, 게이트 산화막(12) 상부에 소정의 불순물이 첨가된 폴리실리콘층(13)을 증착하고, 폴리실리콘층(13) 상부에 공지의 방식으로 전이 금속 실리사이드막(14)을 형성한다. 본 실시예에서는 전이 금속 실리사이드막(14)으로 티타늄 실리사이드막을 이용한다. 티타늄 실리사이드막(14) 상부에는 자기 정렬 콘택을 용이하게 하고, 난반사를 방지하기 위하여 하드 마스크막(15)을 형성한다. 본 실시예에서의 하드 마스크막(15)은 실리콘 질산화막(15a)과 실리콘 질화막(15b)의 적층막으로 이루어진다. 여기서, 실리콘 질산화막(15a)은 이후 진행되는 포토리소그라피 공정시 난반사를 방지하는 역할을 하고, 실리콘 질화막(15b)은 이후 형성될 비트 라인과 워드 라인(게이트 전극)을 절연시키는 역할을 한다. 이어서, 실리콘 질화막(15b) 상부에 공지의 포토리소그라피 방식으로 게이트 전극 한정용 포토레지스트 패턴(16)을 형성한다.
그리고나서, 포토레지스트 패턴(16)을 마스크로 하여, 우선적으로 하드 마스크막(15)을 제거한다. 이때, 상술한 하드 마스크막(15)의 식각시 발생되는 문제점을 방지하기 위하여, 본 실시예에서는 1차적으로, 노출된 실리콘 질화막(15b)만을 수소가 포함된 플라즈마 식각 가스, 예를들어 Ar/CF4/CHF3 또는 Ar/CHF3 가스로 식각한다. 여기서, 실리콘 질화막(15b)의 식각 종말점을 체크하여, 실리콘 질화막(15b)만이 선택적으로 제거되도록 한다. 여기서, 수소가 포함된 플라즈마 식각 가스로 상면의 실리콘 질화막(15b)만을 제거하므로, 전이 금속 실리사이드막(13)이 노출되지 않는다. 이에따라, 플라즈마 식각 가스의 수소 성분과 전이 금속 실리사이드막의 폴리머와 반응되지 않아, 패턴 결함이 발생되지 않는다.
그 다음으로, 도 2b에 도시된 바와 같이, 실리콘 질화막(15b)의 제거로 노출된 실리콘 질산화막(15b)을 수소를 포함하지 않은 플라즈마 식각 가스, 예를들어, Ar/CF4/O2 가스 또는 Ar/CF4 가스로 식각한다. 이때, 실리콘 질산화막(15b)을 수소를 포함하지 않는 플라즈마 식각 가스로 제거하는 것은, 실리콘 질산화막(15b)이 전이 금속 실리사이드막(14)과 접촉되어 있으므로, 수소 성분과 전이 금속 실리사이드막(14)간의 반응을 최소화하기 위함이다. 여기서, 수소를 포함하지 않은 플라즈마 식각 가스를 사용할때, 포토레지스트 패턴과의 식각 선택비는 여전히 우수하지 않지만, 박막의 실리콘 질산화막(15b)을 단시간동안 식각하는 것이므로, 포토레지스트 패턴(16) 및 잔여 실리콘 질화막(15b)에 영향을 미치지 않는다.
그후, 도 2c에서와 같이, 전이 금속 실리사이드막(14), 폴리실리콘막(13) 및 게이트 산화막(12)을 공지의 방법으로 포토레지스트 패턴(16)을 이용하여 식각한다. 그리고나서, 포토레지스트 패턴(16)을 공지의 방식으로 제거한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 실리콘 질산화막(15a), 실리콘 질화막(15b)으로 된 하드 마스크막(15) 제거시, 실리콘 질화막(15b)은 포토레지스트 패턴(16)과 식각 선택비가 우수한 수소를 포함하는 플라즈마 식각 가스로 제거하고, 실리콘 질산화막(15a)은 전이 금속 실리사이드막(14)과의 반응이 최소화되도록 수소를 포함하지 않은 가스로 식각을 진행한다.
이에따라, 전이 금속 실리사이드막(14)의 폴리머와 플라즈마 식각 가스의 수소 성분과의 반응이 방지되어, 패턴 결함을 일으키는 폴리머의 발생이 저지된다. 또한, 수소를 포함하지 않는 플라즈마 식각 가스로는 박막의 실리콘 질산화막(15a)만을 제거하므로, 실리콘 질화막(15b) 및 포토레지스트 패턴이 유실되지 않는다.
도 1은 종래의 반도체 소자의 게이트 전극을 나타낸 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 하드 마스크막 식각 방법을 설명하기 위한 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 반도체 기판 12 : 게이트 산화막
13 : 폴리실리콘층 14 : 티타늄 실리사이드막
15a : 실리콘 질산화막 15b : 실리콘 질화막
16 : 포토레지스트 패턴
Claims (4)
- 반도체 기판상에 게이트 산화막, 도전성의 폴리실리콘층, 전이 금속 실리사이드막을 순차적으로 증착하는 단계;상기 전이 금속 실리사이드막 상부에 실리콘 질산화막으로 된 제 1 하드 마스크막을 형성하는 단계;상기 제 1 하드 마스크막 상부에 실리콘 질화막으로 된 제 2 하드 마스크막을 형성하는 단계;상기 제 2 하드 마스크막 상부에 게이트 전극용 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 하여, 상기 제 1 하드 마스크막을 수소를 포함하는 플라즈마 식각 가스로 제거하는 단계; 및상기 포토레지스트 패턴을 마스크로 하여, 상기 제 2 하드 마스크막을 수소가 포함되지 않은 플라즈마 식각 가스로 제거하는 것을 특징으로 하는 반도체 소자의 하드 마스크막 식각방법.
- 제 1 항에 있어서, 상기 수소를 포함하는 플라즈마 식각가스는 Ar/CF4/CHF3 또는 Ar/CHF3 가스인 것을 특징으로 하는 반도체 소자의 하드 마스크막 식각방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 수소를 포함하지 않는 플라즈마 식각 가스는 Ar/CF4/O2 가스 또는 Ar/CF4 가스인 것을 특징으로 하는 반도체 소자의 하드 마스크막 식각방법.
- 제 1 항에 있어서, 상기 제 2 하드 마스크막을 형성하는 단계 이후에, 상기 포토레지스트 패턴의 형태로 전이 금속 실리사이드막, 폴리실리콘층 및 게이트 산화막을 식각하는 단계: 및 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 하드 마스크막 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025285A KR100505407B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 하드 마스크막 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0025285A KR100505407B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 하드 마스크막 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004591A KR20010004591A (ko) | 2001-01-15 |
| KR100505407B1 true KR100505407B1 (ko) | 2005-08-05 |
Family
ID=19596918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0025285A KR100505407B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 소자의 하드 마스크막 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505407B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782479B1 (ko) * | 2001-12-17 | 2007-12-05 | 삼성전자주식회사 | 질화막을 구비한 마스크 형성방법 |
| KR100452273B1 (ko) * | 2002-10-22 | 2004-10-08 | 삼성전자주식회사 | 챔버의 클리닝 방법 및 반도체 소자 제조 방법 |
| KR100739965B1 (ko) * | 2005-12-28 | 2007-07-16 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조를 위한 식각 방법 |
| KR101053990B1 (ko) * | 2008-08-01 | 2011-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970004133A (ko) * | 1995-06-05 | 1997-01-29 | 신재인 | 수직형 순환식 모세관형 수은 다발체 전극을 사용하는 전해방법과 그 장치 |
| KR970023732A (ko) * | 1995-10-25 | 1997-05-30 | 김광호 | 반도체장치의 콘택홀 형성방법 |
| US5670423A (en) * | 1995-05-05 | 1997-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for using disposable hard mask for gate critical dimension control |
-
1999
- 1999-06-29 KR KR10-1999-0025285A patent/KR100505407B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670423A (en) * | 1995-05-05 | 1997-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for using disposable hard mask for gate critical dimension control |
| KR970004133A (ko) * | 1995-06-05 | 1997-01-29 | 신재인 | 수직형 순환식 모세관형 수은 다발체 전극을 사용하는 전해방법과 그 장치 |
| KR970023732A (ko) * | 1995-10-25 | 1997-05-30 | 김광호 | 반도체장치의 콘택홀 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004591A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4470189A (en) | Process for making polycide structures | |
| US7256137B2 (en) | Method of forming contact plug on silicide structure | |
| US5707901A (en) | Method utilizing an etch stop layer | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US4933297A (en) | Method for etching windows having different depths | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100505407B1 (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| KR100363013B1 (ko) | 반도체 장치의 금속 패턴 형성 방법 | |
| US6355556B1 (en) | Method for fabricating transistor | |
| US6271128B1 (en) | Method for fabricating transistor | |
| KR100243280B1 (ko) | 반도체장치의 게이트패턴 및 그 제조방법 | |
| US6716760B2 (en) | Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer | |
| KR100353527B1 (ko) | 반도체 소자의 게이트 전극 및 그 형성방법 | |
| KR100321733B1 (ko) | 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법 | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100447989B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100312655B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20030086932A (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100301427B1 (ko) | 하드마스크를 갖는 반도체소자의 식각방법 | |
| KR100500936B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20000043547A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20000040110A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |