KR970023732A - 반도체장치의 콘택홀 형성방법 - Google Patents
반도체장치의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR970023732A KR970023732A KR1019950037144A KR19950037144A KR970023732A KR 970023732 A KR970023732 A KR 970023732A KR 1019950037144 A KR1019950037144 A KR 1019950037144A KR 19950037144 A KR19950037144 A KR 19950037144A KR 970023732 A KR970023732 A KR 970023732A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- etching
- silicide
- contact hole
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 실리사이드 콘택형성을 위하여 반도체장치상의 상부막질을 식각할시 고선택비를 얻을 수 있는 에칭 방법에 관한 것으로, 실리사이드 및 게이트가 형성되어 있는 기판상에 층간절연을 위한 산화막을 증착하는 공정과; 상기 산화막상의 콘택홀이 형성될 영역을 한정하여 상기 실리사이드의 표면이 노출되기 직전까지 소정의 두께로 1차 식각하는 공정과; 상기 산화막의 1차 식각된 부분을 상기 기판의 상부에 형성된 상기 실리사이드의 표면이 노출되도록 2차 식각하는 공정을 포함하고 있다. 이 방법에 의해 반도체장치의 콘택홀 형성을 위하여 기판 상에 형성된 산화막을 식각하는 공정에서 기판 상부에 형성된 실리사이드가 과식각되어 반도체장치의 콘택특성을 저하시키는 종래 방법의 문제점은, 상기 층간절연을 위한 높은 단차의 산화막을 서로 다른 개스를 이용하여 2단계로 식각하여 줌으로써, 상기 실리사이드와 고선택비를 갖는 식각이 가능하고, 아울러 반도체장치의 콘택특성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2B도는 본 발명에 따른 반도체 장치의 콘택홀의 제조 공정을 보여주는 공정도.
Claims (3)
- 실리사이드(12) 및 게이트(14)가 형성되어 있는 기판(10)상에 층간절연을 위한 산화막(16)을 증착하는 공정과; 상기 산화막(16)을 상기 실리사이드(12)의 표면이 노출되기 직전까지 CHF3/O2/Ar의 혼합개스를 이용하여 소정의 두께로 1차 식각하는 공정과; 상기 산화막(16)의 나머지 부분을 상기 1차 식각공정에서 사용된 개스와는 다른 혼합개스를 이용하여 상기 실리사이드(12)의 표면이 노출되도록 2차 식각하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 콘택홀 형성 방법.
- 제 1 항에 있어서, 상기 2차 식각공정은 하이드로겐이 포함되지 않은 개스를 이용하는 것을 특징으로 하는 반도체장치의 콘택홀 형성 방법.
- 제 2 항에 있어서, 하이드로겐이 포함되지 않은 개스로 CF4/Ar의 혼합개스를 사용하는 것을 특징으로 하는 반도체장치의 콘택홀 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950037144A KR0163536B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체장치의 콘택홀 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950037144A KR0163536B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체장치의 콘택홀 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970023732A true KR970023732A (ko) | 1997-05-30 |
KR0163536B1 KR0163536B1 (ko) | 1999-02-01 |
Family
ID=19431320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950037144A KR0163536B1 (ko) | 1995-10-25 | 1995-10-25 | 반도체장치의 콘택홀 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0163536B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505407B1 (ko) * | 1999-06-29 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크막 식각방법 |
KR100739965B1 (ko) * | 2005-12-28 | 2007-07-16 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조를 위한 식각 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100587039B1 (ko) * | 1999-11-18 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 장치의 콘택홀 형성방법 |
-
1995
- 1995-10-25 KR KR1019950037144A patent/KR0163536B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505407B1 (ko) * | 1999-06-29 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크막 식각방법 |
KR100739965B1 (ko) * | 2005-12-28 | 2007-07-16 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조를 위한 식각 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0163536B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970023732A (ko) | 반도체장치의 콘택홀 형성방법 | |
KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100276562B1 (ko) | 반도체소자의콘택홀형성방법 | |
KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970023814A (ko) | 반도체 건식에칭방법 | |
KR970052383A (ko) | 반도체장치의 자기정렬 콘택 형성방법 | |
KR100225945B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR970030387A (ko) | 반도체 장치의 콘택 형성방법 | |
KR940016878A (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
KR970007788B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR980005466A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
KR19980048839A (ko) | 반도체 소자의 콘택 홀 형성방법 | |
KR960042958A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR980005507A (ko) | 반도체장치의 게이트 형성방법 | |
KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
KR970052381A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR970003848A (ko) | 반도체 소자의 콘택 제조방법 | |
KR980005474A (ko) | 반도체 소자 제조방법 | |
KR970003469A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR960002563A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR20010061099A (ko) | 반도체 소자의 콘택 형성방법 | |
KR970052389A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR960005799A (ko) | 반도체 소자의 자기정렬 콘택 형성 방법 | |
KR960019605A (ko) | 트랜지스터의 게이트 전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |