KR970003468A - 반도체소자의 콘택홀 형성방법 - Google Patents
반도체소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR970003468A KR970003468A KR1019950016034A KR19950016034A KR970003468A KR 970003468 A KR970003468 A KR 970003468A KR 1019950016034 A KR1019950016034 A KR 1019950016034A KR 19950016034 A KR19950016034 A KR 19950016034A KR 970003468 A KR970003468 A KR 970003468A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- film
- oxide layer
- oxide
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 다결정실리콘으로 콘택홀의 측벽에 스페이서를 형성하고 상기 스페이서와 절연막의 식각선택비 차이를 이용한 식각공정으로 미세한 자기정렬적 콘택홀을 형성함으로써 종래의 산화막 스페이서를 사용하여 콘택홀을 형성할 경우, 방어막으로 사용되는 질화막이 산화막과 큰 식각 선택비를 갖지 못함에 따라 자기정렬적으로 콘택홀을 형성하기 어려운 문제점을 해결할 수 있고, 또한 초고집적의 소자에 있어서 공정여유가 부족함에 따른 비트라인과 워드라인의 절연이 불량하여 단락이 발생되는 것을 손쉽게 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 기술에 따른 콘택홀 형성 공정단계를 도시한 도면.
Claims (4)
- 반도체 소자의 콘택홀 형성방법에 있어서, 반도체 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상부에 질화막과 다결정 실리콘막을 차례로 형성하는 단계와, 상기 다결정 실리콘막을 부분식각하여 실리콘 스페이서를 형성하는 단계와, 전체구조 상부에 이온주입공정 실시하여 반도체 기판상에 엘.디.디 구조의 웰을 형성하는 단계와, 전체구조 상부에 제1산화막을 형성하여 평탄화를 실시하는 단계와, 상기 제1산화막 상부에 다시 제2산화막을 형성하는 단계와, 상기 제2산화막 상부에 콘택홀을 형성하기 위한 감광막 패턴을 형성하는 단계와, 상기 콘택홀 형성 감광막 패턴을 마스크로 이용하여 하부의 제2산화막과 제1산화막 및 다결정 실리콘막을 차례로 식각하여 하부의 질화막이 노출되게 하는 제1콘택홀을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 제1콘택홀의 측벽에 형성된 실리콘 스페이서를 산화시키는 단계와, 제1콘택홀의 하부에 노출된 질화막을 제거하여 실리콘 기판이 노출되는 제2콘택홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서, 상기 질화막 상부에 증착된 다결정 실리콘막을 부분식각으로 식각할시, 식각두께를 전체 두께의 2/3 정도로 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서, 상기 제1산화막은 BPSG 산화막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서, 상기 제2산화막은 PECVD 산화막으로 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016034A KR970003468A (ko) | 1995-06-16 | 1995-06-16 | 반도체소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016034A KR970003468A (ko) | 1995-06-16 | 1995-06-16 | 반도체소자의 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970003468A true KR970003468A (ko) | 1997-01-28 |
Family
ID=66524061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016034A KR970003468A (ko) | 1995-06-16 | 1995-06-16 | 반도체소자의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003468A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366617B1 (ko) * | 2000-03-13 | 2003-01-09 | 삼성전자 주식회사 | 자기 정렬 콘택홀 제조 방법 |
| KR100458464B1 (ko) * | 1997-12-30 | 2005-02-05 | 주식회사 하이닉스반도체 | 반도체소자의콘택형성방법 |
| KR100631916B1 (ko) * | 2000-06-02 | 2006-10-04 | 삼성전자주식회사 | 반도체소자 제조방법 |
| KR100749556B1 (ko) * | 2005-11-11 | 2007-08-14 | 주식회사 서비전자 | 모니터 기능이 구비되는 무선 제어장치에 연동되는 텔레비전 어댑터 |
-
1995
- 1995-06-16 KR KR1019950016034A patent/KR970003468A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458464B1 (ko) * | 1997-12-30 | 2005-02-05 | 주식회사 하이닉스반도체 | 반도체소자의콘택형성방법 |
| KR100366617B1 (ko) * | 2000-03-13 | 2003-01-09 | 삼성전자 주식회사 | 자기 정렬 콘택홀 제조 방법 |
| KR100631916B1 (ko) * | 2000-06-02 | 2006-10-04 | 삼성전자주식회사 | 반도체소자 제조방법 |
| KR100749556B1 (ko) * | 2005-11-11 | 2007-08-14 | 주식회사 서비전자 | 모니터 기능이 구비되는 무선 제어장치에 연동되는 텔레비전 어댑터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060264032A1 (en) | Formation of self-aligned contact plugs | |
| KR19980015253A (ko) | 반도체 기판의 유기물 제거용 세정장치 | |
| KR950010053A (ko) | 메모리 셀의 비트 라인 비아 홀 제조방법 | |
| US5936279A (en) | Method of fabricating self-align contact window with silicon nitride side wall | |
| KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
| KR960036086A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
| KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20000042460A (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR100244426B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR20010004237A (ko) | 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법 | |
| KR100585084B1 (ko) | 반도체 소자의 셀프 얼라인 콘택 식각 방법 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| KR100256798B1 (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR0140733B1 (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| US6867095B2 (en) | Method for the fabrication of a semiconductor device utilizing simultaneous formation of contact plugs | |
| KR20050067485A (ko) | 삼중 게이트스페이서를 구비한 반도체소자의 제조 방법 | |
| KR960005795A (ko) | 반도체소자의 콘택 제조방법 | |
| KR19980038432A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100348222B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100300063B1 (ko) | 반도체 메모리 제조방법 | |
| KR940012622A (ko) | 반도체 장치의 제조방법 | |
| KR19990085433A (ko) | 반도체소자 제조방법 | |
| KR20000044889A (ko) | 반도체 소자의 비트라인 플러그 형성 방법 | |
| KR20020048266A (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |