KR19980038432A - 반도체소자의 콘택홀 형성방법 - Google Patents

반도체소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR19980038432A
KR19980038432A KR1019960057332A KR19960057332A KR19980038432A KR 19980038432 A KR19980038432 A KR 19980038432A KR 1019960057332 A KR1019960057332 A KR 1019960057332A KR 19960057332 A KR19960057332 A KR 19960057332A KR 19980038432 A KR19980038432 A KR 19980038432A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
gate electrode
semiconductor device
insulating film
Prior art date
Application number
KR1019960057332A
Other languages
English (en)
Other versions
KR100396686B1 (ko
Inventor
박재현
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960057332A priority Critical patent/KR100396686B1/ko
Publication of KR19980038432A publication Critical patent/KR19980038432A/ko
Application granted granted Critical
Publication of KR100396686B1 publication Critical patent/KR100396686B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 콘택홀에 관한 것으로 특히, 게이트전극의 측면에 식각선택비가 다른 측벽 스페이서를 이중으로 형성하여 자동정렬법을 이용한 콘택홀 식각시 콘택 마진을 중가시킬수 있는 반도체소자의 콘택홀 형성방법에 관한 것이다.
본 발명에 따른 반도체소자의 콘택홀 형성방법은 반도체기판상에 일정간격으로 게이트전극을 형성하는 단계, 상기 게이트전극의 측면에 제1, 제 2 측벽 스페이서를 형성하는 단계, 상기 게이트전극을 포함한 상기 반도체기판 전면에 절연막을 형성하는 단계, 상기 절연막을 선택적으로 패터닝하여 게이트전극 사이에 콘택홀을 형성하는 단계를 포함한다.

Description

반도체소자의 콘택홀 형성방법
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로 특히 자동정렬법을 이용한 콘택홀 형성방법중 게이트전극의 측면에 식각선택비가 다른 측벽 스페이서를 이중으로 형성하여 콘택 마진을 증가시킨 반도체소자의 콘택홀 형성방법에 관한 것이다.
일반적으로 자동정렬법에 의한 반도체소자의 콘택홀 형성방법은 게이트전극의 측면에 측벽 스페이서를 형성한후 게이트전극 및 측벽 스페이서를 포함한 전면에 측벽 스페이서와 식각선택비가 다른 절연막을 형성하여 상기 게이트전극의 사이의 절연막에 콘택홀을 형성할 때 식각선택비가 다르다는 것을 이용하여 콘택홀을 형성하는 기술로서, 기존의 콘택홀 형성방법의 문제점인 하부 전도선과의 오버레이(overlay)한계를 극복하고 셀(cel1) 크기를 감소시킬 수 있는 기술이며, 특히 셀크기가 작아지는 64M 디램(DRAM)급 이상의 소자에서는 아주 유용한 방법이다.
이와 같은 종래 반도체소자의 콘택홀 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1f는 종래 반도체소자의 콘택홀 형성공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이 반도체기판(1)상에 게이트산화막(2) 게이트전극용 폴리실리콘층(3) 및 캡게이트산화막(4)을 차례로 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 일정간격으로 게이트전극(3)을 형성한다.
도 1b에 나타낸 바와 같이 상기 게이트전극(3)을 포함한 기판전면에 질화막을 형성한후 에치백하여 게이트전극(3)의 측면에 측벽 스페이서(5)로 형성한다. 이때, 도면상에는 도시하지 않았지만 측벽 스페이서(5)형성후 소오스/드래인 영역을 형성하기 위하여 통상적인 공정으로 고농도 불순물 이온을 주입하고 활성화시켰다. 그리고, 측벽 스페이서(5) 아래의 반도체기판(1)에는 LDD영역이 형성되어 있다.
도 1c에 나타낸 바와 같이 상기 게이트전극(3) 및 측벽 스페이서(5)를 포함한 기판전면에 산화막(6)을 형성한후 평탄화공성을 실시한다.
도 1d에 나타낸 바와 같이 상기 산화막(6)전면에 감광막(PR)을 형성한후 노광 및 현상공정으로 콘택홀 형성영역을 정의하여 감광막(PR)을 패터닝한다. 이때, 상기 게이트전극(3)사이의 산화막(6)이 노출되도록 패터닝한다.
도 1e에 나타낸 바와 같이 상기 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 산화막(6)을 선택적으로 제거하여 게이트전극(3)사이의 기판이 드러나도록 콘택홀(7)을 형성한다.
도 1f에 나타낸 바와 같이 상기 감광막(PR)을 제거하여 콘택홀(7)형성공정을 완료한다.
종래 반도체소자의 콘택홀 형성방법에 있어서는 반도체소자가 고집적화 할수록 게이트전극 사이의 폭이 줄어듦에 따라 높은 C/F 가스비를 이용한 식각공정으로 식각이 멈추는 현상이 발생하고 질화막에 대한 확실한 식각선택비의 확보가 어려운 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 반도체소자의 콘택홀 형성방법의 문제점들을 해결하기 위하여 안출한 것으로 게이트전극의 측면에 식각선택비가 다른 측벽 스페이서를 이중으로 형성하여 자동정렬법을 이용한 콘택홀 식각시 콘택 마진을 증가시킬수 있는 반도체소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다..
도 1a 내지 도 1f는 종래 반도체소자의 콘택홀 형성공정 단면도
도 2a 내지 도 2f는 본 발명 반도체소자의 콘택홀 형성공정 단면도
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체기판 11 : 게이트절연막
12 : 게이트전극 13 : 캡게이트절연막
14 : 제 1측벽 스페이서 15 : 제 2 측벽 스페이서
16 : 산화막 17 : 콘택홀
본 발명에 따른 반도체소자의 콘택홀 형성방법은 반도체기판상에 일정간격으로 게이트전극을 형성하는 단계, 상기 게이트전극의 측면에 제1, 제 2 측벽 스페이서를 형성하는 단계, 상기 게이트전극을 포함한 상기 반도체기판 전면에 절연막을 형성하는 단계, 상기 절연막을 선택적으로 패터닝하여 게이트전극 사이에 콘택홀을 형성하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 콘택홀 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명 반도체소자의 콘택홀 형성공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이 반도체기판(10)상에 게이트절연막(11) 게이트 전극용 폴리실리콘층(12) 및 캡게이트절연막(13)을 차례로 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 일정간격으로 게이트전극(12)을 형성한다.
도 2b에 나타낸 바와 같이 상기 게이트전극(12)을 포함한 기판전면에 절화막을 형성한후 에치백하여 게이트전극(12)의 측면에 제 1 측벽 스페이서(14)로 형성한다. 그다음, 상기 제 1 측벽 스페이서(14) 및 게이트전극(12)전면에 산화막을 형성한후 에치백하여 제 1 측벽 스페이서(14)의 측면에 제 2 측벽 스페이서(15)를 형성한다. 이때, 상기 제 1, 제 2 측벽 스페이서(14)의 두께는 통상적인 LDD영역의 두께를 유지할 수 있도록 종래의 단일 측벽 스페이서의 두께와 동일하도록 형성한다.
도 2c에 나타낸 바와 같이 상기 게이트전극(12) 및 제 1, 제 2 측벽 스페이서(14)(15)를 포함한 기판전면에 산화막(16)을 형성한후 평탄화공정으로 산화막(16)을 평탄화시킨다.
도 2d에 나타낸 바와 같이 상기 산화막(16)전면에 감광막(PR)을 형성한후 노광 및 현상공정으로 콘택홀 형성영역을 정의하여 감광막(PR)을 패터닝한다. 이때, 상기 게이트전극(12)사이의 산화막(16)이 노출되도록 패터닝한다.
도 2e에 나타낸 바와 같이 상기 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 산화막(16)을 선택적으로 제거하여 게이트전극(12)사이의 기판이 드러나는 콘택홀(17)을 형성한다. 이때, 상기 제 1 측벽 스페이서(14)는 산화막(16)과 식각선택비가 동일하므로 콘택홀(17)을 형성하는 공정에서 어느정도 제거된다.
도 2f에 나타낸 바와 같이 상기 감광막(PR)을 제거하여 자동정렬법에 의한 콘택홀(17) 형성공정을 완료한다.
본 발명에 따른 반도체소자의 콘택홀 형성방법은 게이트전극의 측면에 평탄화용 절연막과 식각선택비가 다른 제 1 측벽 스페이서를 형성하고 상기 제 1 측벽스페이서의 측면에 평탄화용 절연막과 동일한 식각선택비를 갖는 제 2 측벽 스페이서를 형성하여 콘택홀 형성공정시 평탄화용 절연막을 식각하는 공정에서 제 2 측벽스페이서도 같이 식각하여 반도체소자의 접적화로 인해 콘택홀의 폭이 줄어들더라도 콘택 마진을 증가시킬수 있고, 또한 식각공정이 중지하는 등의 문제를 방지할수 있는 효과가 있다.

Claims (5)

  1. 반도체기판상에 일정간격으로 게이트전극을 형성하는 단계, 상기 게이트전극의 측면에 제1, 제 2 측벽 스페이서를 형성하는 단계, 상기 게이트전극을 포함한 상기 반도체기판 전면에 절연막을 하형성하는 단계, 상기 절연막을 선택적으로 패터닝하여 게이트전극 사이에 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 측벽 스페이서와 제 2 측벽 스페이서는 식각선택비가 다른 물질을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  3. 제 2 항에 있어서, 상기 제 1 측벽 스페이서는 질화막으로 형성하고 제 2 측벽 스페이서는 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 격리영역 형성방법.
  4. 제 1 항에 있어서, 상기 절연막은 제 2 측벽 스페이서와 식각선택비가 동일한 물질을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
  5. 제 4 항에 있어서, 상기 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
KR1019960057332A 1996-11-26 1996-11-26 반도체소자의콘택홀형성방법 KR100396686B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057332A KR100396686B1 (ko) 1996-11-26 1996-11-26 반도체소자의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057332A KR100396686B1 (ko) 1996-11-26 1996-11-26 반도체소자의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR19980038432A true KR19980038432A (ko) 1998-08-05
KR100396686B1 KR100396686B1 (ko) 2003-11-20

Family

ID=37422145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057332A KR100396686B1 (ko) 1996-11-26 1996-11-26 반도체소자의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100396686B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384870B1 (ko) * 1999-06-28 2003-05-22 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100464416B1 (ko) * 2002-05-14 2005-01-03 삼성전자주식회사 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법
KR100505442B1 (ko) * 1998-10-28 2005-10-12 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
KR100529438B1 (ko) * 2003-02-04 2005-11-17 동부아남반도체 주식회사 반도체 측벽 스페이서 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002568A (ko) * 1994-06-23 1996-01-26 김주용 반도체 소자의 콘택홀 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505442B1 (ko) * 1998-10-28 2005-10-12 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
KR100384870B1 (ko) * 1999-06-28 2003-05-22 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100464416B1 (ko) * 2002-05-14 2005-01-03 삼성전자주식회사 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법
KR100529438B1 (ko) * 2003-02-04 2005-11-17 동부아남반도체 주식회사 반도체 측벽 스페이서 제조 방법

Also Published As

Publication number Publication date
KR100396686B1 (ko) 2003-11-20

Similar Documents

Publication Publication Date Title
KR100223832B1 (ko) 반도체 소자 및 그 제조방법
KR100192521B1 (ko) 반도체장치의 제조방법
KR100396686B1 (ko) 반도체소자의콘택홀형성방법
KR0131728B1 (ko) 반도체소자의 콘택 제조방법
US5792671A (en) Method of manufacturing semiconductor device
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR100300053B1 (ko) 반도체소자의자기정렬콘택홀형성방법
KR100321758B1 (ko) 반도체소자의제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR100323717B1 (ko) 반도체 소자의 제조방법
KR100326259B1 (ko) 반도체장치제조방법
KR100252892B1 (ko) 반도체소자의 배선 형성방법
KR100244261B1 (ko) 반도체 소자의 플러그 제조방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR100277892B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100321759B1 (ko) 반도체소자제조방법
US7902079B2 (en) Method for fabricating recess pattern in semiconductor device
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR100249157B1 (ko) 반도체 소자의 제조 방법
KR100280490B1 (ko) 반도체 소자의 분리구조 형성방법
KR19990085433A (ko) 반도체소자 제조방법
KR20000007367A (ko) 반도체 소자의 제조방법
KR19990010370A (ko) 반도체 소자의 비아 콘택홀 형성 방법
KR20020017725A (ko) 고전압 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee