KR100529438B1 - 반도체 측벽 스페이서 제조 방법 - Google Patents
반도체 측벽 스페이서 제조 방법 Download PDFInfo
- Publication number
- KR100529438B1 KR100529438B1 KR10-2003-0006887A KR20030006887A KR100529438B1 KR 100529438 B1 KR100529438 B1 KR 100529438B1 KR 20030006887 A KR20030006887 A KR 20030006887A KR 100529438 B1 KR100529438 B1 KR 100529438B1
- Authority
- KR
- South Korea
- Prior art keywords
- sidewall
- oxide
- nitride
- depositing
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- 229910017052 cobalt Inorganic materials 0.000 abstract description 3
- 239000010941 cobalt Substances 0.000 abstract description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 측벽 스페이서(sidewall spacer) 제조 기술에 관한 것으로, 반도체 기판 상에 게이트 산화막을 형성하고 게이트 산화막 상부에 폴리층을 증착시켜 게이트 영역을 형성하는 단계와, 게이트 영역 상에 라이너(liner) 질화막을 증착하고 라이너 질화막을 식각함으로써 질화막 측벽을 형성하는 단계와, 질화막 측벽이 형성된 패턴 상부에 산화막을 증착한 다음 산화막을 식각함으로써 질화막/산화막 이중 구조의 측벽을 형성하는 단계와, HF 세정 공정을 수행하여 등방성 식각(Isotropic etch)으로 산화막 측벽의 일부를 제거하되 산화막 측벽이 질화막 측벽 하부에만 형성되도록 하는 단계와, PMD를 증착하여 갭필을 형성하는 단계를 포함한다. 본 발명에 따르면, 스페이서를 질화막/산화막의 이중 구조로 형성하고 이후 진행되는 코발트 스퍼터링(Cobalt Sputtering) 전 HF 세정에 의하여 측벽의 산화막을 일정량 제거하여 PMD(Pre Metal Dielectric) 갭필 마진을 향상시키고 소자의 구동 특성을 안정화시키는 효과가 있다.
Description
본 발명은 반도체 측벽 스페이서 제조 기술에 관한 것으로, 특히, PMD(Pre Metal Dielectric) 갭필 마진을 향상시키는데 적합한 반도체 측벽 스페이서 제조 방법에 관한 것이다.
일반적으로, 스페이서의 역할은 라이트 도핑(light Doping)인 LDD(Light Doped Drain) 영역과 S/D(Source/Drain) 영역을 분리해 주고, 후속 공정에서 실리사이드(silicide) 형성시 기판과 게이트의 분리 역할 뿐만 아니라, 콘택트 미스얼라인(contact misalign)의 마진을 높여주는 역할까지 하고 있다.
도 1은 종래의 전형적인 반도체 측벽 스페이서 제조 과정을 나타낸 공정 단면도이다.
스페이서를 형성하기 위해서는, 먼저 기판(100)위에 게이트 산화막을 형성하고, 그 상부에 폴리층을 증착시켜 게이트(102)를 형성한다.
이후, 이렇게 형성된 게이트(102)를 따라 기판에 LDD를 형성하고 난 다음, 질화막(104)을 증착하여 이를 식각하면 게이트 주위로 측벽이 형성된다.
형성된 측벽과 기판(100)에 임플란트를 진행하여 S/D 영역을 형성하고, PMD(108)를 증착한 후 갭필을 형성하여 측벽 스페이서 제조 과정을 종료한다.
그런데, 이러한 종래의 측벽 형성 방법에서는 소자가 고집적화되어 갈수록 게이트 간격이 작아지고 이에 따라 측벽간의 간격도 작아지는데, 이러한 현상은 PMD 증착시 갭필을 어렵게 한다는 단점이 있다.
즉, 도 1에 도시한 바와 같이, 측벽간의 간격이 너무 좁아져서 불완전한 갭필 영역(A)이 발생될 수 있는데, 이러한 불완전한 PMD 갭필은 이후 소자에 치명적인 문제들, 예컨대, 리키지(leakage) 등과 같은 제반 문제를 야기시키게 되었다.
본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, 질화막/산화막의 이중 구조를 갖는 측벽을 형성하여 이후 진행되는 코발트 스퍼터링 전 HF 세정에 의하여 측벽의 산화막을 일정량 제거하여 PMD 갭필 마진을 향상시키고 소자의 구동 특성을 안정화하도록 한 반도체 측벽 스페이서 제조 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 측벽 스페이서 제조 방법으로서, 반도체 기판 상에 게이트 산화막을 형성하고, 게이트 산화막 상부에 폴리층을 증착시켜 게이트 영역을 형성하는 단계와; 게이트 영역 상에 라이너(liner) 질화막을 증착하고, 라이너 질화막을 식각함으로써 질화막 측벽을 형성하는 단계와; 질화막 측벽이 형성된 패턴 상부에 산화막을 증착한 다음, 산화막을 식각함으로써 질화막/산화막 이중 구조의 측벽을 형성하는 단계와; HF 세정 공정을 수행하여 등방성 식각(Isotropic etch)으로 산화막 측벽의 일부를 제거하되 산화막 측벽이 질화막 측벽 하부에만 형성되도록 하는 단계와; PMD를 증착하여 갭필을 형성하는 단계를 포함하는 반도체 측벽 스페이서 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 구현된 질화막/산화막 이중 구조의 반도체 측벽 스페이서 제조 과정을 설명하기 위한 공정 단면도이다.
먼저, 도 2a에서는 반도체 기판(100) 상에 게이트 산화막(101)을 형성하고, 그 상부에 폴리층을 증착시킨 후 선택적인 식각 공정을 수행하여 임의의 패턴을 갖는 게이트(102)를 형성한다. 이때, 폴리층 상부에는 버퍼 산화막(103)이 적층될 수 있다.
그런 다음, 도 2b에서는 이러한 게이트(102) 영역 상에 라이너(liner) 질화막(104)을 증착하고, 도 2c로 진행하여 이 라이너 질화막(104)을 식각함으로써 질화막 측벽을 형성한다.
이후, 도 2d에서는 도 2c의 패턴 상부에 산화막(106)을 증착한 다음 이 산화막(106)을 식각함으로써, 본 실시예에 따른 질화막(104)/산화막(106) 이중 구조의 측벽을 형성한다. 이때, 이러한 질화막(104)/산화막(106) 이중 구조의 측벽은 도 1의 일반적인 질화막 측벽과 그 폭이 동일하게 형성됨을 특징으로 한다.
이후, 형성된 이중 구조 측벽과 기판(100)에 임플란트를 진행하여 S/D 영역을 형성하고, 도 2e로 진행한다.
도 2e에서는, HF 세정 공정을 수행하여 등방성 식각(Isotropic etch)으로 산화막(106)을 일정량 제거함으로써, 산화막(106)의 일부가 질화막 측벽(104)의 하부측에만 형성되도록 하여 측벽간의 간격을 보다 충분히 확보하도록 한다. 이러한 HF 세정 공정은 코발트 스퍼터링 이전에 진행되는 선 세정 공정이다.
끝으로, 도 2f에서는, PMD(108)를 증착하여 갭필을 형성한다.
도 1과 비교하여, 본 발명에 따른 측벽 스페이서 구조는 측벽간의 간격이 충분하기 때문에 보다 우수한 갭필 능력을 나타냄을 알 수 있다.
본 발명에 따르면, 질화막/산화막의 이중 구조를 갖는 측벽을 형성하고 외측 스페이서를 일부 제거함으로써 PMD 갭필 마진을 향상시키고 소자의 안정성을 높일 수 있다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위내에서 여러 가지 변형이 가능한 것은 물론이다.
도 1은 종래의 반도체 측벽 스페이서 제조 과정을 설명하기 위한 공정 단면도,
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 구현된 질화막/산화막 이중 구조의 반도체 측벽 스페이서 제조 과정을 설명하기 위한 공정 단면도.
삭제
삭제
삭제
삭제
Claims (2)
- 반도체 측벽 스페이서 제조 방법으로서,반도체 기판 상에 게이트 산화막을 형성하고, 상기 게이트 산화막 상부에 폴리층을 증착시켜 게이트 영역을 형성하는 단계와,상기 게이트 영역 상에 라이너 질화막을 증착하고, 상기 라이너 질화막을 식각함으로써 질화막 측벽을 형성하는 단계와,상기 질화막 측벽이 형성된 패턴 상부에 산화막을 증착한 다음, 상기 산화막을 식각함으로써, 질화막/산화막 이중 구조의 측벽을 형성하는 단계와,HF 세정 공정을 수행하여 등방성 식각으로 상기 산화막 측벽의 일부를 제거하되, 상기 산화막 측벽이 상기 질화막 측벽 하부에만 형성되도록 하는 단계와,PMD를 증착하여 갭필을 형성하는 단계를 포함하는 반도체 측벽 스페이서 제조 방법.
- 제 1 항에 있어서,상기 질화막/산화막 이중 구조의 측벽은 단일 질화막 측벽과 그 폭이 동일하게 형성되는 것을 특징으로 하는 반도체 측벽 스페이서 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0006887A KR100529438B1 (ko) | 2003-02-04 | 2003-02-04 | 반도체 측벽 스페이서 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0006887A KR100529438B1 (ko) | 2003-02-04 | 2003-02-04 | 반도체 측벽 스페이서 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040070707A KR20040070707A (ko) | 2004-08-11 |
KR100529438B1 true KR100529438B1 (ko) | 2005-11-17 |
Family
ID=37358931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0006887A KR100529438B1 (ko) | 2003-02-04 | 2003-02-04 | 반도체 측벽 스페이서 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100529438B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980038432A (ko) * | 1996-11-26 | 1998-08-05 | 문정환 | 반도체소자의 콘택홀 형성방법 |
JPH11103059A (ja) * | 1997-08-07 | 1999-04-13 | Lucent Technol Inc | 電界効果型トランジスタの製造方法 |
US6242334B1 (en) * | 1999-03-23 | 2001-06-05 | United Microelectronics Corp. | Multi-step spacer formation of semiconductor devices |
US6414350B1 (en) * | 1997-12-12 | 2002-07-02 | Mosel Vitelic, Inc. | EPROM cell having a gate structure with dual side-wall spacers of differential composition |
KR20030002822A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
2003
- 2003-02-04 KR KR10-2003-0006887A patent/KR100529438B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980038432A (ko) * | 1996-11-26 | 1998-08-05 | 문정환 | 반도체소자의 콘택홀 형성방법 |
JPH11103059A (ja) * | 1997-08-07 | 1999-04-13 | Lucent Technol Inc | 電界効果型トランジスタの製造方法 |
US6414350B1 (en) * | 1997-12-12 | 2002-07-02 | Mosel Vitelic, Inc. | EPROM cell having a gate structure with dual side-wall spacers of differential composition |
US6242334B1 (en) * | 1999-03-23 | 2001-06-05 | United Microelectronics Corp. | Multi-step spacer formation of semiconductor devices |
KR20030002822A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040070707A (ko) | 2004-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
US7566621B2 (en) | Method for forming semiconductor device having fin structure | |
KR20080025128A (ko) | 사용후제거가능한 스페이서들을 구비한 융기된 소스 및드레인 공정 | |
KR0137815B1 (ko) | 반도체 mosfet 제조방법 | |
US7879726B2 (en) | Methods of forming semiconductor devices using selective etching of an active region through a hardmask | |
KR100529438B1 (ko) | 반도체 측벽 스페이서 제조 방법 | |
CN104716042B (zh) | 一种半导体器件的制造方法 | |
KR100429873B1 (ko) | 모스 트랜지스터 및 그 형성방법 | |
US20060141719A1 (en) | Method of fabricating semiconductor device | |
KR20050102856A (ko) | 반도체 소자 및 그 제조방법 | |
US20060148149A1 (en) | Method for fabricating semiconductor device | |
KR100477535B1 (ko) | 반도체 소자의 제조방법 | |
KR20010004237A (ko) | 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법 | |
KR100459931B1 (ko) | 다마신 방법을 이용한 반도체소자의 제조방법 | |
KR100314800B1 (ko) | 반도체소자의박막트랜지스터제조방법 | |
KR100433490B1 (ko) | 반도체 소자의 제조방법 | |
KR100298462B1 (ko) | 반도체 소자의 제조방법 | |
KR100380981B1 (ko) | 샐리사이드 게이트전극 형성방법 | |
KR100967679B1 (ko) | 반도체 소자의 제조방법 | |
KR100348314B1 (ko) | 반도체소자 및 그의 제조방법 | |
KR100501545B1 (ko) | 반도체 소자의 핀 에프이티 제조방법 | |
KR20050039088A (ko) | 이중 스페이서를 갖는 반도체 소자 및 이의 제조 방법 | |
KR100432893B1 (ko) | 반도체 소자의 제조 방법 | |
KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 | |
KR20030051038A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |