KR0137815B1 - 반도체 mosfet 제조방법 - Google Patents
반도체 mosfet 제조방법Info
- Publication number
- KR0137815B1 KR0137815B1 KR1019940034592A KR19940034592A KR0137815B1 KR 0137815 B1 KR0137815 B1 KR 0137815B1 KR 1019940034592 A KR1019940034592 A KR 1019940034592A KR 19940034592 A KR19940034592 A KR 19940034592A KR 0137815 B1 KR0137815 B1 KR 0137815B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- semiconductor
- insulating film
- forming
- transistor manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000005416 organic matter Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 2
- 239000011368 organic material Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
Abstract
본 발명은 반도체 MOS 트랜지스터 제조방법으로서, a 반도체 기판에 게이트절연막과 게이트전극을 형성하고, 저농도로 도핑된 불순물영역을 게이트전극 좌우의 기판내에 형성하는 단계, b 포토레지스트를 도포한 후, 게이트와 게이트 측면에 사이드월 스페이스 형성부위를 정의하는 포토레지스트패턴을 형성하는 단계, c 기판 전면에 절연막을 증착한 후, 이 절연막의 노출된 부위를 일부제거하여 게이트 측면에 사이드월 스페이스를 형성하는 단계와, d 상기 포토레지스트패턴을 제거하고, 게이트와 사이드월 측면하부에 고농도로 도핑된 소오스 및 드레인영역을 형성하는 단계를 포함하여 이루어진다.
Description
제1도는 종래의 기술이고,
제2도 및 제3도는 본 발명의 제조공정도이다.
*도면의 주요부분에 대한 부호의 설명*
11,21:반도체기판12,22:저농도영역
13,33:게이트산화막14,24:게이트
16,26:절연막16',26':게이트사이드월
17,27:고농도영역25:포토레지스트패턴
본 발명은 반도체장치의 트랜지스터(MOSFET)의 형성방법에 관한 것으로서, 특히 LDD(Lightly Doped Drain)구조의 소오스 및 드레인영역을 가진 MOSFET의 제조방법에 관한 것이다.
일반적인 반도체 집적회로에서 집적도를 높이기 위하여 MOS 트랜지스터의 치수를 더욱 작게 함에 따라 1회의 단순한 이온주입을 통한 졍션형성으로 인하여 발생하는 단채널효과를 개선하기 위하여 사이드월 구조를 이용하여 LDD 구조의 졍션영역을 가진 트랜지스터를 형성하고 있다.
즉, 종래에는 트랜지스터의 게이트 형성후 LDD용 이온주입을 하고, 절연막을 데포지션하고, 브랭크 에치백방법을 이용하여 게이트측벽에 사이드월을 형성한 후 소오스드레인용 이온주입을 하는 방법을 사용하여 왔다.
제1도는 이러한 종래의 기술을 도시한 것이다.
도면을 참조하여 종래의 기술을 설명하면 다음과 같다.
먼저 제1도의 a와 같이 반도체기판(11) 전면에 게이트산화막(13)을 형성한 후, 폴리실리콘로서 게이트(14)를 형성한다.
다음 게이트를 형성한 기판에 제1이온주입공정으로 게이트 주변에 저농도로 도핑된 졍션영역(12)을 형성한다.
이어 제1도의 b와 같이 CVD 산화막을 사용하여 사이드월형성을 위한 절연막(16)을 증착한다.
그리고 제1도의 c와 같이 플라즈마 건식식각공정으로 절연막을 비등방성식각하여 게이트의 주변에 사이드월(16') 스페이서를 형성한다.
그런데 사이드월형성을 위한 비등방성 식각공정시 식각에 의하여 게이트의 상면(도면의 A부분) 및 기판의 졍션영역(도면의 B 표시부분)의 손실 및 손상이 발생하게 된다.
따라서 손상부위의 제거를 위한 식각 및 어닐 등의 추가공정을 필요하게 된다.
이러한 추가공정 이후에 사이드월을 형성한 기판에 제2이온주입공정으로 고농도영역을 형성한다. 그 결과로 저농도 및 고농도영역(17)으로 구성하는 트랜지스터의 소오스 및 드레인영역을 형성함으로서 트랜지스터를 완성한다.
위와 같은 종래기술은 다음과 같은 문제가 발생하였다.
사이드월형성을 위한 비등방성 식각시 게이트 및 기판의 졍션영역 부위에서 식각에 의한 손실 및 손상을 유발하여 손상부위의 제거를 위한 식각 및 어닐공정의 추가로 공정이 복잡하게 되는 문제가 있다.
또한 사이드월의 두께 및 식각조건에 관련된 CD(Critical Demenslon)의 조절이 용이하지 않다.
본 발명의 목적은 위와 같은 종래의 문제점을 해결하기 위하여 사이드월 형성공정에서 게이트폴리실리콘의 손실과 졍션영역의 손상을 방지하면서도 공정이 단순하고 사이드월의 CD 조절을 제품요구특성에 따라 자유롭게 조절할 수 있도록 하는 포토레지스트를 이용한 사이드월형성방법을 제공하려는 것이다.
본 발명은 반도체 MOS 트랜지스터 제조방법으로서, a) 반도체 기판에 게이트절연막과 게이트전극을 형성하고, 저농도로 도핑된 불순물영역을 게이트전극 좌우의 기판내에 형성하는 단계, b) 포토레지스트를 도포한 후, 게이트와 게이트 측면에 사이드월 스페이스 형성부위를 정의하는 포토레지스트패턴을 형성하는 단계, c) 기판 전면에 절연막을 증착한 후, 이 절연막을 식각하여 노출된 표면부위를 제거하여 게이트 측면에 사이드월스페이스를 형성하는 단계와, d 상기 포토레지스트패턴을 제거하고, 게이트와 사이드월 측면하부에 고농도로 도핑된 소오스 및 드레인영역을 형성하는 단계를 포함하여 이루어진다.
여기서 사이드월스페이스는 게이트에 대하여 대칭의 구조를 갖는 것이거나 비대칭 구조를 갖는 것이어도 된다.
제2도는 본 발명의 방법을 적용하여 반도체장치의 MOS 트랜지스터를 제조하는 주요공정의 단면도이다.
도면을 참조하여 본 발명의 적용하여 MOS 트랜지스터를 제조하는 제1실시예를 상세히 설명하면 다음과 같다.
제2도의 a와 같이 일반적인 트랜지스터 제조방법으로 반도체기판(21) 상에 게이트 산화막(23)을 형성한 후 폴리실리콘데포지션하고 패턴닝하여 게이트(24)를 형성한 상태에서, 제1이온주입공정을 실시하여 게이트 주변에 저농도영역(22)(Lightly Doped Drain)을 형성한다.
다음 제2도의 b와 같이 본 발명의 방법에 의하여 사이드월을 형성하기 위한 공정을 다음과 같이 진행한다.
포지티브 또는 네가티브형의 포토레지스트를 사용하여 포토레지스트를 도포한 후, 게이트와 게이트사이드월을 형성할 공간영역의 포토레지스트가 제거되도록 노광 및 현상하여 포토레지스트패턴(25)을 만든다. 포토레지스트패턴에 의하여 정의하는 게이트사이드월영역은 게이트에 대하여 좌우 대칭이 되도록 한다.
이어서 절연막(26)을 전면에 증착한다.
이때 절연막은 150℃ 이하의 공정온도에서 저온화학기상증착(Low Temperature Chemical Vapor Deposition) 방법으로 형성한 산화막을 이용하여 형성한다.
이러한 절연막은 게이트의 상부와 포토레지스트패턴의 상부, 그리고 포토레지스트패턴과 게이트 사이의 영역에 고르게 형성되게 한다.
다음 제2도의 c와 같이 불화물용액을 사용한 습식방법으로 표면에 노출된 절연막을 제거하여 사이드월(26') 형성영역의 절연막 만을 잔류하도록 한다. 이때 불화물용액은 완충불산(Buffer HF) 등을 사용한다.
이어 폴리머를 제거할 수 있는 케미컬을 이용하여 포토레지스트제거 및 세정공정을 실시한다. 포토레지스트는 폴리머가 주성분이므로 유기물을 제거할 수 있는 케미컬은 모두 사용할 수 있으며, H2SO4와 H2O2의 혼합물 또는 H2SO4와 O3의 혼합물로 제조한 SPM(Sulfured Pheroxide Mixture) 케미컬을 사용한다.
포토레지스트의 제거로 게이트 주변에 대칭구조로 사이드월(26') 스페이스가 완성된다.
다음 제2이온주입공정을 실시하여 고농도 불순물영역(27)을 형성한다.
이와 같은 공정으로 트랜지스터의 소오스 및 드레인영역을 완성하여 트랜지스터 제조공정을 완성한다.
제3도는 본 발명의 또다른 실시예를 도시한 것이다.
도면을 참조하여 설명하면 반도체기판(31) 상에 게이트산화막(33), 게이트전극(34)을 형성한 후, 이온주입으로 저농도영역(32)을 형성하고, 이후 포토레지스트에 의한 패턴(35)을 형성하는 공정에서 포토레지스트에 의하여 정의하는 사이드월(36') 스페이스를 게이트에 대하여 비대칭으로 형성한다.
따라서 본 실시예에서 제조되는 LDD 구조는 게이트 주변에 비대칭으로 형성하게 된다.
즉, 포토레지스트패턴의 조절에 의하여 소오스와 드레인영역에서의 저농도영역을 필요에 따라 비대칭적으로 조절할 수 있다.
자세히 설명하면, 제3도의 a와 같이, 반도체기판(31) 상에 게이트산화막(33)을 형성한 후 폴리실리콘데포지션하고 패터닝하여 게이트(34)를 형성한 상태에서, 제1이온주입 공정을 실시하여 게이트 측면 하부에 있는 기판에 저농도영역(32)(Lightly Doped Drain)을 형성한다.
다음 제3도의 b와 같이, 포토레지스트를 도포한 후, 게이트와 게이트사이드월을 형성할 공간영역의 포토레지스트가 제거되도록 노광 및 현상하여 포토레지스트패턴(25)을 만든다. 이때 포토레지스트패턴에 의하여 정의하는 게이트사이드월영역은 게이트에 대하여 좌우 대칭이 되지 아니하도록 게이트의 일측에 있는 공간을 타측보다 크게 한다. 또는 사이드월영역이 비대칭이 되게하여 게이트의 한 쪽에만 형성되어도 된다.
이어서 절연막(36)을 150℃ 이하의 공정온도에서 저온 화학기상증착(Low Temperature Chemical Vapor Deposition)방법으로 형성한다. 이 절연막은 산화막을 사용하거나 질화막을 이용하여 형성한다.
이러한 절연막은 게이트의 상부와 포토레지스트패턴의 상부, 그리고 포토레지스트패턴과 게이트 사이의 영역에 고르게 형성되게 한다.
다음 제2도의 c와 같이, 불화물용액을 사용한 습식방법으로 표면에 노출된 절연막을 제거하여 사이드월(26') 형성영역의 절연막 만을 잔류하도록 한다. 이때 불화물용액은 완충불산(Buffer HF) 등을 사용하면 되고 사이드월부분의 절연막은 식각되지 아니하도록 시간을 조절하는 것을 제1실시예와 같다.
이어 폴리머를 제거할 수 있는 케미컬을 이용하여 포토레지스트제거 및 세정공정을 실시한다. 포토레지스트는 폴리머가 주성분이므로 유기물을 제거할 수 있는 케미컬은 모두 사용할 수 있으며, H2SO4와 H2O2의 혼합물 또는 H2SO4와 O3의 혼합물로 제조한 SPM(Sulfured Pheroxide Mixture) 케미컬을 사용한다.
포토레지스트의 제거로 게이트 주변에 비대칭구조로 사이드월(36') 스페이스가 완성된다.
다음 제2이온주입공정을 실시하여 고농도 불순물영역(37)을 형성한다.
이와 같은 공정으로 트랜지스터의 소오스 및 드레인영역을 완성하여 트랜지스터 제조공정을 완성한다.
이러한 본 발명의 방법을 적용하여 나타나는 효과는 다음과 같다.
사이드월 형성시 비등방성식각공정을 사용하지 않으므로 게이트 및 졍션영역에서의 손상이 없다.
또한 손상부위의 제거를 위한 식각 및 어닐공정의 생략으로 공정이 단순화된다.
사이드월을 구성하는 절연막의 두께조절 및 비등방성식각조건을 조절하는 종래의 일반적인 방법보다는 사이드월 CD를 제품요구특성에 따라 자유롭게 조절할 수 있다. 특히 제품 구조 상 필요에 따라서는 비대칭적 사이드월(또는 비대칭적 LDD 구조)형성이 가능하다.
Claims (10)
- 반도체 MOS 트랜지스터 제조방법에 있어서,a 반도체 기판에 게이트절연막과 게이트전극을 형성하고, 저농도로 도핑된 불순물영역을 게이트전극 좌우의 기판내에 형성하는 단계,b 포토레지스트를 도포한 후, 게이트와 게이트 측면에 사이드월 스페이스 형성부위를 정의하는 포토레지스트패턴을 형성하는 단계,c 기판 전면에 절연막을 증착한 후, 이 절연막의 노출된 부위를 일부제거하여 게이트 측면에 사이드월스페이스를 형성하는 단계와,d 상기 포토레지스트패턴을 제거하고, 게이트와 사이드월 측면하부에 고농도로 도핑된 소오스 및 드레인영역을 형성하는 단계를 포함하는 반도체 모스트랜지스트 제조방법.
- 제1항에 있어서,상기 c 단계의 절연막은 저온 화학기상증착방법으로 형성한 산화막을 사용하는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제2항에 있어서,상기 산화막 증착의 공정온도는 150℃ 이하로 유지하는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제1항에 있어서,상기 c 단계의 절연막의 제거는 습식식각을 이용하는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제4항에 있어서,상기 습식식각은 불화물용액을 사용하여 공정을 진행하는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제5항에 있어서,상기 불화물용액은 완충불산(Buffer HF)을 사용하는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제1항에 있어서,상기 d 단계의 포토제거는 유기물을 제거할 수 있는 케미컬을 사용하는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제7항에 있어서,상기 유기물을 제거할 수 있는 케미컬은 H2SO4와 H2O2의 혼합물을 이용하는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제1항에 있어서,상기 c 단계의 사이드월스페이스는 게이트에 대하여 대칭의 구조를 갖는 것이 특징인 반도체 모스트랜지스트 제조방법.
- 제1항에 있어서,상기 c 단계의 사이드월스페이스는 게이트에 대하여 비대칭 구조를 갖는 것이 특징인 반도체 모스트랜지스트 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034592A KR0137815B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 mosfet 제조방법 |
| JP07225115A JP3098942B2 (ja) | 1994-12-16 | 1995-09-01 | Ｍｏｓトランジスタの製造方法 |
| US08/573,713 US5679592A (en) | 1994-12-16 | 1995-12-18 | Process for formation of LDD MOSFET wing photoresist |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034592A KR0137815B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 mosfet 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026467A KR960026467A (ko) | 1996-07-22 |
| KR0137815B1 true KR0137815B1 (ko) | 1998-06-01 |
Family
ID=19401816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034592A KR0137815B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 mosfet 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5679592A (ko) |
| JP (1) | JP3098942B2 (ko) |
| KR (1) | KR0137815B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100972929B1 (ko) * | 2003-04-29 | 2010-07-28 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909622A (en) * | 1996-10-01 | 1999-06-01 | Advanced Micro Devices, Inc. | Asymmetrical p-channel transistor formed by nitrided oxide and large tilt angle LDD implant |
| US5893739A (en) * | 1996-10-01 | 1999-04-13 | Advanced Micro Devices, Inc. | Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer |
| US5985724A (en) * | 1996-10-01 | 1999-11-16 | Advanced Micro Devices, Inc. | Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer |
| US5963809A (en) * | 1997-06-26 | 1999-10-05 | Advanced Micro Devices, Inc. | Asymmetrical MOSFET with gate pattern after source/drain formation |
| KR100949665B1 (ko) * | 2003-04-29 | 2010-03-29 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
| US7767508B2 (en) * | 2006-10-16 | 2010-08-03 | Advanced Micro Devices, Inc. | Method for forming offset spacers for semiconductor device arrangements |
| US9128218B2 (en) | 2011-12-29 | 2015-09-08 | Visera Technologies Company Limited | Microlens structure and fabrication method thereof |
| US10032906B2 (en) * | 2016-04-29 | 2018-07-24 | Samsung Electronics Co., Ltd. | Vertical field effect transistor and method of fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032530A (en) * | 1989-10-27 | 1991-07-16 | Micron Technology, Inc. | Split-polysilicon CMOS process incorporating unmasked punchthrough and source/drain implants |
| JPH05243262A (ja) * | 1992-02-28 | 1993-09-21 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
| KR960014718B1 (en) * | 1993-05-14 | 1996-10-19 | Lg Semicon Co Ltd | Method of manufacturing transistor |
| US5395781A (en) * | 1994-02-16 | 1995-03-07 | Micron Technology, Inc. | Method of making a semiconductor device using photoresist flow |
-
1994
- 1994-12-16 KR KR1019940034592A patent/KR0137815B1/ko not_active IP Right Cessation
-
1995
- 1995-09-01 JP JP07225115A patent/JP3098942B2/ja not_active Expired - Fee Related
- 1995-12-18 US US08/573,713 patent/US5679592A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100972929B1 (ko) * | 2003-04-29 | 2010-07-28 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026467A (ko) | 1996-07-22 |
| JPH08186260A (ja) | 1996-07-16 |
| JP3098942B2 (ja) | 2000-10-16 |
| US5679592A (en) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137815B1 (ko) | 반도체 mosfet 제조방법 | |
| US20190287958A1 (en) | Electrostatic discharge protection structure | |
| US7163880B2 (en) | Gate stack and gate stack etch sequence for metal gate integration | |
| US6358798B1 (en) | Method for forming gate electrode by damascene process | |
| KR100343471B1 (ko) | 반도체 소자 제조방법 | |
| KR20040009748A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR100344825B1 (ko) | 반도체소자의 제조방법 | |
| KR100402102B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR0170475B1 (ko) | 에스오아이 모스트랜지스터의 소자 격리방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| KR100267396B1 (ko) | 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| KR100311502B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0172044B1 (ko) | 반도체 소자의 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100448166B1 (ko) | Ｍｏｓ 소자의 게이트 산화막 제조 방법 | |
| KR100537273B1 (ko) | 반도체 소자 제조방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR100685901B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0157902B1 (ko) | 반도체 소자 제조방법 | |
| KR0122318B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100784063B1 (ko) | 박막 트랜지스터의 구조 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |