KR100972929B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100972929B1 KR100972929B1 KR1020030027086A KR20030027086A KR100972929B1 KR 100972929 B1 KR100972929 B1 KR 100972929B1 KR 1020030027086 A KR1020030027086 A KR 1020030027086A KR 20030027086 A KR20030027086 A KR 20030027086A KR 100972929 B1 KR100972929 B1 KR 100972929B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- semiconductor layer
- sidewall insulating
- substrate
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
Description
Claims (4)
- 기판상에 제 1 절연막과 반도체층을 적층 형성하는 단계;상기 기판의 일영역이 드러나도록 상기 반도체층과 제 1 절연막에 일정 간격을 갖는 홀들을 형성하는 단계;상기 드러난 기판내에 LDD이온주입 영역을 형성하는 단계;상기 홀들 내에 측벽 절연막을 형성하는 단계;상기 측벽 절연막을 포함한 상기 반도체층 상에 감광막을 도포하는 단계;노광 및 현상공정으로 상기 측벽 절연막을 포함한 상기 측벽 절연막 사이의 반도체층 상에만 남도록 상기 감광막을 패터닝하는 단계;상기 패터닝된 감광막을 마스크로 상기 기판이 드러나도록 상기 반도체층과 상기 제 1 절연막을 식각하여 사각형의 측벽 절연막이 구비된 게이트전극을 형성하는 단계; 및상기 측벽 절연막과 상기 게이트 전극을 마스크로 양측 기판내에 소오스/드레인 영역을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 측벽 절연막은 실리콘 질화막 또는 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 측벽절연막의 형성은 상기 홀과 상기 반도체층을 포함한 상기 기판 전면에 제 2 절연막을 증착하는 단계;상기 반도체층이 드러날때까지 화학적 기계적 연마공정으로 상기 제 2 절연막을 평탄화하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030027086A KR100972929B1 (ko) | 2003-04-29 | 2003-04-29 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030027086A KR100972929B1 (ko) | 2003-04-29 | 2003-04-29 | 반도체소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040092774A KR20040092774A (ko) | 2004-11-04 |
KR100972929B1 true KR100972929B1 (ko) | 2010-07-28 |
Family
ID=37373114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030027086A KR100972929B1 (ko) | 2003-04-29 | 2003-04-29 | 반도체소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100972929B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243262A (ja) * | 1992-02-28 | 1993-09-21 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
KR0137815B1 (ko) * | 1994-12-16 | 1998-06-01 | 문정환 | 반도체 mosfet 제조방법 |
US6303449B1 (en) * | 2000-11-16 | 2001-10-16 | Chartered Semiconductor Manufacturing Inc. | Method to form self-aligned elevated source/drain by selective removal of gate dielectric in the source/drain region followed by poly deposition and CMP |
-
2003
- 2003-04-29 KR KR1020030027086A patent/KR100972929B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243262A (ja) * | 1992-02-28 | 1993-09-21 | Citizen Watch Co Ltd | 半導体装置の製造方法 |
KR0137815B1 (ko) * | 1994-12-16 | 1998-06-01 | 문정환 | 반도체 mosfet 제조방법 |
US6303449B1 (en) * | 2000-11-16 | 2001-10-16 | Chartered Semiconductor Manufacturing Inc. | Method to form self-aligned elevated source/drain by selective removal of gate dielectric in the source/drain region followed by poly deposition and CMP |
Also Published As
Publication number | Publication date |
---|---|
KR20040092774A (ko) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
KR19980020943A (ko) | 절연막 터널링 트랜지스터 및 그 제조방법 | |
JPH08125180A (ja) | 半導体装置およびその製造方法 | |
KR100596444B1 (ko) | 반도체 소자 및 그의 제조방법 | |
JP2005101602A (ja) | 高耐圧電界効果トランジスタ及びこれの形成方法 | |
KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
JP3189817B2 (ja) | 半導体装置の製造方法 | |
KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
KR100972929B1 (ko) | 반도체소자의 제조방법 | |
KR100949665B1 (ko) | 반도체소자의 제조방법 | |
KR100735627B1 (ko) | 반도체 소자의 게이트 구조 및 그 형성 방법 | |
KR100588784B1 (ko) | 반도체 소자 제조방법 | |
KR100531105B1 (ko) | 반도체 소자 제조방법 | |
KR100501935B1 (ko) | 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법 | |
KR100935249B1 (ko) | 고전압 소자 및 그의 제조 방법 | |
KR100511095B1 (ko) | 반도체 소자의 소오스/드레인 구조를 형성하는 방법 | |
KR100349348B1 (ko) | 반도체 장치의 실리콘층 식각 방법 | |
KR100546812B1 (ko) | 반도체 소자 제조방법 | |
KR100509780B1 (ko) | 트랜지스터에서 소오스/드레인 생성을 위한 셀프 어라인드스페이서 형성 방법 | |
KR100575612B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100973091B1 (ko) | Mos 트랜지스터 제조 방법 | |
KR100943133B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 10 |