CN104716042B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104716042B CN104716042B CN201310681641.3A CN201310681641A CN104716042B CN 104716042 B CN104716042 B CN 104716042B CN 201310681641 A CN201310681641 A CN 201310681641A CN 104716042 B CN104716042 B CN 104716042B
- Authority
- CN
- China
- Prior art keywords
- pmos
- semiconductor devices
- germanium silicon
- manufacture method
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 95
- 239000011248 coating agent Substances 0.000 claims abstract description 50
- 238000000576 coating method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 36
- 238000005516 engineering process Methods 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 19
- 238000001039 wet etching Methods 0.000 claims description 16
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 3
- 229910052760 oxygen Inorganic materials 0.000 claims 3
- 239000001301 oxygen Substances 0.000 claims 3
- 150000001875 compounds Chemical class 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 241000208340 Araliaceae Species 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：S101：提供形成有PMOS的伪栅极和伪栅极硬掩膜的半导体衬底，在伪栅极的两侧形成偏移侧壁；S102：对PMOS进行轻掺杂处理，其中，经过轻掺杂处理，半导体衬底上形成有覆盖所述PMOS的有源区以及偏移侧壁的氧化物层；S103：去除氧化物层；S104：形成覆盖半导体衬底的锗硅遮蔽层，并在锗硅遮蔽层除覆盖PMOS的部分以外的其他部分上形成光刻胶。该方法通过在形成锗硅遮蔽层的步骤之前增加去除在轻掺杂处理过程中产生的氧化物层的步骤，避免了后续锗硅工艺中的锗硅非正常沉积，提高了半导体器件的性能和良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅（SiGe）技术可以通过给沟道施加压应力来提高载流子迁移率。通过调整锗硅沉积工艺，施加到沟道的压应力可以被优化到足够大。而除了锗硅沉积工艺，用于沉积锗硅的沟槽的形貌对于应力的调整也至关重要。
具有优化的沟槽位置的Σ形（即，Sigma形）锗硅（通过Σ形沟槽实现），非常有利于提高半导体器件（主要是PMOS）的性能。但是，非正常的锗硅顶端侧翼（SiGe top shoulder）往往是需要解决的大问题，尤其对于采用高k金属栅极技术的半导体器件而言。通常地，为了避免对高k介电层（以及其上的TiN）造成损害，在采用高k金属栅极技术的半导体器件的制造方法中往往采用包括臭氧的剥离媒介（而非H2SO4等）对轻掺杂（LDD）工艺中作为掩膜的光刻胶进行剥离，由于包括臭氧的剥离媒介的强氧化性，经过LDD工艺的光刻胶的灰化和剥离工艺，半导体器件的有源区（AA）表面往往形成一层较厚的氧化物层（一般）。由于在锗硅工艺中的湿法刻蚀会在一定程度上同时去除部分氧化物，因此，在通过湿法刻蚀形成沟槽的过程中，上述经过LDD工艺后形成于半导体衬底表面的氧化物层往往会形成一定的凹陷（recess），进而导致在锗硅沉积工艺形成锗硅层的过程中会形成非正常的锗硅顶端侧翼。这些非正常的锗硅顶端侧翼将导致锗硅层非常靠近高k介电层，增加了短路的风险。此外，这些非正常的锗硅顶端侧翼由于晶化不理想具有很大的缺陷，而且非常靠近器件的沟道区域。并且，在位于锗硅层之上的金属硅化物（例如NiSi）形成后，这些非正常的锗硅顶端侧翼将导致金属硅化物非常靠近沟道区域，将造成非常严重的漏电流问题。此外，这些非正常的锗硅顶端侧翼还会造成栅极与漏极之间的寄生电容（Cgd）变大而且不稳定。显然，这些非正常的锗硅顶端侧翼将严重影响半导体器件的性能和良率。
下面，结合一种应用高k金属栅极技术和锗硅技术的半导体器件的制造方法，简要介绍一下现有技术中存在的上述问题。图1A至1E示出了现有技术中的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖面图。该半导体器件的制造方法，包括如下步骤：
步骤E1：提供形成有PMOS和NMOS的伪栅极101以及伪栅极硬掩膜102的半导体衬底100，在所述半导体衬底100上形成位于伪栅极101两侧的偏移侧壁103，如图1A所示。
其中，该半导体衬底100上一般还包括位于伪栅极101与半导体衬底100之间的高k介电层，还可以包括位于高k介电层之上的TiN层。此外，该半导体衬底100上还可以包括浅沟槽隔离等，此处并不对此进行限定。本领域的技术人员可以理解，制造的半导体器件中也可以不包括NMOS，即，本步骤中不包括NMOS的伪栅极101以及伪栅极硬掩膜102等组件。
步骤E2：对所述PMOS和NMOS进行轻掺杂处理，其中，所述轻掺杂处理采用包括臭氧的剥离媒介进行光刻胶的剥离，并且，经过所述轻掺杂处理，所述半导体衬底100上形成有氧化物层104，如图1B所示。
其中，上述的包括臭氧的剥离媒介，一般包括臭氧，还可以包括其他物质，例如水或其他气体等，但不包括硫酸。
其中，所述轻掺杂（LDD）处理一般包括多次，示例性的，在此为6-12次。每次轻掺杂处理，均包括形成作为掩膜的光刻胶、离子注入、采用包括臭氧的剥离媒介（而非采用硫酸等）进行光刻胶剥离的步骤。由于包括臭氧的剥离媒介的强氧化性，在光刻胶的剥离工艺中，会在半导体衬底100上（包括PMOS和NMOS的偏移侧壁和伪栅极硬掩膜之上）形成一层氧化物层104。其中，氧化物层104的材料，一般为氧化硅。
步骤E3：在所述氧化物层104上形成锗硅遮蔽层（PSR）105，并形成覆盖NMOS的光刻胶600，如图1C所示。
其中，形成锗硅遮蔽层105的方法，可以为沉积法或其他合适的方法。锗硅遮蔽层105的材料，一般为氮化硅，还可以为其他与氮化硅的性质相近的某种其他材料或几种材料的组合。
形成覆盖NMOS的光刻胶600的方法，可以为：首先在锗硅遮蔽层105上形成一层光刻胶层，然后对该光刻胶层进行曝光、显影形成覆盖NMOS的光刻胶600。
步骤E4：进行干法刻蚀以在PMOS两侧的半导体衬底100上形成碗状沟槽106，其中，所述锗硅遮蔽层105以及所述氧化物层104位于PMOS区的部分分别形成临时侧壁1051和临时侧壁1041，如图1D所示。
在干法刻蚀过程中，锗硅遮蔽层105位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极101的两侧形成了临时侧壁1051，如图1D所示。同样地，氧化物层104位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极101的两侧形成了临时侧壁1041，如图1D所示。
步骤E5：剥离光刻胶600，对所述碗状沟槽106进行湿法刻蚀以形成Σ形沟槽106’，并对所述Σ形沟槽106’进行预清洗。经过该步骤，形成的图形如图1E所示。
其中，剥离光刻胶600的方法，可以采用现有技术中的各种常用的方法。对所述碗状沟槽106进行湿法刻蚀以形成Σ形沟槽106’的方法，可以采用TMAH（四甲基氢氧化铵）作为刻蚀液。对所述Σ形沟槽106’进行预清洗，通常为湿法清洗，可以采用现有技术中的各种方法实现。
在步骤E5之后，氧化物层104位于NMOS和PMOS交界区域且位于NMOS一侧的部分出现了第一凹陷1042，氧化物层104位于PMOS一侧的部分在Σ形沟槽106’的顶端侧翼出现了第二凹陷1043，如图1E所示。之所以出现第一凹陷1042和第二凹陷1043，是因为在锗硅工艺中的湿法刻蚀（包括对碗状沟槽106进行湿法刻蚀以形成Σ形沟槽106’的过程以及对所述Σ形沟槽106’进行预清洗的过程）会在一定程度上对氧化物层104造成刻蚀。
步骤E6：在Σ形沟槽106’内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）107，如图1F所示。
其中，形成嵌入式锗硅层107的方法为外延生长工艺。所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
在沉积锗硅形成锗硅层107的过程中，由于第一凹陷1042和第二凹陷1043的存在，会造成锗硅在第一凹陷1042和第二凹陷1043位置处沉积，形成NMOS的非正常锗硅1071和PMOS的非正常的锗硅顶端侧翼1072。这些非正常沉积的锗硅（包括NMOS的非正常锗硅1071和PMOS的非正常的锗硅顶端侧翼1072）将严重影响半导体器件的性能和良率。例如：PMOS的非正常的锗硅顶端侧翼1072将导致锗硅层107非常靠近PMOS的高k介电层，增加了短路的风险。而NMOS的非正常锗硅1071将造成非常严重的漏电流问题。
在步骤E6之后，现有技术中的半导体器件的制造方法，一般还包括：去除锗硅遮蔽层的步骤、形成侧墙（或称主侧墙）的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术（SPT）的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。关于这些后续步骤均可以根据各种现有技术来实现，此处不再赘述。
由此可见，在现有的半导体器件的制造方法中，轻掺杂处理过程中在半导体衬底形成的氧化物层会对后续工艺造成严重影响，导致在锗硅工艺中造成锗硅的非正常沉积，形成NMOS的非正常锗硅和PMOS的非正常的锗硅顶端侧翼，将严重影响制得的半导体器件的性能和良率。此外，在采用多晶硅栅极（一般用氮氧化硅作为栅绝缘层）的半导体器件的制造方法中，轻掺杂过程也会产生氧化物层，只是此时产生的氧化物层比应用高k金属栅极的半导体器件制程中产生的氧化物层的厚度稍小，但也可能会产生上述锗硅非正常沉积的问题。
因此，为解决以上问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，为解决在轻掺杂处理过程中由于采用包括臭氧的剥离媒介剥离光刻胶产生氧化物层进而导致在锗硅工艺中造成锗硅的非正常沉积的问题，本发明提供一种半导体器件的制造方法，包括：
步骤S101：提供形成有PMOS的栅极和栅极硬掩膜的半导体衬底，在所述栅极的两侧形成偏移侧壁；
步骤S102：对所述PMOS进行轻掺杂处理，其中，经过所述轻掺杂处理，所述半导体衬底上形成有覆盖所述PMOS的有源区以及所述偏移侧壁的氧化物层；
步骤S103：去除所述氧化物层；
步骤S104：形成覆盖所述半导体衬底的锗硅遮蔽层，并在所述锗硅遮蔽层除覆盖所述PMOS的部分以外的其他部分之上形成光刻胶；
步骤S105：进行干法刻蚀以在所述半导体衬底位于所述PMOS两侧的部分之中形成碗状沟槽；
步骤S106：剥离所述光刻胶，对所述碗状沟槽进行湿法刻蚀以形成Σ形沟槽；
步骤S107：在所述Σ形沟槽内形成嵌入式锗硅层。
其中，这里的栅极可以为普通栅极，也可以为高k金属栅极技术中的伪栅极。
可选地，在所述步骤S103中，去除所述氧化物层所采用的方法为湿法刻蚀，所采用的刻蚀液为氢氟酸。
其中，在半导体器件的制造过程中，所述步骤S103的排队时间为1-6小时。
其中，所述半导体器件为采用高k金属栅极技术的器件，在所述步骤S101中所述栅极为伪栅极；在所述步骤S102中，所述氧化物层位于所述PMOS的有源区的部分的厚度为并且，在所述步骤S107中形成所述嵌入式锗硅层时，所述伪栅极仍未被去除。
其中，所述半导体器件为采用氧化硅介电层多晶硅栅极技术的器件，在所述步骤S101中所述栅极为真正的多晶硅栅极；在所述步骤S102中，所述氧化物层位于所述PMOS的有源区的部分的厚度为
其中，在所述步骤S104中，所述锗硅遮蔽层的厚度为70-210nm。
其中，在所述步骤S102中，所述轻掺杂处理采用包括臭氧的剥离媒介进行光刻胶的剥离。
其中，在所述步骤S106与所述步骤S107之间，还包括对所述Σ形沟槽进行预清洗的步骤。
其中，在所述步骤S101中，所提供的半导体衬底上还形成有NMOS的伪栅极和伪栅极硬掩膜，在所述NMOS的伪栅极硬掩膜的两侧也形成偏移侧壁；在所述步骤S102中，还包括对所述NMOS进行轻掺杂处理的步骤，形成的所述氧化物层同时还覆盖所述NMOS的有源区以及所述NMOS的偏移侧壁。
其中，在所述步骤S107之后，还包括如下步骤：
去除所述锗硅遮蔽层；
形成所述NMOS的主侧壁以及所述PMOS的主侧壁；
形成所述NMOS的源极和漏极以及所述PMOS的源极和漏极；
形成位于所述NMOS的源极和漏极以及所述PMOS的源极和漏极之上的金属硅化物。
本发明的半导体器件的制造方法，通过在形成锗硅遮蔽层的步骤之前增加去除在轻掺杂处理过程中产生的位于半导体衬底上的氧化物层的步骤，避免了后续的锗硅工艺中的锗硅非正常沉积问题，提高了半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为现有技术中的一种半导体器件的制造方法的相关步骤形成的图形的示意性剖面图；
图2A-图2G为本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；
图3为本发明提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图2A-图2G和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。该方法为应用高k金属栅极技术制造半导体器件的方法，可以用于提高器件性能和良率。
参照图2A-图2G，其中示出了本发明提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图。
步骤A1：提供形成有PMOS和NMOS的伪栅极201以及伪栅极硬掩膜202的半导体衬底200，在所述半导体衬底200上形成位于伪栅极201两侧的偏移侧壁203，如图2A所示。
其中，该半导体衬底200上一般还包括位于伪栅极201与半导体衬底200之间的高k介电层，还可以包括位于高k介电层之上的TiN层。
作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有浅沟槽隔离，所述浅沟槽隔离将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。当然，本发明实施例的半导体器件也可以仅包括PMOS器件而不包括NMOS器件，在此并不进行限定。
步骤A2：对所述PMOS和NMOS进行轻掺杂处理，其中，所述轻掺杂处理采用包括臭氧的剥离媒介（O3）进行光刻胶的剥离，并且，经过所述轻掺杂处理，所述半导体衬底200上形成有氧化物层204，如图2B所示。
其中，上述的包括臭氧的剥离媒介，一般包括臭氧，还可以包括其他物质，例如去水或其他气体等，但不包括硫酸。
在本实施例中，所述轻掺杂（LDD）处理可以包括多次轻掺杂工艺，示例性的，包括6-12次。其中，每次轻掺杂处理均包括：形成作为掩膜的光刻胶的步骤、进行离子注入的步骤、采用包括臭氧的剥离媒介（而非采用硫酸等）进行光刻胶剥离的步骤等。由于包括臭氧的剥离媒介的强氧化性，在光刻胶的剥离工艺中，会在半导体衬底200上（包括PMOS和NMOS的偏移侧壁和伪栅极硬掩膜之上）形成一层氧化物层204。其中，氧化物层204的材料，一般为氧化硅。
其中，氧化物层204位于有源区（AA）的部分的厚度一般为
当然，在采用多晶硅普通栅极（一般用氮氧化硅作为栅绝缘层）的半导体器件的制造方法中，轻掺杂过程也会产生氧化物层，此时产生的氧化物层比应用高k金属栅极的半导体器件制程中产生的氧化物层的厚度稍小。一般而言，如果为采用普通栅极技术的半导体器件的制造方法，氧化物层位于有源区（AA）的部分的厚度一般为在栅极为普通栅极时，在轻掺杂处理时一般可以采用硫酸等进行光刻胶剥离的步骤。
步骤A3：去除所述氧化物层204，如图2C所示。
示例性地，去除氧化物层204的方法为湿法刻蚀，采用的刻蚀液为氢氟酸（HF）或其他合适的液体。当然，在本实施例中，也可以采用合适的干法刻蚀或其他方法对氧化物层204进行去除，在此并不对具体的去除方法进行限定。
其中，这一去除氧化物层204的步骤，在半导体器件的制造过程中的排队时间（Queue time）一般为1-6小时，优选为1-4小时。
由于氧化物层204会对后续工艺造成严重影响，导致在锗硅工艺中造成锗硅的非正常沉积，形成NMOS的非正常锗硅和PMOS的非正常的锗硅顶端侧翼，将严重影响半导体器件的性能和良率，因此，本实施例的半导体器件的制造方法增加本步骤，对氧化物层204进行去除。由于去除了氧化物层204，切断了在锗硅工艺中造成锗硅的非正常沉积的源头，使得后续不再形成NMOS的非正常锗硅和PMOS的非正常的锗硅顶端侧翼，可以保证最终制得的半导体器件的性能和良率。
步骤A4：形成覆盖半导体衬底200的锗硅遮蔽层（PSR）205，并形成覆盖所述锗硅遮蔽层（PSR）205位于NMOS区的部分的光刻胶800，如图2D所示。
其中，形成锗硅遮蔽层205的方法，可以为沉积法或其他合适的方法。锗硅遮蔽层205的材料，一般为氮化硅，还可以为其他与氮化硅的性质相近的其他材料。其中，锗硅遮蔽层205的厚度一般控制在70-210nm，以获得较佳的技术效果。
形成覆盖NMOS的光刻胶800的方法，可以为：首先在锗硅遮蔽层205上形成一层光刻胶层，然后对该光刻胶层进行曝光、显影形成覆盖NMOS区的光刻胶800。其中，在形成光刻胶800时，由于在NMOS和PMOS区交界位置处具有更大的工艺余量，光刻工艺的关键尺寸可以被放大（相对现有技术中未去除氧化物层的情况）。
步骤A5：进行干法刻蚀以在PMOS两侧的半导体衬底200上形成碗状沟槽206，其中，所述锗硅遮蔽层205位于PMOS区的部分被刻蚀形成临时侧壁2051，如图2E所示。
在干法刻蚀过程中，锗硅遮蔽层205位于PMOS区的部分会被刻蚀掉一部分，在PMOS的伪栅极101的两侧形成了临时侧壁2051，如图2E所示。
步骤A6：剥离光刻胶800，对所述碗状沟槽206进行湿法刻蚀以形成Σ形沟槽206’，并对所述Σ形沟槽206’进行预清洗。经过该步骤，形成的图形如图2F所示。
其中，剥离光刻胶800的方法，可以采用现有技术中的各种常用的方法，例如湿法剥离等。对所述碗状沟槽206进行湿法刻蚀以形成Σ形沟槽206’的方法，可以采用TMAH（四甲基氢氧化铵）作为刻蚀液。对所述Σ形沟槽206’进行预清洗，通常为湿法清洗，可以采用现有技术中的各种方法实现。
在步骤A6之后，由于氧化物层204已经在步骤A3中被去除，因此不会在NMOS和PMOS交界区域的NMOS一侧出现现有技术中的第一凹陷1042，也不会在PMOS一侧在Σ形沟槽206’的顶端侧翼出现第二凹陷1043，如图2F所示。
此外，由于不需要再考虑产生现有技术中的第一凹陷1042以及第二凹陷1043（参见图1E）的问题，剥离光刻胶800、对所述碗状沟槽206进行湿法刻蚀以形成Σ形沟槽206’、以及对所述Σ形沟槽206’进行预清洗等工艺的工艺时间均可以相应被延长（与现有技术中未去除氧化物层相比），以获得更好的工艺效果。特别地，对Σ形沟槽206’进行预清洗工艺在锗硅沉积工艺前的排队时间可以相应被增大。
步骤A7：在Σ形沟槽206’内沉积锗硅以形成嵌入式锗硅层（简称锗硅层）207，如图2G所示。
其中，形成嵌入式锗硅层207的方法为外延生长工艺。所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
在沉积锗硅形成锗硅层207的过程中，由于不再存在现有技术中的第一凹陷1042和第二凹陷1043，因此，不会形成锗硅的非正常沉积，即，不会再形成NMOS的非正常锗硅1071和PMOS的非正常的锗硅顶端侧翼1072。因此，降低了短路以及产生大的漏电流的风险，提高了半导体器件的性能和良率。
在步骤A7之后，本实施例的半导体器件的制造方法一般还包括：去除锗硅遮蔽层的步骤、形成主侧壁的步骤、形成源漏极的步骤、形成金属硅化物的步骤、进行应力临近技术（SPT）的步骤、形成ILD和金属栅极的步骤、形成接触孔和金属层的步骤等。关于这些后续步骤，均可以根据各种现有技术中的各种方法予以实现，此处不再一一赘述。
本发明实施例的半导体器件的制造方法，由于在形成锗硅遮蔽层的步骤之前去除了在轻掺杂处理过程中产生的位于半导体衬底上的氧化物层，避免了后续的锗硅工艺中的锗硅非正常沉积问题，提高了半导体器件的性能和良率。具体而言，该方法可以解决PMOS的非正常的锗硅顶端侧翼问题，提高PMOS器件的性能；还可以解决在NMOS与PMOS的交界区域的NMOS一侧出现的非正常锗硅沉积问题，提高NMOS器件的性能。此外，可以增大与锗硅工艺相关的湿法刻蚀工艺的工艺余量，形成形貌更加的Σ形沟槽并更好地去除Σ形沟槽表面的杂质，提高PMOS的锗硅工艺的质量。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。
步骤S101：提供形成有PMOS的栅极和栅极硬掩膜的半导体衬底，在所述栅极的两侧形成偏移侧壁；
步骤S102：对所述PMOS进行轻掺杂处理，其中，经过所述轻掺杂处理，所述半导体衬底上形成有覆盖所述PMOS的有源区以及所述偏移侧壁的氧化物层；
步骤S103：去除所述氧化物层；
步骤S104：形成覆盖所述半导体衬底的锗硅遮蔽层，并在所述锗硅遮蔽层除覆盖所述PMOS的部分以外的其他部分之上形成光刻胶；
步骤S105：进行干法刻蚀以在所述半导体衬底位于所述PMOS两侧的部分之中形成碗状沟槽；
步骤S106：剥离所述光刻胶，对所述碗状沟槽进行湿法刻蚀以形成Σ形沟槽；
步骤S107：在所述Σ形沟槽内形成嵌入式锗硅层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供形成有PMOS的栅极和栅极硬掩膜的半导体衬底，在所述栅极的两侧形成偏移侧壁；
步骤S102：对所述PMOS进行轻掺杂处理，其中所述轻掺杂处理包括光刻胶的剥离，经过所述轻掺杂处理，所述半导体衬底上形成有覆盖所述PMOS的有源区以及所述偏移侧壁的氧化物层；
步骤S103：去除所述氧化物层；
步骤S104：形成覆盖所述半导体衬底的锗硅遮蔽层，并在所述锗硅遮蔽层除覆盖所述PMOS的部分以外的其他部分之上形成光刻胶；
步骤S105：进行干法刻蚀以在所述半导体衬底位于所述PMOS两侧的部分之中形成碗状沟槽；
步骤S106：剥离所述光刻胶，对所述碗状沟槽进行湿法刻蚀以形成Σ形沟槽；
步骤S107：在所述Σ形沟槽内形成嵌入式锗硅层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，去除所述氧化物层所采用的方法为湿法刻蚀，所采用的刻蚀液为氢氟酸。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在半导体器件的制造过程中，所述步骤S103的排队时间为1-6小时。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件为采用高k金属栅极技术的器件，在所述步骤S101中所述栅极为伪栅极；在所述步骤S102中，所述氧化物层位于所述PMOS的有源区的部分的厚度为并且，在所述步骤S107中形成所述嵌入式锗硅层时，所述伪栅极仍未被去除。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件为采用氧化硅介电层多晶硅栅极技术的器件，在所述步骤S101中所述栅极为真正的多晶硅栅极；在所述步骤S102中，所述氧化物层位于所述PMOS的有源区的部分的厚度为
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述锗硅遮蔽层的厚度为70-210nm。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述轻掺杂处理采用包括臭氧的剥离媒介进行光刻胶的剥离。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106与所述步骤S107之间，还包括对所述Σ形沟槽进行预清洗的步骤。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，
在所述步骤S101中，所提供的半导体衬底上还形成有NMOS的伪栅极和伪栅极硬掩膜，在所述NMOS的伪栅极硬掩膜的两侧也形成偏移侧壁；
在所述步骤S102中，还包括对所述NMOS进行轻掺杂处理的步骤，形成的所述氧化物层同时还覆盖所述NMOS的有源区以及所述NMOS的偏移侧壁。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S107之后，还包括如下步骤：
去除所述锗硅遮蔽层；
形成所述NMOS的主侧壁以及所述PMOS的主侧壁；
形成所述NMOS的源极和漏极以及所述PMOS的源极和漏极；
形成位于所述NMOS的源极和漏极以及所述PMOS的源极和漏极之上的金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310681641.3A CN104716042B (zh) | 2013-12-12 | 2013-12-12 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310681641.3A CN104716042B (zh) | 2013-12-12 | 2013-12-12 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104716042A CN104716042A (zh) | 2015-06-17 |
| CN104716042B true CN104716042B (zh) | 2017-11-14 |
Family
ID=53415251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310681641.3A Active CN104716042B (zh) | 2013-12-12 | 2013-12-12 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104716042B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111403283A (zh) * | 2020-03-03 | 2020-07-10 | 上海华力集成电路制造有限公司 | 嵌入式锗硅制作方法及嵌入式锗硅结构 |
| CN111599762B (zh) * | 2020-05-28 | 2023-04-07 | 上海华力集成电路制造有限公司 | 嵌入式锗硅外延层的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8435848B2 (en) * | 2010-10-28 | 2013-05-07 | Texas Instruments Incorporated | PMOS SiGe-last integration process |
| CN102902169A (zh) * | 2011-07-29 | 2013-01-30 | 中芯国际集成电路制造(上海)有限公司 | 去除光刻胶层的方法 |
| CN103187277B (zh) * | 2011-12-28 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN102569166A (zh) * | 2012-03-09 | 2012-07-11 | 上海宏力半导体制造有限公司 | 改善应力的浅槽隔离制造方法以及半导体器件制造方法 |
-
2013
- 2013-12-12 CN CN201310681641.3A patent/CN104716042B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104716042A (zh) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| CN102810481B (zh) | 半导体器件的制造方法 | |
| CN106887408B (zh) | 一种半导体器件的制造方法 | |
| EP3316289B1 (en) | Method to improve the quality of a high-k dielectric layer | |
| US20140110793A1 (en) | Cmos transistor and fabrication method | |
| CN103545212A (zh) | 半导体器件制造方法 | |
| US20120292673A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| CN104409518A (zh) | 薄膜晶体管及其制备方法 | |
| TWI681464B (zh) | 一種金氧半導體元件的製作方法 | |
| CN104716042B (zh) | 一种半导体器件的制造方法 | |
| JP3098942B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| CN109830433B (zh) | 制作半导体元件的方法 | |
| US20120196421A1 (en) | Stress adjusting method | |
| US10522619B2 (en) | Three-dimensional transistor | |
| US20090261429A1 (en) | Transistor and method for manufacturing thereof | |
| US20050121733A1 (en) | Method of forming a semiconductor device with a high dielectric constant material and an offset spacer | |
| CN105097683B (zh) | 一种半导体器件的制造方法 | |
| US7179715B2 (en) | Method for controlling spacer oxide loss | |
| US7494885B1 (en) | Disposable spacer process for field effect transistor fabrication | |
| CN110504163B (zh) | 侧墙结构的制造方法、侧墙结构及半导体器件 | |
| KR100477535B1 (ko) | 반도체 소자의 제조방법 | |
| US6117742A (en) | Method for making a high performance transistor | |
| CN104143512B (zh) | Pmos晶体管的制作方法 | |
| CN102299062B (zh) | 制造半导体器件栅极侧墙的方法 | |
| US7585763B2 (en) | Methods of fabricating integrated circuit devices using anti-reflective coating as implant blocking layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |