CN104143512B - Pmos晶体管的制作方法 - Google Patents
Pmos晶体管的制作方法 Download PDFInfo
- Publication number
- CN104143512B CN104143512B CN201310169528.7A CN201310169528A CN104143512B CN 104143512 B CN104143512 B CN 104143512B CN 201310169528 A CN201310169528 A CN 201310169528A CN 104143512 B CN104143512 B CN 104143512B
- Authority
- CN
- China
- Prior art keywords
- side wall
- groove
- semi
- sacrifice
- conducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000001039 wet etching Methods 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000002356 single layer Substances 0.000 claims abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 22
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 19
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000002210 silicon-based material Substances 0.000 description 20
- 239000000243 solution Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- -1 tetramethyl Aqua ammonia Chemical compound 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种PMOS晶体管的制作方法，包括：在衬底上形成栅极，在栅极周围形成单层牺牲侧墙，牺牲侧墙底部衬底被氧化形成氧化物；以牺牲侧墙为掩膜刻蚀牺牲侧墙两侧衬底，形成第一凹槽，第一凹槽表面暴露在空气中形成氧化物；湿法腐蚀去除第一凹槽表面的氧化物，刻蚀第一凹槽形成第二凹槽，第二凹槽部分开口在牺牲侧墙底部；去除部分厚度牺牲侧墙至第二凹槽开口边界，第二凹槽开口完全露出；在第二凹槽内形成第一半导体材料；在剩余牺牲侧墙之间衬底上形成第二半导体材料；去除在剩余牺牲侧墙，在所述栅极周围形成侧墙，以侧墙为掩膜对第一和第二半导体材料进行离子注入，形成源极和漏极。本发明方法可以提高形成的PMOS晶体管性能。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种PMOS晶体管的制作方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGe Technology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。
图1至图5是现有的嵌入式硅锗技术PMOS晶体管的形成方法的剖面结构示意图，具体如下：参考图1，提供衬底100，在所述衬底100上形成栅极101，在栅极101的周围形成单层牺牲侧墙102，以牺牲侧墙102为掩膜干法刻蚀牺牲侧墙102两侧的衬底100，形成碗状凹槽103。
结合参考图1和图2，继续湿法腐蚀碗状凹槽103，在碗状凹槽103处形成sigma形凹槽104，在sigma形凹槽104内填充满锗硅材料。
参考图3，在锗硅材料的表面形成硅层106（Si Cap）。
参考图4，形成硅层106后，采用磷酸溶液去除牺牲侧墙102。
参考图5，去除牺牲侧墙102后，在栅极101的周围形成侧墙108，以侧墙108为掩膜对硅层106和硅层106下面的半导体材料进行离子注入，形成源极和漏极。
但是，利用现有技术形成的PMOS晶体管性能不好。
发明内容
本发明要解决的技术问题是利用现有技术形成的PMOS晶体管性能不好。
为解决上述问题，本发明提供了一种PMOS晶体管的形成方法，所述方法包括：
提供衬底，在所述衬底上形成栅极，在所述栅极周围形成单层牺牲侧墙，所述牺牲侧墙底部的衬底被氧化形成氧化物；
以所述牺牲侧墙为掩膜刻蚀牺牲侧墙两侧的衬底，形成第一凹槽，所述第一凹槽表面暴露在空气中形成氧化物；
湿法腐蚀去除所述第一凹槽表面的氧化物，之后，刻蚀第一凹槽形成第二凹槽，所述第二凹槽的部分开口在所述牺牲侧墙的底部；
去除部分厚度牺牲侧墙至所述第二凹槽的开口边界，使所述第二凹槽的开口完全露出；
在所述第二凹槽内形成第一半导体材料；
在剩余牺牲侧墙之间的衬底上形成第二半导体材料；
去除剩余牺牲侧墙，在所述栅极周围形成侧墙，以所述侧墙为掩膜对第一半导体材料和第二半导体材料进行离子注入，形成源极和漏极。
可选的，先去除部分厚度牺牲侧墙至所述第二凹槽的开口边界，之后，在所述第二凹槽内形成第一半导体材料；或者，
先在所述第二凹槽内形成第一半导体材料，之后，去除部分厚度牺牲侧墙至所述第二凹槽的开口边界。
可选的，先在所述第二凹槽内形成第一半导体材料，之后，去除部分厚度牺牲侧墙至所述第二凹槽的开口边界；
在所述去除部分厚度牺牲侧墙的步骤之后，在剩余牺牲侧墙之间的衬底上形成第二半导体材料的步骤之前，还包括：
继续去除部分厚度的牺牲侧墙，使第二凹槽的开口边界与所述牺牲侧墙剩余部分之间具有预定距离。
可选的，所述预定距离为小于等于10nm。
可选的，所述去除部分厚度牺牲侧墙的方法为干法刻蚀或湿法腐蚀。
可选的，所述牺牲侧墙的材料为氮化硅。
可选的，当去除部分厚度牺牲侧墙的方法为干法刻蚀时，所述干法刻蚀的工艺参数为：刻蚀气体是CH3F和CF4的混合气体，其中，CH3F的流量为10sccm～100sccm，CF4的流量为50sccm～1000sccm，刻蚀功率为50W～1000W。
可选的，当去除部分厚度牺牲侧墙的方法为湿法腐蚀时，湿法腐蚀剂为质量百分比为70%～85%的磷酸溶液，温度为120℃～180℃。
可选的，所述湿法腐蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
可选的，所述第一半导体材料与所述衬底顶部相平。
可选的，所述第一凹槽为矩形凹槽或碗状凹槽，所述第二凹槽为sigma形凹槽。
可选的，所述第一半导体材料为锗硅，所述第二半导体材料为硅。
可选的，在第二凹槽内形成第一半导体材料的方法为外延生长，在剩余牺牲侧墙之间的衬底上形成第二半导体材料的方法为外延生长。
可选的，所述侧墙的材料层为氮化硅。
可选的，所述栅极为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
与现有技术相比，本发明具有以下优点：
本发明中，去除部分厚度牺牲侧墙至所述第二凹槽的开口边界，使所述第二凹槽的开口完全露出；并且在第二凹槽内形成第一半导体材料，接着，在剩余的牺牲侧墙之间的衬底上形成第二半导体材料。第二凹槽内的第一半导体材料会被第二半导体材料完全覆盖，第二半导体材料和第二凹槽可以对第一半导体材料进行封闭隔离保护。在去除剩余牺牲侧墙的工艺过程中，被第二半导体材料和衬底所保护的第一半导体材料无法被腐蚀形成缺口，从而提高后续形成的PMOS晶体管的性能。
附图说明
图1至图5是现有PMOS晶体管制作方法的剖面结构示意图；
图6是本发明具体实施例的PMOS晶体管的制作流程图；
图7至图12是本发明具体实施例的PMOS晶体管制作方法的剖面结构示意图。
具体实施方式
发明人经过研究发现出现PMOS晶体管性能不好的原因为：
参考图1，衬底100的表面很容易在空气中氧化，形成氧化物（图未示），牺牲侧墙102的底部具有该氧化物。继续参考图1，形成碗状凹槽103后，碗状凹槽103的表面会在空气中氧化，形成氧化物。稀释氢氟酸溶液可以清洗碗状凹槽103内的氧化物。清洗碗状凹槽103内的氧化物的过程中，牺牲侧墙102底部的部分氧化物也会被清除，导致牺牲侧墙102和衬底之间会有间隙。参考图2，由于牺牲侧墙102和衬底之间具有间隙，当刻蚀碗状凹槽形成sigma形凹槽104时，间隙位置处的衬底也会被刻蚀，这样使形成的sigma形凹槽104的部分开口在所述牺牲侧墙102的底部。继续参考图2，当在sigma形凹槽104内填充满锗硅材料时，锗硅材料会有一部分位于牺牲侧墙102下方。
接着，参考图3，当在锗硅材料上形成硅层106时，牺牲侧墙102下面的锗硅材料部分没有被硅层106覆盖，之后参考图4，采用磷酸溶液去除牺牲侧墙102后，牺牲侧墙102下面的没有被硅层106覆盖的锗硅材料也会被磷酸溶液腐蚀形成缺口107，从而影响后续形成的PMOS晶体管的性能。
为了解决以上问题，发明人经过创造性劳动，获得了一种PMOS晶体管的制作方法。图6是本发明具体实施例的PMOS晶体管的制作流程图。图7至图12是本发明具体实施例的PMOS晶体管制作方法的剖面结构示意图。下面将图7至图12与图6结合起来对本发明PMOS晶体管的制作方法进行详细说明。
首先请参考图7，执行图6中的步骤S11：提供衬底200，在所述衬底200上形成栅极201，在所述栅极201周围形成单层牺牲侧墙202，所述牺牲侧墙202底部的衬底200被氧化形成氧化物。
参考图7，所述衬底200的材料可以是单晶硅（monocrystalline）衬底，也可以是绝缘体上硅（silicon on insulator）衬底。当然，它也可以是本领域技术人员所熟知的其它衬底材料。衬底200的表面很容易在空气中氧化，形成氧化物（图未示）。
栅极201的材料可为多晶硅或无定型硅。所述栅极201为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
在栅极201周围形成单层牺牲侧墙202。具体为，在栅极201的表面沉积牺牲侧墙的材料层，本实施例中，牺牲侧墙的材料层为氮化硅，然后回刻牺牲侧墙的材料层，形成牺牲侧墙202。由于衬底表面很容易在空气中氧化形成氧化物，因此在形成牺牲侧墙202的过程中，衬底表面会被氧化形成氧化物，相应的牺牲侧墙202底部为衬底被氧化而形成的氧化物（图中未示出）。
接着，请参考图7，执行图6中的步骤S12：以所述牺牲侧墙202为掩膜刻蚀牺牲侧墙202两侧的衬底200，形成第一凹槽203，所述第一凹槽203表面暴露在空气中形成氧化物（图中未示出）。
第一凹槽203为碗状凹槽或者为矩形凹槽。本实施例中为碗状凹槽，刻蚀碗状凹槽形成sigma形凹槽的时间小于刻蚀矩形凹槽形成sigma形凹槽的时间，也就是说形成碗状凹槽会缩短后续形成sigma形凹槽的时间。
形成碗状凹槽的方法为各向异性的干法刻蚀。所述各向异性干法刻蚀工艺的刻蚀气体包括CF4和HBr。
形成碗状凹槽后，碗状凹槽的表面会在空气中氧化，形成氧化物。
接着，继续参考图7，执行图6中的步骤S13，湿法腐蚀去除第一凹槽203表面的氧化物。在该湿法腐蚀过程中，由于牺牲侧墙202底部也为氧化物，因此该湿法腐蚀也会去除牺牲侧墙底部的部分氧化物。
本实施例中，湿法腐蚀中采用的溶液为氢氟酸溶液，氢氟酸溶液可以清洗碗状凹槽内的氧化物，其中，氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
接着，结合参考图7和图8，执行图6中的步骤S14，湿法腐蚀去除所述第一凹槽203表面的氧化物后，刻蚀第一凹槽203形成第二凹槽204，所述第二凹槽204的部分开口在所述牺牲侧墙202的底部。
本实施例中，第二凹槽204为sigma形凹槽。形成碗状凹槽并且湿法腐蚀去除碗状凹槽表面的氧化物后，将碗状凹槽暴露在TMAH（Tetramethyl Ammonium Hydroxied，四甲基氢氧化氨）水溶液中，对碗状凹槽进行湿法腐蚀形成sigma形凹槽，TMAH水溶液的体积百分比浓度为2%～20%，温度为30℃～60℃，具体的刻蚀时间可根据sigma形凹槽的期望尺寸而定，本实施例中刻蚀时间为100s～300s。接着，参考图8和图9，执行图6中的步骤S15，去除部分厚度牺牲侧墙202至所述第二凹槽204的开口边界，使所述第二凹槽204的开口完全露出。
本实施例中，牺牲侧墙202的材料为氮化硅。去除部分厚度牺牲侧墙202的方法可以为干法刻蚀或者湿法腐蚀。当去除部分厚度牺牲侧墙202的方法为干法刻蚀时，具体的刻蚀参数为：刻蚀气体是CH3F和CF4的混合气体，其中，CH3F的流量为10sccm～100sccm，CF4的流量为50sccm～1000sccm，刻蚀功率为50W～1000W。当去除部分厚度牺牲侧墙202的方法为湿法腐蚀时，所述湿法腐蚀剂为质量百分比为70%～85%d的磷酸溶液，温度为120℃～180℃。当然，在其他实施例中，也可以采用其他的方法将部分厚度牺牲侧墙去除，也属于本发明的保护范围。
本实施例中，参考图9，去除部分厚度牺牲侧墙202至所述第二凹槽204边界后，第二凹槽204的开口正好完全露出，也就是说，牺牲侧墙202的剩余部分与第二凹槽204的开口的边界在同一直线上。
接着，参考图10，执行图6中的步骤S16，在所述第二凹槽204内形成第一半导体材料。
本实施例中，第一半导体材料为锗硅材料。在sigma形凹槽内形成锗硅材料，所述锗硅材料与所述衬底200顶部相平。在sigma形凹槽内形成锗硅材料层的方法为外延生长，具体为本领域技术人员熟知技术，再次不再赘述。
在其他实施例中，还可以先在sigma形凹槽内形成锗硅材料，然后再去除部分厚度牺牲侧墙至所述凹槽的开口边界。
接着，继续参考图10，执行图6中的步骤S17，在剩余牺牲侧墙202之间的衬底上形成第二半导体材料205。
第二半导体材料205为硅材料。
本实施例中，硅材料可以将锗硅材料完全覆盖，硅材料与所述衬底将sigma形凹槽内的锗硅材料进行封闭隔离。锗硅材料表面形成硅材料的方法为外延生长，具体为本领域技术人员熟知技术，在此不再赘述。
接着，参考图10至图12，执行图6中的步骤S18，去除剩余牺牲侧墙202，在所述栅极201周围形成侧墙206，以所述侧墙206为掩膜对第一半导体材料和第二半导体材料进行离子注入，形成源极和漏极。
本实施例中，牺牲侧墙202的作用为形成合格的sigma形凹槽并且调节sigma形凹槽与栅极之间的距离。当合格的sigma形凹槽形成后，需要全部去除牺牲侧墙202，然后在栅极周围形成侧墙206，侧墙206的作用为，在形成源极和漏极的工艺过程中，调节源极和漏极区域的大小。
本实施例中，牺牲侧墙的材料为氮化硅，去除剩余牺牲侧墙202的方法为湿法腐蚀，湿法腐蚀剂为质量百分比浓度为70%～85%、温度为120℃～180℃的磷酸溶液。
侧墙206的形成方法为本领域技术人员熟知技术，在此不再赘述。侧墙206的厚度根据实际工艺中形成的源极和漏极区域尺寸的大小来定。
需要说明的是，本发明中，去除部分厚度牺牲侧墙至第二凹槽的开口边界时，此时第二凹槽的开口边界与剩余的牺牲侧墙之间的距离为零。有以下两种步骤都适用于本发明：（1）先去除部分厚度牺牲侧墙至所述第二凹槽的开口边界，之后，在所述第二凹槽内形成第一半导体材料；（2）先在第二凹槽内形成第一半导体材料，之后，去除部分厚度牺牲侧墙至所述第二凹槽的开口边界。在这两种情况中，都是在第二凹槽内的第一半导体材料的表面形成第二半导体材料，该第二半导体材料可以将第一半导体材料进行完全覆盖，与第二凹槽一起将第一半导体材料进行封闭隔离保护，在去除剩余牺牲侧墙的工艺中，防止对第一半导体材料造成损伤，从而提高后续形成的PMOS晶体管的性能。
在其他实施例中，去除部分厚度牺牲侧墙至所述第二凹槽的开口边界后，如果继续去除部分厚度的牺牲侧墙，使第二凹槽的开口边界与剩余牺牲侧墙之间具有预定距离时，此时第二凹槽的开口也是完全露出的。需要说明的是，在此种情况下，需要先在第二凹槽内形成第一半导体材料，然后，再去除部分厚度的牺牲侧墙。原因如下：如果先进行去除部分厚度的牺牲侧墙，然后，在第二凹槽内形成第一半导体材料。那么，在外延生长形成第一半导体材料时，第二凹槽的开口边界与剩余的牺牲侧墙之间的衬底上很容易形成第一半导体材料，该第一半导体材料会高于衬底，从而使得在该第一半导体材料上外延生长的第二半导体材料在侧面无法覆盖该第一半导体材料。则，在湿法腐蚀去除剩余牺牲侧墙的工艺中，第二半导体材料和衬底无法对第一半导体材料整体进行封闭保护，湿法腐蚀剂很容易从第一半导体材料的侧面对其进行腐蚀，形成缺口，进而影响器件的性能。因此，去除部分厚度牺牲侧墙至所述第二凹槽的开口边界后，如果继续去除部分厚度的牺牲侧墙，使第二凹槽的开口边界与所述剩余牺牲侧墙之间具有预定距离时，先在第二凹槽内形成第一半导体材料，然后，再去除部分厚度的牺牲侧墙。
上述预定距离小于等于10nm。如果预定距离太大，sigma形凹槽离栅极会太远，无法向栅极施加应力。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。
Claims (25)
1.一种PMOS晶体管的制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成栅极，在所述栅极周围形成单层牺牲侧墙，所述牺牲侧墙底部的衬底被氧化形成氧化物；
以所述牺牲侧墙为掩膜刻蚀牺牲侧墙两侧的衬底，形成第一凹槽，所述第一凹槽表面暴露在空气中形成氧化物；
湿法腐蚀去除所述第一凹槽表面的氧化物，之后，刻蚀第一凹槽形成第二凹槽，所述第二凹槽的部分开口在所述牺牲侧墙的底部；
去除部分厚度牺牲侧墙至所述第二凹槽的开口边界，使所述第二凹槽的开口完全露出；
在所述第二凹槽内形成第一半导体材料；
在剩余牺牲侧墙之间的衬底上形成第二半导体材料；
去除剩余牺牲侧墙，在所述栅极周围形成侧墙，以所述侧墙为掩膜对第一半导体材料和第二半导体材料进行离子注入，形成源极和漏极。
2.根据权利要求1所述的方法，其特征在于，所述去除部分厚度牺牲侧墙的方法为干法刻蚀或湿法腐蚀。
3.根据权利要求2所述的方法，其特征在于，所述牺牲侧墙的材料为氮化硅。
4.根据权利要求2所述的方法，其特征在于，当去除部分厚度牺牲侧墙的方法为干法刻蚀时，所述干法刻蚀的工艺参数为：刻蚀气体是CH3F和CF4的混合气体，其中，CH3F的流量为10sccm～100sccm，CF4的流量为50sccm～1000sccm，刻蚀功率为50W～1000W。
5.根据权利要求2所述的方法，其特征在于，当去除部分厚度牺牲侧墙的方法为湿法腐蚀时，湿法腐蚀剂为质量百分比为70％～85％的磷酸溶液，温度为120℃～180℃。
6.根据权利要求1所述的方法，其特征在于，所述湿法腐蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
7.根据权利要求1所述的方法，其特征在于，所述第一半导体材料与所述衬底顶部相平。
8.根据权利要求1所述的方法，其特征在于，所述第一凹槽为矩形凹槽或碗状凹槽，所述第二凹槽为sigma形凹槽。
9.根据权利要求1所述的方法，其特征在于，所述第一半导体材料为锗硅，所述第二半导体材料为硅。
10.根据权利要求1所述的方法，其特征在于，在第二凹槽内形成第一半导体材料的方法为外延生长，在剩余牺牲侧墙之间的衬底上形成第二半导体材料的方法为外延生长。
11.根据权利要求1所述的方法，其特征在于，所述侧墙的材料层为氮化硅。
12.根据权利要求1所述的方法，其特征在于，所述栅极为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
13.一种PMOS晶体管的制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成栅极，在所述栅极周围形成单层牺牲侧墙，所述牺牲侧墙底部的衬底被氧化形成氧化物；
以所述牺牲侧墙为掩膜刻蚀牺牲侧墙两侧的衬底，形成第一凹槽，所述第一凹槽表面暴露在空气中形成氧化物；
湿法腐蚀去除所述第一凹槽表面的氧化物，之后，刻蚀第一凹槽形成第二凹槽，所述第二凹槽的部分开口在所述牺牲侧墙的底部；
在所述第二凹槽内形成第一半导体材料；
去除部分厚度牺牲侧墙至所述第二凹槽的开口边界，使所述第二凹槽的开口完全露出；
在剩余牺牲侧墙之间的衬底上形成第二半导体材料；
去除剩余牺牲侧墙，在所述栅极周围形成侧墙，以所述侧墙为掩膜对第一半导体材料和第二半导体材料进行离子注入，形成源极和漏极。
14.根据权利要求13所述的方法，其特征在于，
在所述去除部分厚度牺牲侧墙的步骤之后，在剩余牺牲侧墙之间的衬底上形成第二半导体材料的步骤之前，还包括：
继续去除部分厚度的牺牲侧墙，使第二凹槽的开口边界与所述牺牲侧墙剩余部分之间具有预定距离。
15.根据权利要求13所述的方法，其特征在于，所述去除部分厚度牺牲侧墙的方法为干法刻蚀或湿法腐蚀。
16.根据权利要求15所述的方法，其特征在于，所述牺牲侧墙的材料为氮化硅。
17.根据权利要求15所述的方法，其特征在于，当去除部分厚度牺牲侧墙的方法为干法刻蚀时，所述干法刻蚀的工艺参数为：刻蚀气体是CH3F和CF4的混合气体，其中，CH3F的流量为10sccm～100sccm，CF4的流量为50sccm～1000sccm，刻蚀功率为50W～1000W。
18.根据权利要求15所述的方法，其特征在于，当去除部分厚度牺牲侧墙的方法为湿法腐蚀时，湿法腐蚀剂为质量百分比为70％～85％的磷酸溶液，温度为120℃～180℃。
19.根据权利要求13所述的方法，其特征在于，所述湿法腐蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
20.根据权利要求13所述的方法，其特征在于，所述第一半导体材料与所述衬底顶部相平。
21.根据权利要求13所述的方法，其特征在于，所述第一凹槽为矩形凹槽或碗状凹槽，所述第二凹槽为sigma形凹槽。
22.根据权利要求13所述的方法，其特征在于，所述第一半导体材料为锗硅，所述第二半导体材料为硅。
23.根据权利要求13所述的方法，其特征在于，在第二凹槽内形成第一半导体材料的方法为外延生长，在剩余牺牲侧墙之间的衬底上形成第二半导体材料的方法为外延生长。
24.根据权利要求13所述的方法，其特征在于，所述侧墙的材料层为氮化硅。
25.根据权利要求13所述的方法，其特征在于，所述栅极为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310169528.7A CN104143512B (zh) | 2013-05-09 | 2013-05-09 | Pmos晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310169528.7A CN104143512B (zh) | 2013-05-09 | 2013-05-09 | Pmos晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104143512A CN104143512A (zh) | 2014-11-12 |
| CN104143512B true CN104143512B (zh) | 2017-02-22 |
Family
ID=51852657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310169528.7A Active CN104143512B (zh) | 2013-05-09 | 2013-05-09 | Pmos晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104143512B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111697051B (zh) * | 2019-03-15 | 2023-04-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285466B2 (en) * | 2003-08-05 | 2007-10-23 | Samsung Electronics Co., Ltd. | Methods of forming metal oxide semiconductor (MOS) transistors having three dimensional channels |
| US7112495B2 (en) * | 2003-08-15 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
| US8003470B2 (en) * | 2005-09-13 | 2011-08-23 | Infineon Technologies Ag | Strained semiconductor device and method of making the same |
| DE102007030053B4 (de) * | 2007-06-29 | 2011-07-21 | Advanced Micro Devices, Inc., Calif. | Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten |
| KR20100087256A (ko) * | 2009-01-26 | 2010-08-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 개선된 트랜지스터 소자 및 제조 방법 |
| US9054130B2 (en) * | 2009-08-27 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottle-neck recess in a semiconductor device |
| CN102810482B (zh) * | 2011-06-02 | 2015-05-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
-
2013
- 2013-05-09 CN CN201310169528.7A patent/CN104143512B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104143512A (zh) | 2014-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105453264B (zh) | 通过改善的SiGe刻面改善硅化物形成 | |
| CN103871968B (zh) | Mos晶体管的制作方法 | |
| CN103515321B (zh) | 半导体器件的侧墙形成方法 | |
| CN106653841A (zh) | 半导体结构及其形成方法 | |
| CN105514041B (zh) | 晶体管的形成方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| CN104064468B (zh) | 半导体器件及其形成方法 | |
| CN103730433B (zh) | 导电栓塞及导电栓塞的形成方法 | |
| CN104143512B (zh) | Pmos晶体管的制作方法 | |
| CN105719972B (zh) | 半导体结构的形成方法 | |
| CN103515430A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN109087861A (zh) | 半导体器件及其形成方法 | |
| CN104183493B (zh) | Pmos晶体管的制作方法 | |
| CN106328530B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103426753B (zh) | 源漏区的制备方法和mos器件 | |
| CN106206305A (zh) | 半导体结构的形成方法 | |
| CN104143511B (zh) | Pmos晶体管的制作方法 | |
| CN109148447A (zh) | 半导体结构及其形成方法 | |
| CN105990235B (zh) | 半导体器件的形成方法 | |
| CN104241128B (zh) | 一种垂直SiGe FinFET的制备方法 | |
| CN104979288B (zh) | 半导体器件的形成方法 | |
| CN103681324B (zh) | Mos晶体管的制作方法 | |
| CN103811403B (zh) | 浅沟槽隔离结构的形成方法 | |
| CN107039519B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |