CN102810482B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102810482B
CN102810482B CN201110147455.2A CN201110147455A CN102810482B CN 102810482 B CN102810482 B CN 102810482B CN 201110147455 A CN201110147455 A CN 201110147455A CN 102810482 B CN102810482 B CN 102810482B
Authority
CN
China
Prior art keywords
wet etching
groove
substrate
sacrificial spacer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110147455.2A
Other languages
English (en)
Other versions
CN102810482A (zh
Inventor
何其旸
张翼英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110147455.2A priority Critical patent/CN102810482B/zh
Priority to US13/293,052 priority patent/US8450167B2/en
Publication of CN102810482A publication Critical patent/CN102810482A/zh
Application granted granted Critical
Publication of CN102810482B publication Critical patent/CN102810482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

本公开实施例提供了一种半导体器件制造方法，包括：在衬底上形成栅极，栅极上形成有顶部掩模层；形成位于所述栅极两侧侧壁上的侧壁间隔件；形成位于所述侧壁间隔件外侧侧壁上的牺牲间隔件；以所述顶部掩模层和所述牺牲间隔件为掩模，对所述衬底进行干法刻蚀，以在相邻的牺牲间隔件之间的衬底中形成第一宽度的凹槽；对所述凹槽进行各向同性湿法刻蚀，以将所述凹槽扩展为具有第二宽度；去除所述牺牲间隔件；以及对所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的内壁形成为具有∑形状。本公开实施例的方法通过形成牺牲间隔件并利用湿法刻蚀去除了被干法刻蚀损伤的有晶格缺陷的衬底部分，从而能够获得良好的外延生长性能。

Description

半导体器件的制造方法
技术领域
本公开涉及制造半导体器件的方法，尤其是涉及制造包括具有嵌入式SiGe(eSiGe)的PMOS器件的半导体器件的方法。
背景技术
为了满足终端用户对小尺寸电子器件的需求，在改进的超大规模集成电路(VLSI)工艺中，采用应力技术来提高器件的性能。其中一种有效的方法是采用嵌入式SiGe(eSiGe)结构来提高PMOS器件沟道区的空穴迁移率。
在∑形状的eSiGe结构中，由于SiGe的晶格常数大于Si的晶格常数，而且∑形状的SiGe减小了源区和漏区之间的间距，所以有效地增大了沟道区中的应力。
图1A至1D示出了现有技术的在PMOS器件中形成∑形SiGe的方法。在Si衬底之上形成栅极以及位于栅极两侧侧壁上的侧壁间隔件(参见图1A)之后，通过干法刻蚀，在相邻栅极之间的Si衬底中形成凹槽，如图1B所示。图1B中所示的凹槽基本上是截面由A、B、C和D四个顶点限定的平底矩形形状。
接着，如图1C所示，对形成的矩形凹槽进行晶向选择性的湿法刻蚀，从而将该矩形凹槽扩展为∑形状。通常，晶向选择性的湿法刻蚀沿(100)晶面刻蚀得比沿(111)晶面快。实际上，这里晶向选择性的湿法刻蚀沿(111)晶面基本上刻蚀不动。结果是，如图1C所示，在图1B中的干法刻蚀之后形成的凹槽的C和D两个顶点作为(111)晶向的刻蚀停止点而保留。最后，如图1D所示，在所形成的∑形凹槽中外延生长SiGe，从而形成SiGe的源区和漏区。
本发明的发明人在对形成∑形SiGe的方法进行深入研究后发现上述现有技术的方法存在难以外延生长SiGe的问题。
具体而言，在图1B所示的对衬底进行干法刻蚀的工艺中，由于等离子体的连续轰击使得所形成的矩形凹槽边缘处，尤其是图1B中示出的C和D顶点处，出现Si晶格失配等缺陷。如前所述，作为晶向选择性的湿法刻蚀的结果，C和D两点成为(111)晶向的刻蚀停止点而保留不会被刻蚀掉。后续的SiGe外延生长工艺中，籽层对于Si的表面状况(例如，清洁度、Si晶格情况)非常敏感。诸如Si晶格适配等缺陷会导致籽层难以生长。因此，如图1E所示，C和D处出现的Si晶格缺陷会使得在后续工艺中难以外延生长SiGe籽层。
发明内容
为了消除或者至少部分地减轻现有技术中的上述问题，提出了本发明。
本公开的实施例通过形成位于栅极的侧壁间隔件外侧侧壁上的牺牲层、以该牺牲层作为掩模进行干法刻蚀、利用各向同性的湿法刻蚀去除被干法刻蚀损伤的Si衬底部分、然后去除牺牲层的方法，使得在进行SiGe外延生长之前已经去除了有晶格缺陷的衬底部分。
本公开的实施例提供了一种制造半导体器件的方法，包括以下步骤：在衬底上形成栅极，栅极上形成有顶部掩模层；形成位于所述栅极两侧侧壁上的侧壁间隔件；形成位于所述侧壁间隔件外侧侧壁上的牺牲间隔件；以所述顶部掩模层和所述牺牲间隔件为掩模，对所述衬底进行干法刻蚀，以在相邻的牺牲间隔件之间的衬底中形成第一宽度的凹槽；对所述凹槽进行各向同性湿法刻蚀，以将所述凹槽扩展为具有第二宽度；去除所述牺牲间隔件；以及对所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的内壁形成为具有∑形状。
在一个实施例中，所述形成位于所述侧壁间隔件外侧侧壁上的牺牲间隔件的步骤包括：在所述侧壁间隔件外侧侧壁以及所述衬底的表面上沉积牺牲间隔材料；和通过干法刻蚀去除沉积在所述衬底的表面上的牺牲间隔材料，从而形成位于所述侧壁间隔件外侧侧壁上的牺牲间隔件。
在一个实施例中，所述沉积包括原子层沉积(ALD)。
在一个实施例中，所述凹槽的第二宽度基本上等于相邻的侧壁间隔件的外部边缘之间的距离。
在一个实施例中，所述牺牲间隔件与所述侧壁间隔件的材料不同。
在一个实施例中，所述牺牲间隔件是硅氮化物或硅氧化物。
在一个实施例中，所述去除所述牺牲间隔件的步骤包括：通过各向同性的湿法刻蚀或者等离子体剥离工艺来去除所述牺牲间隔件。
在一个实施例中，所述对所述凹槽进行各向同性湿法刻蚀的步骤包括：采用HF和HNO3的混合溶液或者氨水对所述凹槽进行湿法刻蚀。
在一个实施例中，所述对所述凹槽进行晶向选择性的湿法刻蚀的步骤包括：采用四甲基氢氧化铵(TMAH)对所述凹槽进行湿法刻蚀。
在一个实施例中，所述晶向选择性的湿法刻蚀沿(100)晶面比沿(111)晶面的刻蚀速率快。
在一个实施例中，所述晶向选择性的湿法刻蚀沿(111)晶面基本上刻蚀不动。
在一个实施例中，在所述衬底上形成的栅极为多晶硅栅。
在一个实施例中，所述方法还包括在形成牺牲间隔件之前在所述衬底中进行离子注入以形成源区和漏区。
在一个实施例中，所述方法还包括在对所述凹槽进行晶向选择性的湿法刻蚀之后在所述衬底中进行离子注入以形成源区和漏区。
在一个实施例中，在对所述凹槽进行晶向选择性的湿法刻蚀之前，所述凹槽的深度约为300埃至500埃。
本公开实施例的方法通过形成牺牲间隔件并利用湿法刻蚀去除了被干法刻蚀损伤的有晶格缺陷的衬底部分，从而能够获得良好的外延生长性能。
附图说明
在阅读了以下具体描述并参考附图的情况下，本发明的其它方面将变得显而易见。各附图中相同的附图标记将指代相同的部件或步骤。附图中：
图1A至1D示出了现有技术的在PMOS器件中形成∑形SiGe的方法。其中，图1A示出了在衬底上形成的栅极和位于栅极两侧侧壁上的侧壁间隔件；图1B示出了通过干法刻蚀在相邻栅极之间的衬底中形成的大体矩形的凹槽；图1C示出了对形成的矩形凹槽进行晶向选择性的湿法刻蚀，从而将该矩形凹槽扩展为∑形状；图1D示出了在所形成的∑形凹槽中外延生长SiGe，从而形成SiGe的源区和漏区。
图1E示出了图1A至1D中描述的现有技术方法的缺陷。
图2是示意性地示出了根据本公开实施例的在PMOS器件中形成∑形SiGe的方法的流程图。
图3A至3F是示意性地示出在图2中的形成∑形SiGe的方法中的各步骤的截面图。其中，图3A示出了在衬底上形成的栅极、覆盖在栅极上的顶部掩模层以及位于栅极两侧侧壁上的侧壁间隔件；图3B示出了在侧壁间隔件上形成牺牲间隔件；图3C示出了以顶部掩模层和牺牲间隔件为掩模通过干法刻蚀在相邻牺牲间隔件之间的衬底中形成大体矩形的凹槽；图3D示出了通过各向同性湿法刻蚀扩展该大体矩形凹槽的宽度；图3E示出了去除牺牲间隔件；以及图3F示出了对大体矩形凹槽进行晶向选择性的湿法刻蚀，从而将该凹槽扩展为∑形状。
具体实施方式
下面参照附图详细描述本发明的示例性实施例。应注意，以下的描述在本质上仅是解释性的。除非另外特别说明，否则，在实施例中阐述的部件和步骤并不限制本发明的范围。另外，对本领域技术人员已知的技术、方法和装置可能没有进行详细讨论，但在适当的情况下意在成为说明书的一部分。
在本公开的实施例中，分三个阶段来在衬底中形成∑形凹槽：首先，形成位于栅极的侧壁间隔件外侧侧壁上的牺牲层，并以该牺牲层作为掩模进行干法刻蚀，从而在相邻的牺牲层之间的衬底中形成第一宽度的大体矩形凹槽；然后，利用各向同性的湿法刻蚀来去除被干法刻蚀损伤的Si衬底部分，从而将凹槽扩展为具有第二宽度；最后，去除牺牲层并利用晶向选择性的湿法刻蚀，将凹槽的内壁形成为具有∑形状。
本公开实施例的方法通过形成牺牲间隔件并利用湿法刻蚀去除了被干法刻蚀损伤的有晶格缺陷的Si衬底部分，从而能够获得良好的SiGe外延生长性能。
图2示意性地示出了根据本公开实施例的在PMOS器件中形成∑形SiGe的方法的流程图。图3A至3F是示意性地示出在图2中的形成∑形SiGe的方法中的各步骤的截面图。下面将参照图2和图3A至3F来详细描述本公开的实施例。
首先，在图2的步骤S210中，提供衬底并在衬底300上形成栅极301，在栅极301顶部形成有顶部掩模层302，并且在栅极两侧侧壁上形成有侧壁间隔件303(参见图3A)。衬底例如可以由硅制成。这里的栅极例如可以是多晶硅栅。顶部掩模层302和侧壁间隔件303用于在随后的干法刻蚀、湿法刻蚀以及源区/漏区离子注入工艺中保护栅极301。顶部掩模层302例如可以是硅氮化物。侧壁间隔件303例如可以是硅氮化物或者硅氧化物。栅极301，顶部掩模层302以及侧壁间隔件303的形成可以利用本领域技术人员公知的工艺实现，在此不再赘述。
接下来，在图2的步骤S220中，形成位于侧壁间隔件外侧侧壁上的牺牲间隔件304，如图3B所示。牺牲间隔件304例如可以是硅氧化物或者硅氮化物，但是与侧壁间隔件303的材料不同，以便于后续从侧壁间隔件去除。牺牲间隔件304的厚度例如是约20埃至100埃。
在一个实施例中，可以通过沉积处理来形成牺牲间隔件304。具体地，在侧壁间隔件303的外侧侧壁上以及在衬底300位于相邻侧壁间隔件303之间的表面上沉积牺牲间隔材料。这里，可以采用本领域公知的沉积工艺来进行上述处理，例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)以及热沉积。在期望获得较薄的牺牲间隔件304的情况下，优选地采用原子层沉积处理。
然后通过干法刻蚀去除沉积在上述衬底表面上的牺牲间隔材料。最终，获得仅位于侧壁间隔件303的外侧侧壁上的牺牲间隔件304。这里的干法刻蚀例如是标准的高刻蚀选择比的干法刻蚀处理。在一个示例中，假设牺牲间隔件为二氧化硅，可以采用一定配比的CF气体(例如，CH3F，C4F8，或C4F6等)与O2作为主要反应气体进行干法刻蚀。
接下来，在图2的步骤S230中，以顶部掩模层302和牺牲间隔件304为掩模，对衬底300进行干法刻蚀，以在相邻的牺牲间隔件304之间的衬底中形成凹槽305。如图3C所示，凹槽305是截面由A’、B’、C’和D’四个顶点限定的大体矩形形状，其宽度标记为W1、深度标记为H1。凹槽305的宽度W1基本上等于相邻的牺牲间隔件的外部边缘之间的距离。这里的干法刻蚀例如可以采用HBr或者Cl2作为主要反应气体。
然后，在图2的步骤S240中，进行各向同性湿法刻蚀，以将凹槽305扩展为具有宽度W2、深度H2，如图3D所示。这里凹槽305的宽度W2基本上等于相邻的侧壁间隔件的外部边缘之间的距离。即，宽度W2与W1之差约为牺牲间隔件底部厚度的两倍。凹槽305的深度H2例如可以是大约300埃至大约500埃。这里的各向同性湿法刻蚀例如可以采用HF和HNO3的混合溶液或者氨水进行。
如前所述，由于在步骤S230的干法刻蚀处理中等离子体的连续轰击，使得凹槽305的边缘，尤其是顶点C’和D’，通常会受到损伤，例如出现晶格失配等缺陷。在本实施例中，通过步骤S240中的各向同性湿法刻蚀处理去除了可能受损伤的凹槽305的边缘(包括顶点C’和D’)，暴露出没有缺陷或者缺陷较少的表面，由此克服了现有技术中由于衬底中的缺陷部分导致难以外延生长SiGe籽层的问题。
接着，在图2的步骤S250中，去除牺牲间隔件304，如图3E所示。在一个实施例中，可以通过各向同性湿法刻蚀或者等离子体剥离工艺来实现对牺牲间隔件304的去除。例如，在牺牲间隔件304为二氧化硅的情况下可以采用HF酸溶液进行刻蚀。
最后，在图2的步骤S260中，对凹槽305进行晶向选择性的湿法刻蚀，以将凹槽305的内壁形成为具有∑形状，如图3F所示。在一个实施例中，可以采用沿(100)晶面比沿(111)晶面刻蚀速率快的晶向选择性的湿法刻蚀处理。例如，可以采用质量浓度为10％至25％的四甲基氢氧化铵(TMAH)在温度70℃至90℃下进行刻蚀。在这种情况下，沿(111)晶面基本上刻蚀不动。
需要注意的是，尽管在本公开的上述实施例中记载的是，在进行各向同性湿法刻蚀以将凹槽305扩展为具有宽度W2之后再去除牺牲间隔件304，但是在其他实施例中，去除牺牲间隔件304的步骤可以在对凹槽305进行各向同性湿法刻蚀以扩展其宽度之前进行，或者可以在对凹槽305进行晶向选择性的湿法刻蚀以形成∑形状之后进行。也就是说，图2中的步骤S250也可以在步骤S240之前进行或者在步骤S260之后进行。
需要注意的是，可以在形成牺牲间隔件(即，图2中的步骤S220)之前或者在对凹槽进行晶向选择性的湿法刻蚀(即，图2中的步骤S260)之后，在衬底中进行离子注入以形成源区和漏区。
本公开实施例的方法利用湿法刻蚀去除了被干法刻蚀损伤的有晶格缺陷的衬底部分，从而能够获得良好的SiGe外延生长性能。
需要注意的是，eSiGe结构作为源区和漏区一般只是用于PMOS晶体管。因此，对于同时包括PMOS晶体管和NMOS晶体管的半导体器件，在为PMOS晶体管形成∑形状的过程中，需要用掩模等覆盖住NMOS晶体管部分。
尽管已经参考特定实施例对本发明进行了描述，但是应当理解，实施例是例示性的，而且本发明的范围不受限于此。对所述实施例的任何变化、修改、添加和改进都是可能的。这些变化、修改、添加和改进落入如以下权利要求中详述的本发明的范围内。

Claims (16)

1.一种制造半导体器件的方法，包括以下步骤：
在衬底上形成栅极，栅极上形成有顶部掩模层；
形成位于所述栅极两侧侧壁上的侧壁间隔件；
形成位于所述侧壁间隔件外侧侧壁上的牺牲间隔件；
以所述顶部掩模层和所述牺牲间隔件为掩模，对所述衬底进行干法刻蚀，以在相邻的牺牲间隔件之间的衬底中形成具有第一宽度和第一深度的凹槽；
对所述凹槽进行各向同性湿法刻蚀，以将所述凹槽扩展为具有第二宽度和第二深度，从而去除被所述干法刻蚀损伤的有晶格缺陷的衬底部分，其中，所述凹槽的第二宽度基本上等于相邻的侧壁间隔件的外部边缘之间的距离；
去除所述牺牲间隔件；以及
对扩展为具有第二宽度和第二深度的所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的内壁形成为具有∑形状。
2.如权利要求1所述的方法，其中，所述形成位于所述侧壁间隔件外侧侧壁上的牺牲间隔件的步骤包括：
在所述侧壁间隔件外侧侧壁以及所述衬底的表面上沉积牺牲间隔材料；和
通过干法刻蚀去除沉积在所述衬底的表面上的牺牲间隔材料，从而形成位于所述侧壁间隔件外侧侧壁上的牺牲间隔件。
3.如权利要求2所述的方法，其中，所述沉积包括原子层沉积(ALD)。
4.如权利要求1所述的方法，其中，所述牺牲间隔件与所述侧壁间隔件的材料不同。
5.如权利要求4所述的方法，其中，所述牺牲间隔件是硅氮化物或者硅氧化物。
6.如权利要求1所述的方法，其中，所述去除所述牺牲间隔件的步骤包括：通过各向同性的湿法刻蚀或者等离子体剥离工艺来去除所述牺牲间隔件。
7.如权利要求1所述的方法，其中，所述对所述凹槽进行各向同性湿法刻蚀的步骤包括：采用HF、HNO3或者氨水对所述凹槽进行湿法刻蚀。
8.如权利要求1所述的方法，其中，所述对所述凹槽进行晶向选择性的湿法刻蚀的步骤包括：采用四甲基氢氧化铵(TMAH)对所述凹槽进行湿法刻蚀。
9.如权利要求1或8所述的方法，其中，所述晶向选择性的湿法刻蚀沿(100)晶面比沿(111)晶面的刻蚀速率快。
10.如权利要求9所述的方法，其中，所述晶向选择性的湿法刻蚀沿(111)晶面基本上刻蚀不动。
11.如权利要求1所述的方法，其中，在所述衬底上形成的栅极为多晶硅栅。
12.如权利要求1所述的方法，还包括：在进行晶向选择性的湿法刻蚀将凹槽形成为∑形状之后，在该∑形状的凹槽内外延生长SiGe。
13.如权利要求1所述的方法，还包括在形成牺牲间隔件之前在所述衬底中进行离子注入以形成源区和漏区。
14.如权利要求12所述的方法，还包括在∑形状的凹槽内外延生长SiGe之后在所述衬底中进行离子注入以形成源区和漏区。
15.如权利要求1所述的方法，其中，在对所述凹槽进行晶向选择性的湿法刻蚀之前，所述凹槽的所述第二深度约为300埃至500埃。
16.如权利要求1所述的方法，还包括在对所述衬底进行干法刻蚀以形成具有第一宽度和第一深度的凹槽之前，在要形成NMOS器件的区域上方形成掩模，而暴露要形成PMOS器件的区域。
CN201110147455.2A 2011-06-02 2011-06-02 半导体器件的制造方法 Active CN102810482B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110147455.2A CN102810482B (zh) 2011-06-02 2011-06-02 半导体器件的制造方法
US13/293,052 US8450167B2 (en) 2011-06-02 2011-11-09 Method of fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110147455.2A CN102810482B (zh) 2011-06-02 2011-06-02 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102810482A CN102810482A (zh) 2012-12-05
CN102810482B true CN102810482B (zh) 2015-05-13

Family

ID=47234162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110147455.2A Active CN102810482B (zh) 2011-06-02 2011-06-02 半导体器件的制造方法

Country Status (2)

Country Link
US (1) US8450167B2 (zh)
CN (1) CN102810482B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063772B4 (de) * 2010-12-21 2016-02-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum Einbetten einer sigma-förmigen Halbleiterlegierung in Transistoren durch Anwenden einer gleichmäßigen Oxidschicht vor dem Ätzen der Aussparungen
CN103871967A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN103903984B (zh) * 2012-12-24 2017-06-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103972092B (zh) * 2013-01-30 2016-08-10 中芯国际集成电路制造(上海)有限公司 晶体管的制作方法和确定栅极周围侧墙厚度的方法
CN104143512B (zh) * 2013-05-09 2017-02-22 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的制作方法
CN104183491B (zh) * 2013-05-21 2018-05-01 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9412842B2 (en) * 2013-07-03 2016-08-09 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US9627480B2 (en) * 2014-06-26 2017-04-18 Globalfoundries Inc. Junction butting structure using nonuniform trench shape
CN105529266A (zh) * 2014-10-21 2016-04-27 上海华力微电子有限公司 嵌入式锗硅外延位错缺陷的改善方法
US20170141228A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof
CN107910259B (zh) * 2017-11-08 2021-03-12 上海华力微电子有限公司 一种制备西格玛凹槽的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154571A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的形成方法
CN101378021A (zh) * 2007-08-29 2009-03-04 联华电子股份有限公司 半导体元件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
US7691752B2 (en) * 2007-03-30 2010-04-06 Intel Corporation Methods of forming improved EPI fill on narrow isolation bounded source/drain regions and structures formed thereby
JP2009152394A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 半導体装置及びその製造方法
CN101593702B (zh) * 2008-05-30 2010-12-22 中芯国际集成电路制造(北京)有限公司 应变金属氧化物半导体器件的制造方法
JP5315889B2 (ja) * 2008-09-22 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011054740A (ja) * 2009-09-01 2011-03-17 Toshiba Corp 半導体装置及びその製造方法
US8455859B2 (en) * 2009-10-01 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device
US7994062B2 (en) * 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
US8236659B2 (en) * 2010-06-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain feature profile for improving device performance and method of manufacturing same
KR101703096B1 (ko) * 2010-09-02 2017-02-07 삼성전자 주식회사 반도체 장치의 제조방법
KR101811796B1 (ko) * 2010-10-06 2018-01-25 삼성전자주식회사 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP2012089784A (ja) * 2010-10-22 2012-05-10 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8334185B2 (en) * 2011-04-19 2012-12-18 Globalfoundries Inc. Early embedded silicon germanium with insitu boron doping and oxide/nitride proximity spacer
CN102881592B (zh) * 2011-07-15 2015-08-26 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154571A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的形成方法
CN101378021A (zh) * 2007-08-29 2009-03-04 联华电子股份有限公司 半导体元件及其制造方法

Also Published As

Publication number Publication date
US20120309152A1 (en) 2012-12-06
CN102810482A (zh) 2012-12-05
US8450167B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
CN102810482B (zh) 半导体器件的制造方法
CN102810481B (zh) 半导体器件的制造方法
CN102881592B (zh) 半导体器件的制造方法
CN102810480B (zh) 半导体器件的制造方法
US7998821B2 (en) Method of manufacturing complementary metal oxide semiconductor transistor
US20140134814A1 (en) Methods of manufacturing integrated circuits having finfet structures with epitaxially formed source/drain regions
US7470629B2 (en) Structure and method to fabricate finfet devices
CN102881591B (zh) 半导体器件的制造方法
CN103854989A (zh) 具有相同鳍型场效晶体管栅极高度的结构及其形成方法
CN105097533A (zh) 半导体结构的形成方法
CN107785421A (zh) 半导体器件的形成方法
CN105551958A (zh) 晶体管的形成方法
CN102931084A (zh) 半导体器件的制造方法
CN103681501A (zh) 一种半导体器件的制造方法
US9117925B2 (en) Epitaxial process
US20130089962A1 (en) Semiconductor process
US9006058B1 (en) Method for fabricating semiconductor device
CN104716042B (zh) 一种半导体器件的制造方法
CN102194684B (zh) 栅极介质层制造方法
CN113113360B (zh) 半导体器件及其形成方法
CN102956486B (zh) 半导体器件结构及其制作方法
CN106449762A (zh) 用于finfet间隔物成型的集成工艺
CN116959988A (zh) 半导体器件及其制作方法
CN103077959B (zh) 应变硅通道半导体结构及其制作方法
CN103545255B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant