CN103681501A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103681501A CN103681501A CN201210337347.6A CN201210337347A CN103681501A CN 103681501 A CN103681501 A CN 103681501A CN 201210337347 A CN201210337347 A CN 201210337347A CN 103681501 A CN103681501 A CN 103681501A
- Authority
- CN
- China
- Prior art keywords
- grid
- shielding layer
- germanium silicon
- hard mask
- nmos area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 142
- 238000005530 etching Methods 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000059 patterning Methods 0.000 claims description 26
- 238000005516 engineering process Methods 0.000 claims description 25
- 238000001039 wet etching Methods 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 4
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 11
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 abstract 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract 2
- 150000004706 metal oxides Chemical class 0.000 abstract 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 abstract 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 abstract 1
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 107
- 238000009826 distribution Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 238000005303 weighing Methods 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000001936 parietal effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：在锗硅层形成工艺之后，对NMOS区的锗硅遮蔽层和栅极硬掩膜的进行刻蚀处理，使锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度趋于一致的工艺步骤。本发明解决了去除工艺前锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度不均衡问题，可以在不需要很大的过刻工艺量的情况下实现锗硅遮蔽层和栅极硬掩膜的良好去除，避免了NMOS尤其是大的NMOS的顶部氮化硅残留及其造成的NMOS顶部无法生长硅化镍的问题,以及PMOS的栅极顶端侧翼缺陷和AA区缺陷等器件不良，提高了产品良率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，对于45nm节点以下的先进的多晶硅/氮氧化硅技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS，锗硅技术可以通过给沟道施加压应力来提高载流子迁移率。现有技术中，一般通过干刻结合湿刻的方式来形成用于沉积锗硅的PMOS的凹槽（可以为sigma型或U型等）。在干刻形成凹槽的过程中，锗硅遮蔽层（即SiGe block film）位于PMOS区域的部分（即PMOS区的锗硅遮蔽层，或PMOS区的临时间隙壁）会同时被刻蚀掉一部分，而位于NMOS区域的部分（即NMOS区的锗硅遮蔽层）则由于光刻胶的保护而不会被刻蚀，这就造成了锗硅遮蔽层在NMOS区域和PMOS区域的厚度不均衡。
由于锗硅沉积对凹槽表面的杂质（比如氧化物）非常敏感，因此，通常将光刻胶剥离、湿法刻蚀（一般用于改善凹槽形状）和锗硅工艺预清洗等湿刻工艺的总的工艺量设置得非常大以减少杂质。在现有技术中，由于前述的湿刻工艺均可以刻蚀掉氧化物，因此在锗硅技术尤其前锗硅（Early SiGe）技术中，锗硅遮蔽层一般采用氮化硅（SiN）薄膜而非氧化物。而为了改善湿刻后锗硅在PMOS顶端的非正常沉积现象，氮化硅薄膜也往往被用作栅极硬掩膜。并且，在干刻形成凹槽的过程中，栅极的硬掩模位于PMOS区域的部分（即PMOS区的硬掩膜）也会同时被刻蚀掉一部分，而位于NMOS区域的部分（即NMOS区的栅极硬掩膜）则由于光刻胶的保护而不会被刻蚀。也就是说，干刻也会造成了栅极硬掩膜在NMOS区域和PMOS区域的厚度不均衡。
在现有技术中，由于锗硅遮蔽层和栅极硬掩膜都采用了氮化硅材料，因此，一般在锗硅工艺后通过湿刻的方式一并去除锗硅遮蔽层和栅极硬掩膜。由于在通过湿刻的方式去除锗硅遮蔽层和栅极硬掩膜之前，锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度分布并不均衡，因此，湿刻的过刻工艺量（over etch amount）需要被很好的控制。如果过刻工艺量太少，会造成在NMOS尤其大的（指尺寸大）NMOS的顶部形成氮化硅残留（一般为栅极硬掩膜的一部分），而氮化硅残留物将阻碍后续工艺中硅化镍（NiSi）在栅极顶部的形成（后续工艺一般会在栅极顶部形成硅化镍以实现低电阻接触）；如果过刻工艺量过大，则会对PMOS的栅极顶端侧翼和AA区造成破坏。即，过刻工艺量过大或过小，都将导致器件的不良出现。可见，在去除工艺前锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度分布不均衡问题，是一个亟待解决的问题。
下面以一种传统的半导体器件的制造方法为例，进一步介绍一下现有技术中存在的上述问题。现有技术中的半导体器件的制造方法，一般包括如下步骤：
步骤1：提供半导体衬底100，并在半导体衬底100上形成浅沟槽隔离（STI）101、位于NMOS区的栅极102A和栅极硬掩膜103A、位于PMOS区的栅极102B和栅极硬掩膜103B，如图1A所示。其中，栅极102A和102B的材料为多晶硅，栅极硬掩膜103A和103B的材料为氮化硅。
步骤2：在半导体衬底100上沉积一层锗硅遮蔽层104，该锗硅遮蔽层104包括位于NMOS区域的部分（即NMOS区的锗硅遮蔽层）104A和位于PMOS区域的部分（即PMOS区的锗硅遮蔽层）104B，如图1B所示。其中，锗硅遮蔽层104的材料为氮化硅。
步骤3：在NMOS区的锗硅遮蔽层104A的上方形成一层图案化的光刻胶600，对所述半导体衬底100进行干刻，在PMOS的栅极102B两侧的半导体衬底100上形成用于沉积锗硅的凹槽105，如图1C所示。
在干刻的过程中，PMOS区的栅极硬掩膜103B被刻蚀掉一部分，形成了刻蚀后的栅极硬掩膜103B’；PMOS区的锗硅遮蔽层104B同时被刻蚀掉一部分，在PMOS的栅极102B的两侧形成了临时间隙壁层104B’，如图1C所示。此时，锗硅遮蔽层在NMOS区域的部分104A和在PMOS区域的部分104B′的厚度出现了差异，NMOS区的栅极硬掩膜103A和PMOS区的栅极硬掩膜103B′的厚度也出现了差异。即，锗硅遮蔽层和硬掩模在NMOS和PMOS区域的分布出现了不均衡。
步骤4：进行湿刻以形成Sigma型的凹槽105’，然后进行锗硅的沉积工艺在凹槽105’中形成锗硅层106，如图1D所示。其中，在进行湿刻（一般采用TMAH）的过程中，PMOS的临时间隙壁104B’和硬掩模103B’均被进一步刻蚀，形成了进一步刻蚀后的临时间隙壁104B”和硬掩模103B”，如图1D所示。
此时，锗硅遮蔽层在NMOS区域的部分104A′和在PMOS区域的部分104B″的厚度差异进一步加剧，NMOS区的硬掩模103A和PMOS区的栅极硬掩膜103A″的厚度差异也进一步加剧，如图1D所示。即，锗硅遮蔽层和硬掩模在NMOS和PMOS区域的厚度不均衡进一步加剧。
步骤5：进行干法刻蚀以去除NMOS区的锗硅遮蔽层104A’、PMOS区的锗硅遮蔽层104B”、NMOS区的栅极硬掩膜103和PMOS区的栅极硬掩膜103B”。
由于NMOS区的锗硅遮蔽层104A′的厚度大于PMOS区的锗硅遮蔽层104B″，栅极硬掩膜103A的厚度大于栅极硬掩膜103B″，因此，必须进行过刻（相对PMOS区的锗硅遮蔽层104B″及栅极硬掩膜103B″而言）以完全去除NMOS区的锗硅遮蔽层104A′和栅极硬掩膜103A。
如果过刻的工艺量太少，则会造成在NMOS尤其大的NMOS的顶部形成氮化硅残留物107，如图1E所示。氮化硅残留物107将阻碍后续工艺中硅化镍（NiSi）在栅极顶部的形成。在多晶硅/氮氧化硅技术（Poly/SiON）技术中，NMOS和PMOS均必须生长NiSi以减小接触电阻；现有技术，对于NMOS，尤其是NMOS中的大块（尺寸大的）NMOS,工艺风险很大。
如果过刻的工艺量过大，则会对PMOS的栅极顶端侧翼和AA区造成破坏，形成AA区缺陷108和栅极顶端侧翼缺陷109，如图1F所示。
由此可见，过刻工艺量过大或过小，都将会导致器件的不良出现。因此，在去除工艺前锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度不均衡问题，是一个亟待解决的技术问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
步骤S101：提供半导体衬底，所述半导体衬底包括位于NMOS区的栅极和栅极硬掩膜以及位于PMOS区的栅极和栅极硬掩膜；
步骤S102：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层包括NMOS区的锗硅遮蔽层和PMOS区的锗硅遮蔽层；
步骤S103：在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶，以所述光刻胶为掩膜对所述PMOS区的锗硅遮蔽层进行刻蚀以在所述PMOS区的栅极的两侧形成临时间隙壁；
步骤S104：刻蚀所述半导体衬底以在所述PMOS区的栅极的两侧形成凹槽；
步骤S105：剥离所述光刻胶，并对所述半导体衬底进行湿刻处理；
步骤S106：在所述凹槽中形成锗硅层；
步骤S107：对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理，以在所述NMOS区的栅极的两侧形成临时间隙壁；所述NMOS区的临时间隙壁和栅极硬掩膜与所述PMOS区的临时间隙壁和栅极硬掩膜的厚度分别一致；
步骤S108：去除所述NMOS区的临时间隙壁和栅极硬掩膜以及所述PMOS区的临时间隙壁和栅极硬掩膜。
进一步的，所述NMOS区的栅极硬掩膜、所述PMOS区的栅极硬掩膜、所述锗硅遮蔽层的材料均为氮化硅。
其中，在所述步骤S102中，所述形成锗硅遮蔽层的方法为：在所述半导体衬底上形成一层氮化硅薄膜。
其中，形成所述氮化硅薄膜的方法包括：热成型法、化学气相沉积法或原子层沉积法。
其中，在所述步骤S103中，在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶的方法为：在所述半导体衬底上涂覆一层光刻胶薄膜，利用掩膜板进行曝光、显影后，在所述NMOS区的锗硅遮蔽层的上方形成一层图案化的光刻胶。
其中，在所述步骤S106中，形成锗硅层的方法为外延生长工艺。
优选的，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
进一步的，所述步骤S107包括：
在所述PMOS区的锗硅遮蔽层上方形成图案化的另一光刻胶；
利用所述另一光刻胶为掩模，对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理。
进一步的，所述步骤S107中，在所述PMOS区的锗硅遮蔽层的上方形成图案化的另一光刻胶的方法为：在所述半导体衬底上涂覆一层光刻胶薄膜，利用另一掩膜板进行曝光、显影后，在所述PMOS区的锗硅遮蔽层的上方形成一层图案化的另一光刻胶。
优选的，所述步骤S107中，进行曝光的方法为：采用氟化铬进行曝光或采用氟化氩进行曝光。
优选的，在所述步骤S107中形成的图案化的所述另一光刻胶，与在所述步骤S103中形成的所述光刻胶，在所述半导体衬底上的位置存在交叠。
优选的，所述光刻胶与所述另一光刻胶在所述半导体衬底上的交叠区域的宽度为20-35nm。
其中，在所述步骤S107中对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理的方法为干法刻蚀。
其中，在所述步骤S108中，去除所述的NMOS区的临时间隙壁和栅极硬掩膜以及所述PMOS区的临时间隙壁和栅极硬掩膜的方法为湿法刻蚀。
优选的，在所述步骤S108中，所述湿法刻蚀使用的刻蚀液为磷酸。
其中，所述NMOS区的栅极和所述PMOS区的栅极的材料均为多晶硅。
进一步的，所述方法还包括在步骤S108之后，在所述栅极两侧形成偏移侧壁以及形成LDD的步骤。
本发明通过在锗硅层形成工艺之后增加额外的对NMOS区的锗硅遮蔽层和栅极硬掩膜的进行刻蚀处理的工艺，使锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度趋于一致，解决了去除工艺前锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度不均衡问题，可以在不需要很大的过刻工艺量的情况下实现锗硅遮蔽层和栅极硬掩膜的去除，避免了NMOS的顶部氮化硅残留以及PMOS的栅极顶端侧翼缺陷和AA区缺陷等器件不良，提高了产品良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为现有技术中半导体器件的制造方法各步骤的示意性剖面图；
图2A-图2G为本发明提出的半导体器件的制造方法各步骤的示意性剖面图；
图3为本发明提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-图2G和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。该方法用于在高k金属栅极技术中，形成良好的锗硅图案并能够控制氧扩散。
参照图2A-图2G，其中示出了本发明提出的半导体器件的制造方法的各步骤的示意性剖面图。
步骤S201：提供半导体衬底。
该半导体衬底200包含NMOS区域和PMOS区域，且在半导体衬底上形成有位于NMOS区的栅极202A和栅极硬掩膜203A、位于PMOS区的栅极202B和栅极硬掩膜203B，如图2A所示。其中，NMOS区的栅极202A和PMOS区的栅极202B可以统称为栅极，它们的材料为多晶硅，NMOS区的栅极硬掩膜203A和PMOS区的栅极硬掩模203B统称为栅极硬掩膜，它们的材料优选为氮化硅。
作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构201（如图2A所示），所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
步骤S202：在半导体衬底上形成一层锗硅遮蔽层。
在半导体衬底200上形成一层锗硅遮蔽层204，该锗硅遮蔽层包括NMOS区的锗硅遮蔽层（即锗硅遮蔽层位于NMOS区域的部分）204A和PMOS区的锗硅遮蔽层（即锗硅遮蔽层位于PMOS区域的部分）204B，如图2B所示。其中，锗硅遮蔽层204可以为氮化硅（SiN）薄膜，也可以为氮化硅薄膜和氧化物薄膜组成的复合膜。本实施例优选采用氮化硅薄膜，以使锗硅遮蔽层204的材料与栅极硬掩膜203A和203B的材料相同（均为氮化硅），便于后续工艺将它们一并去除。
步骤S203：在NMOS区的锗硅遮蔽层上方形成一层图案化的光刻胶，对锗硅遮蔽层进行干法刻蚀形成PMOS的临时间隙壁。
具体地，步骤S203包括：
首先，在半导体衬底上涂覆一层光刻胶薄膜，然后利用掩膜板进行曝光、显影后，在NMOS区的锗硅遮蔽层204A的上方形成一层图案化的光刻胶800A，如图2C所示。该图案化的光刻胶800A用于保护锗硅遮蔽层位于NMOS区域的部分204A。其中，对光刻胶薄膜进行曝光的方法可以为采用氟化铬（KrF）或氟化氩（ArF）进行曝光。
然后，对PMOS区的锗硅遮蔽层（即锗硅遮蔽层位于PMOS区域的部分）204B进行干法刻蚀，刻蚀掉PMOS区的锗硅遮蔽层204B的位于PMOS区的栅极硬掩膜203B上方的部分和栅极202B之间的部分，形成临时间隙壁204’，如图2C所示。
步骤S204：在PMOS区域的栅极两侧形成凹槽
进行干法刻蚀，在半导体衬底200上PMOS区的栅极202B的两侧刻蚀出用于沉积锗硅层的凹槽205，如图2C所示。
在步骤S204中，在进行干法刻蚀以形成凹槽205的过程中，栅极硬掩膜203B会在一定程度上被刻蚀，形成刻蚀后的栅极硬掩膜203B’，如图2C所示。
经过前述步骤S203和S204，锗硅遮蔽层在NMOS区域的部分204A和在PMOS区域的部分204B’（即临时间隙壁204B’）的厚度出现了差异，NMOS区的栅极硬掩膜203A和PMOS区的栅极硬掩膜203B’的厚度也出现了差异。即，锗硅遮蔽层204和硬掩模在NMOS和PMOS区域的分布出现了厚度不均衡的现象，如图2C所示。
步骤S205：剥离NMOS区域的光刻胶，并进行湿刻处理。
剥离NMOS区的光刻胶800A，然后进行湿法刻蚀（如使用TMAH等进行湿刻）。通过湿刻可以改善凹槽205的形状，比如把前述步骤刻蚀形成的类似碗状的凹槽205刻蚀成类似正六边形的形状205’，以便于后续的锗硅工艺的锗硅的沉积，如图2D所示。
在本步骤中，在湿刻过程中，PMOS区的临时侧壁204B’（即PMOS区的锗硅遮蔽层）和栅极硬掩膜203B’将进一步被刻蚀，形成被进一步刻蚀后的临时侧壁（即PMOS区的锗硅遮蔽层）204B”和栅极硬掩膜203B″,而锗硅遮蔽层位于NMOS区域的部分204A也会在一定程度上被刻蚀，形成NMOS区域的锗硅遮蔽层204A’,形成的图形如图2D所示。
经过本步骤，锗硅遮蔽层和栅极硬掩膜在NMOS和PMOS区域的厚度不均衡现象被进一步加剧，如图2D所示。
步骤S206：在凹槽中形成锗硅层。
在凹槽205’中形成锗硅层206，如图2D所示。形成锗硅层206的方法可以采用外延生长工艺。所述外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。
步骤S207：对NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理，以在所述NMOS区的栅极的两侧形成临时间隙壁；所述NMOS区的临时间隙壁和栅极硬掩膜与PMOS区的临时间隙壁和栅极硬掩膜的厚度分别一致。其中，进行刻蚀处理的方法优选为干法刻蚀。
其中，NMOS区的临时间隙壁（即NMOS区的锗硅遮蔽层）和栅极硬掩膜与PMOS区的临时间隙壁（即PMOS区的锗硅遮蔽层）和栅极硬掩膜的厚度分别一致，是指NMOS区的临时间隙壁与PMOS区的临时间隙壁厚度一致，NMOS区的栅极硬掩膜与PMOS区的栅极硬掩膜厚度一致。即，锗硅遮蔽层在NMOS区域和PMOS区域的厚度分布均衡，栅极硬掩膜在NMOS区和PMOS区的厚度分布均衡。
具体地，步骤S207可包括如下步骤：
首先，在PMOS区的锗硅遮蔽层204B”（即锗硅层位于PMOS区域的部分）的上方形成一层图案化的另一光刻胶800B，如图2E所示。
具体地，形成图案化的另一光刻胶800B的方法为：在半导体衬底上涂覆一层光刻胶薄膜，然后利用掩膜板进行曝光、显影后，在锗硅遮蔽层位于PMOS区域的部分之上形成一层图案化的另一光刻胶800B。该图案化的光刻胶800B用于保护PMOS区的锗硅遮蔽层204B”。其中，对光刻胶薄膜进行曝光的方法可以为采用氟化铬（KrF）或氟化氩（ArF）进行曝光。该步骤所使用的掩膜板与前述步骤形成图案化的光刻胶800A所使用的掩膜板的色调（tone）相反。
优选地，使图案化的光刻胶800B与前述步骤S203中形成的图案化的光刻胶800A在半导体衬底200上的位置存在交叠（over lap），以避免半导体衬底200的相应位置（比如AA区）被重复刻蚀。进一步优选地，可将光刻胶800B与光刻胶800A在半导体衬底200上的交叠区域的宽度设置为20-35nm。
然后，利用光刻胶800B为掩模，对NMOS区的锗硅遮蔽层204A’和栅极硬掩膜203A进行刻蚀处理，在所述NMOS区的栅极的两侧形成临时间隙壁204A″，使所述NMOS区的临时间隙壁204A″与PMOS区的临时间隙壁204B″厚度一致，所述NMOS区的栅极硬掩膜203A″与PMOS区的栅极硬掩膜203B″厚度一致，如图2F所示。其中，所述刻蚀处理可采用干刻的方式。具体而言，干刻的刻蚀条件可以与传统工艺一致，比如使用CF4、CHF3、O2和Ar作为刻蚀气体，设定它们流速依次为0-30sccm、0-20sccm、8-20sccm和30-100sccm，压力为0-10mtor，偏压为100-300V。并且，CH2F2,CO2,CO等气体也可以被采用。再比如：使用CH3F、He和O2作为刻蚀气体，设定它们流速依次为100-300sccm、100-300sccm和100-200sccm，压力位20-60mtor，偏压为150-200V。对于具体刻蚀工艺条件，在此并不做限定。
经过本步骤，实现了锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度均衡分布。
本领域的技术人员可以理解，本步骤S207可以应用于“前锗硅（Early SiGe）”、“中锗硅（Middle SiGe）”、“前锗硅（Late SiGe）”等工艺技术中。
步骤S208：去除NMOS区的临时间隙壁和栅极硬掩膜以及PMOS区的临时间隙壁和栅极硬掩膜。
利用湿法刻蚀，采用磷酸（H3PO4）或其他合适的刻蚀液，对半导体衬底200进行处理，一并去除位于NMOS区的临时间隙壁204A″、PMOS区的临时间隙壁204B″、NMOS区的栅极硬掩膜203A″以及PMOS区的栅极硬掩膜203B″。刻蚀后形成的图形，如图2G所示。
由于步骤S207将NMOS区的锗硅遮蔽层和栅极硬掩膜去除了一部分，实现了锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度均衡分布，因此，本步骤中，在湿法刻蚀时具有足够大的工艺窗口（process window），可以很好地去除锗硅遮蔽层（临时间隙壁）和栅极硬掩膜，而不会造成NMOS顶部氮化硅残留尤其是大的NMOS的顶部氮化硅残留以及PMOS栅极顶端侧翼缺陷和AA区缺陷等器件不良。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺（比如形成偏移侧壁、形成LDD、形成主间隙壁、形成源漏极、形成金属硅化物、形成接触孔刻蚀阻挡层和层间介电层、形成金属栅极、形成接触孔和金属层等）完成整个半导体器件的制作，所述后续工艺与传统的半导体器件的制造方法完全相同，此处不再赘述。
本发明实施例的半导体器件的制造方法，通过增加额外的对NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理的步骤，使锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度趋于一致，解决了去除工艺前锗硅遮蔽层和栅极硬掩膜在NMOS区域和PMOS区域的厚度分布不均衡问题，可以在不需要很大的过刻工艺量的情况下实现锗硅遮蔽层和栅极硬掩膜的良好去除，避免了NMOS顶部氮化硅残留以及PMOS栅极顶端侧翼缺陷和AA区缺陷等器件不良。
参照图3，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。
在步骤S101中，提供一个半导体衬底，所述半导体衬底包括位于NMOS区的栅极和栅极硬掩膜以及位于PMOS区的栅极和栅极硬掩膜；
在步骤S102中，在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层包括NMOS区的锗硅遮蔽层和PMOS区的锗硅遮蔽层；
在步骤S103中，在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶，以所述光刻胶为掩膜对所述PMOS区的锗硅遮蔽层进行刻蚀以在所述PMOS区的栅极的两侧形成临时间隙壁；
在步骤S104中，刻蚀所述半导体衬底以在所述PMOS区的栅极的两侧形成凹槽；
在步骤S105中，剥离所述光刻胶，并对所述半导体衬底进行湿刻处理；
在步骤S106中，在所述凹槽中形成锗硅层；
在步骤S107中，对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理，以在所述NMOS区的栅极的两侧形成临时间隙壁；所述NMOS区的临时间隙壁和栅极硬掩膜与所述PMOS区的临时间隙壁和栅极硬掩膜的厚度分别一致；
在步骤S108中，去除所述NMOS区的临时间隙壁和栅极硬掩膜以及所述PMOS区的临时间隙壁和栅极硬掩膜。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (17)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供半导体衬底，所述半导体衬底包括位于NMOS区的栅极和栅极硬掩膜以及位于PMOS区的栅极和栅极硬掩膜；
步骤S102：在所述半导体衬底上形成锗硅遮蔽层，所述锗硅遮蔽层包括NMOS区的锗硅遮蔽层和PMOS区的锗硅遮蔽层；
步骤S103：在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶，以所述光刻胶为掩膜对所述PMOS区的锗硅遮蔽层进行刻蚀以在所述PMOS区的栅极的两侧形成临时间隙壁；
步骤S104：刻蚀所述半导体衬底以在所述PMOS区的栅极的两侧形成凹槽；
步骤S105：剥离所述光刻胶，并对所述半导体衬底进行湿刻处理；
步骤S106：在所述凹槽中形成锗硅层；
步骤S107：对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理，以在所述NMOS区的栅极的两侧形成临时间隙壁；所述NMOS区的临时间隙壁和栅极硬掩膜与所述PMOS区的临时间隙壁和栅极硬掩膜的厚度分别一致；
步骤S108：去除所述NMOS区的临时间隙壁和栅极硬掩膜以及所述PMOS区的临时间隙壁和栅极硬掩膜。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述NMOS区的栅极硬掩膜、所述PMOS区的栅极硬掩膜、所述锗硅遮蔽层的材料均为氮化硅。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102中，所述形成锗硅遮蔽层的方法为：在所述半导体衬底上形成一层氮化硅薄膜。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，形成所述氮化硅薄膜的方法包括：热成型法、化学气相沉积法或原子层沉积法。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，在所述NMOS区的锗硅遮蔽层的上方形成图案化的光刻胶的方法为：在所述半导体衬底上涂覆一层光刻胶薄膜，利用掩膜板进行曝光、显影后，在所述NMOS区的锗硅遮蔽层的上方形成一层图案化的光刻胶。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，形成锗硅层的方法为外延生长工艺。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述外延生长工艺为低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S107包括：
在所述PMOS区的锗硅遮蔽层上方形成图案化的另一光刻胶；
利用所述另一光刻胶为掩模，对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述步骤S107中，在所述PMOS区的锗硅遮蔽层的上方形成图案化的另一光刻胶的方法为：在所述半导体衬底上涂覆一层光刻胶薄膜，利用另一掩膜板进行曝光、显影后，在所述PMOS区的锗硅遮蔽层的上方形成一层图案化的另一光刻胶。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述步骤S107中，进行曝光的方法为：采用氟化铬进行曝光或采用氟化氩进行曝光。
11.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S107中形成的图案化的所述另一光刻胶，与在所述步骤S103中形成的所述光刻胶，在所述半导体衬底上的位置存在交叠。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述光刻胶与所述另一光刻胶在所述半导体衬底上的交叠区域的宽度为20-35nm。
13.如权利要求8所述的半导体器件的制造方法，其特征在于，在所述步骤S107中对所述NMOS区的锗硅遮蔽层和栅极硬掩膜进行刻蚀处理的方法为干法刻蚀。
14.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S108中，去除所述的NMOS区的临时间隙壁和栅极硬掩膜以及所述PMOS区的临时间隙壁和栅极硬掩膜的方法为湿法刻蚀。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，在所述步骤S108中，所述湿法刻蚀使用的刻蚀液为磷酸。
16.如权利要求1所述的半导体器件的制造方法，其特征在于，所述NMOS区的栅极和所述PMOS区的栅极的材料均为多晶硅。
17.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括在步骤S108之后，在所述栅极两侧形成偏移侧壁以及形成LDD的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210337347.6A CN103681501B (zh) | 2012-09-12 | 2012-09-12 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210337347.6A CN103681501B (zh) | 2012-09-12 | 2012-09-12 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681501A true CN103681501A (zh) | 2014-03-26 |
| CN103681501B CN103681501B (zh) | 2016-03-30 |
Family
ID=50318638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210337347.6A Active CN103681501B (zh) | 2012-09-12 | 2012-09-12 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681501B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104362096A (zh) * | 2014-11-05 | 2015-02-18 | 上海华力微电子有限公司 | SiGe源漏MOS器件制造方法 |
| CN105097683A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108615731A (zh) * | 2016-12-09 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN110400804A (zh) * | 2019-08-13 | 2019-11-01 | 上海华力集成电路制造有限公司 | 双端口sram的制造方法和双端口sram |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826457A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 栅极及mos晶体管的制作方法 |
| CN102034758A (zh) * | 2009-10-07 | 2011-04-27 | 台湾积体电路制造股份有限公司 | 集成电路元件的制造方法 |
| CN102270575A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102376645A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件应力膜的形成方法 |
| US20120315733A1 (en) * | 2011-06-09 | 2012-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating gate elctrode using a treated hard mask |
-
2012
- 2012-09-12 CN CN201210337347.6A patent/CN103681501B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826457A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 栅极及mos晶体管的制作方法 |
| CN102034758A (zh) * | 2009-10-07 | 2011-04-27 | 台湾积体电路制造股份有限公司 | 集成电路元件的制造方法 |
| CN102270575A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102376645A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件应力膜的形成方法 |
| US20120315733A1 (en) * | 2011-06-09 | 2012-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating gate elctrode using a treated hard mask |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097683A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105097683B (zh) * | 2014-04-22 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104362096A (zh) * | 2014-11-05 | 2015-02-18 | 上海华力微电子有限公司 | SiGe源漏MOS器件制造方法 |
| CN104362096B (zh) * | 2014-11-05 | 2017-10-17 | 上海华力微电子有限公司 | SiGe源漏MOS器件制造方法 |
| CN108615731A (zh) * | 2016-12-09 | 2018-10-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108615731B (zh) * | 2016-12-09 | 2022-02-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN110400804A (zh) * | 2019-08-13 | 2019-11-01 | 上海华力集成电路制造有限公司 | 双端口sram的制造方法和双端口sram |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681501B (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681500B (zh) | 一种半导体器件的制造方法 | |
| CN102810481B (zh) | 半导体器件的制造方法 | |
| US8450167B2 (en) | Method of fabricating semiconductor devices | |
| US20120021583A1 (en) | Semiconductor process | |
| US20120292673A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| CN103681501B (zh) | 一种半导体器件的制造方法 | |
| CN109427559A (zh) | 半导体器件及其形成方法 | |
| CN103681496B (zh) | 一种半导体器件的制造方法 | |
| CN103000520B (zh) | Mos表面栅极侧壁层的刻蚀方法 | |
| CN107833890A (zh) | Sonos存储器栅极结构的制造方法 | |
| CN104716042B (zh) | 一种半导体器件的制造方法 | |
| US9006058B1 (en) | Method for fabricating semiconductor device | |
| CN109300781B (zh) | Ono膜层的制造方法 | |
| CN105742177A (zh) | 一种去除虚拟栅极介质层的方法 | |
| CN104143512B (zh) | Pmos晶体管的制作方法 | |
| US20180108784A1 (en) | Low temperature poly-silicon thin film transistor and method for manufacturing the same | |
| CN105304491B (zh) | 用于形成嵌入式锗硅的方法 | |
| CN104037130A (zh) | Cmos晶体管的制作方法 | |
| KR20090016070A (ko) | 압전박막을 사용한 ｍｏｓ 트랜지스터 및 이의 제조방법 | |
| CN102194684A (zh) | 栅极介质层制造方法 | |
| CN105097484A (zh) | 一种半导体器件的制造方法 | |
| CN105679710A (zh) | 嵌入式锗硅器件的形成方法 | |
| CN104143511B (zh) | Pmos晶体管的制作方法 | |
| CN105632890A (zh) | 硅衬底表面处理方法和pmos晶体管的形成方法 | |
| CN104835737A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |