CN107833890A - Sonos存储器栅极结构的制造方法 - Google Patents
Sonos存储器栅极结构的制造方法 Download PDFInfo
- Publication number
- CN107833890A CN107833890A CN201710847308.3A CN201710847308A CN107833890A CN 107833890 A CN107833890 A CN 107833890A CN 201710847308 A CN201710847308 A CN 201710847308A CN 107833890 A CN107833890 A CN 107833890A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- etching
- side wall
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000003860 storage Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000006396 nitration reaction Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种SONOS存储器栅极结构的制造方法，包括步骤：步骤一、依次形成ONO层、多晶硅栅和顶部氧化层；步骤二、光刻定义出栅极结构的形成区域依次对顶部氧化层和多晶硅栅进行刻蚀；步骤三、依次沉积第一侧墙氧化层和第二侧墙氮化层；步骤四、采用全面刻蚀工艺依次对第二侧墙氮化层、第一侧墙氧化层和ONO层进行刻蚀，自对准形成的侧墙结构和位于多晶硅栅和所述侧墙结构的底部的ONO层。本发明能提高器件的可靠性，还能节约工艺成本。
Description
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种SONOS存储器栅极结构的制造方法。
背景技术
可靠性作为半导体器件的一个重要指标，在器件的稳定、可靠运行中起着关键作用。SONOS存储器栅极结构的ONO层通常采用和多晶硅栅的侧面自对准的结构。而ONO层由于直接和存储器的信息的存储相关，故ONO层的形成工艺对器件的稳定和可靠运行尤为重要。如图1A至图1D所示，是现有SONOS存储器栅极结构的制造方法的各步骤中的结构示意图，现有SONOS存储器栅极结构的制造方法包括如下步骤：
步骤一、如图1A所示，在半导体衬底101表面依次形成ONO层102、多晶硅栅103和顶部氧化层104；所述ONO层102包括依次叠加于所述半导体衬底101表面的第一氧化层102a、第二氮化层102b和第三氧化层102c。较佳为，所述半导体衬底101为硅衬底。第一氧化层102a、所述第三氧化层102c和后续的顶部氧化层104和第一侧墙氧化层106都为氧化硅层。所述第二氮化层102b和后续的第二侧墙氮化层107都为氮化硅层。
步骤二、如图1A所示，光刻定义出栅极结构的形成区域，根据光刻定义依次对所述顶部氧化层104和所述多晶硅栅103进行刻蚀。刻蚀后所述栅极结构的形成区域外的所述顶部氧化层104和所述多晶硅栅103都被去除，所述栅极结构的形成区域的所述顶部氧化层104和所述多晶硅栅103保留。
之后，如图1B所示，接着进行所述ONO层102的刻蚀。通常，对所述ONO层102的刻蚀为干法刻蚀加湿法刻蚀，即对所述ONO层102的干法完成后进行一步湿法刻蚀。由于所述ONO层102的干法刻蚀工艺是直接和所述多晶硅栅103的侧面自对准，这样所述ONO层102不可避免的会在所述多晶硅栅103的边缘底部形成一定的横向凹陷即小切(undercut)如图1B中的虚线圈201所示。再者，干法刻蚀之后的湿法刻蚀会进一步的增加横向凹陷的范围，这会对器件的可靠性带来较大的问题。
步骤三、如图1C所示，依次沉积第一侧墙氧化层106和第二侧墙氮化层107。较佳为，在所述第一侧墙氧化层106和所述多晶硅栅103侧面之间还形成有对多晶硅进行氧化层形成的第四氧化层105。
步骤四、采用全面刻蚀工艺依次对所述第二侧墙氮化层107、所述第一侧墙氧化层106和所述ONO层102进行刻蚀，刻蚀后在所述多晶硅栅103侧面自对准形成由所述第一侧墙氧化层106和所述第二侧墙氮化层107叠加形成的侧墙结构。
由上可知，现有栅极结构的形成工艺例如95nm及以下的自对准SONOS平台下形成的产品，容易在多晶硅栅底部形成undercut，引起ONO缺陷。随后的湿法刻蚀容易通过ONO此缺陷进一步腐蚀ONO结构，造成可靠性的不稳定。
发明内容
本发明所要解决的技术问题是提供一种SONOS存储器栅极结构的制造方法，能提高栅极的ONO层的可靠性。
为解决上述技术问题，本发明提供的SONOS存储器栅极结构的制造方法包括如下步骤：
步骤一、在半导体衬底表面依次形成ONO层、多晶硅栅和顶部氧化层；所述ONO层包括依次叠加于所述半导体衬底表面的第一氧化层、第二氮化层和第三氧化层。
步骤二、光刻定义出栅极结构的形成区域，根据光刻定义依次对所述顶部氧化层和所述多晶硅栅进行刻蚀，刻蚀停止于所述ONO层表面，刻蚀后所述栅极结构的形成区域外的所述顶部氧化层和所述多晶硅栅都被去除，所述栅极结构的形成区域的所述顶部氧化层和所述多晶硅栅保留。
步骤三、依次沉积第一侧墙氧化层和第二侧墙氮化层。
步骤四、采用全面刻蚀工艺依次对所述第二侧墙氮化层、所述第一侧墙氧化层和所述ONO层进行刻蚀，刻蚀后在所述多晶硅栅侧面自对准形成由所述第一侧墙氧化层和所述第二侧墙氮化层叠加形成的侧墙结构，所述ONO层在刻蚀后也自对准位于所述多晶硅栅和所述侧墙结构的底部，形成由所述ONO层、所述多晶硅栅、所述顶部氧化层和所述侧墙结构组成的栅极结构；所述ONO层的边缘和所述侧墙结构的边缘对齐，防止所述ONO层的边缘凹陷到所述多晶硅栅的底部，从而提高器件的可靠性。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，在所述第一侧墙氧化层和所述多晶硅栅侧面之间还形成有对多晶硅进行氧化层形成的第四氧化层。
进一步的改进是，第一氧化层、所述第三氧化层、所述顶部氧化层和所述第一侧墙氧化层都为氧化硅层。
进一步的改进是，所述第二氮化层和所述第二侧墙氮化层都为氮化硅层。
进一步的改进是，步骤三中沉积的所述第一侧墙氧化层的厚度为
进一步的改进是，步骤三中沉积的所述第二侧墙氮化层的厚度为
进一步的改进是，步骤二中对所述顶部氧化层和所述多晶硅栅的刻蚀为干法刻蚀。
进一步的改进是，步骤四中对所述第二侧墙氮化层和所述第一侧墙氧化层的刻蚀为干法刻蚀；对所述ONO层的刻蚀为干法刻蚀加湿法刻蚀，对所述ONO层的干法完成后进行一步湿法刻蚀，在所述侧墙结构的保护下防止所述ONO层的边缘凹陷到所述多晶硅栅的底部。
本发明对栅极结构的形成工艺做了改进，ONO层的刻蚀不是在多晶硅栅刻蚀后接着进行，而是将对ONO层的刻蚀放置在侧墙对应的刻蚀工艺之后进行，由于侧墙的材料和ONO层的材料类似，所以能一次连续刻蚀同时自对准形成侧墙结构和ONO层，由于刻蚀形成的ONO层的侧面将会直接对准于侧墙结构的侧面，而侧墙结构由于具有一定的厚度，所以，即使在对ONO层的刻蚀中存在凹陷即横向凹陷的情形，ONO层的这种这种横向凹陷通常称为undercut即下切，也即即使ONO层的刻蚀存在横向凹陷，横向凹陷的位置也不会位于多晶硅栅的底部，所以，能提高栅极的ONO层的可靠性。
另外，由于本发明的ONO层的刻蚀是和侧墙材料的刻蚀整合在一起进行的，不需要单独进行ONO层的刻蚀和侧墙材料的刻蚀，故能够节省一次刻蚀工艺步骤，所以本发明还能节约工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有SONOS存储器栅极结构的制造方法的各步骤中的结构示意图；
图2是本发明实施例SONOS存储器栅极结构的制造方法的流程图；
图3A-图3C是本发明实施例SONOS存储器栅极结构的制造方法的各步骤中的结构示意图。
具体实施方式
如图2所示，是本发明实施例SONOS存储器栅极结构的制造方法的流程图；如图3A至图3C所示，是本发明实施例SONOS存储器栅极结构的制造方法的各步骤中的结构示意图，本发明实施例SONOS存储器栅极结构的制造方法包括如下步骤：
步骤一、如图3A所示，在半导体衬底1表面依次形成ONO层2、多晶硅栅3和顶部氧化层4；所述ONO层2包括依次叠加于所述半导体衬底1表面的第一氧化层2a、第二氮化层2b和第三氧化层2c。较佳为，所述半导体衬底1为硅衬底。第一氧化层2a、所述第三氧化层2c和后续的顶部氧化层4和第一侧墙氧化层6都为氧化硅层。所述第二氮化层2b和后续的第二侧墙氮化层7都为氮化硅层。
步骤二、如图3A所示，光刻定义出栅极结构的形成区域，根据光刻定义依次对所述顶部氧化层4和所述多晶硅栅3进行刻蚀，刻蚀停止于所述ONO层2表面，刻蚀后所述栅极结构的形成区域外的所述顶部氧化层4和所述多晶硅栅3都被去除，所述栅极结构的形成区域的所述顶部氧化层4和所述多晶硅栅3保留。
较佳为，对所述顶部氧化层4和所述多晶硅栅3的刻蚀为干法刻蚀。
步骤三、如图3B所示，依次沉积第一侧墙氧化层6和第二侧墙氮化层7。较佳为，在所述第一侧墙氧化层6和所述多晶硅栅3侧面之间还形成有对多晶硅进行氧化层形成的第四氧化层5。沉积的所述第一侧墙氧化层6的厚度为沉积的所述第二侧墙氮化层7的厚度为
步骤四、采用全面刻蚀工艺依次对所述第二侧墙氮化层7、所述第一侧墙氧化层6和所述ONO层2进行刻蚀，刻蚀后在所述多晶硅栅3侧面自对准形成由所述第一侧墙氧化层6和所述第二侧墙氮化层7叠加形成的侧墙结构，所述ONO层2在刻蚀后也自对准位于所述多晶硅栅3和所述侧墙结构的底部，形成由所述ONO层2、所述多晶硅栅3、所述顶部氧化层4和所述侧墙结构组成的栅极结构；所述ONO层2的边缘和所述侧墙结构的边缘对齐即自对准，防止所述ONO层2的边缘凹陷到所述多晶硅栅3的底部，从而提高器件的可靠性。
较佳为，对所述第二侧墙氮化层7和所述第一侧墙氧化层6的刻蚀为干法刻蚀；对所述ONO层2的刻蚀为干法刻蚀加湿法刻蚀，对所述ONO层2的干法完成后进行一步湿法刻蚀，在所述侧墙结构的保护下防止所述ONO层2的边缘凹陷到所述多晶硅栅3的底部。
由上可知，本发明实施例对栅极结构的形成工艺做了改进，ONO层2的刻蚀不是在多晶硅栅3刻蚀后接着进行，而是将对ONO层2的刻蚀放置在侧墙对应的刻蚀工艺之后进行，由于侧墙的材料和ONO层2的材料类似，所以能一次连续刻蚀同时自对准形成侧墙结构和ONO层2，由于刻蚀形成的ONO层2的侧面将会直接对准于侧墙结构的侧面，而侧墙结构由于具有一定的厚度，所以，即使在对ONO层2的刻蚀中存在凹陷即横向凹陷的情形，横向凹陷的位置也不会位于多晶硅栅3的底部，所以，能提高栅极的ONO层2的可靠性。
另外，由于本发明实施例的ONO层2的刻蚀是和侧墙材料的刻蚀整合在一起进行的，不需要单独进行ONO层2的刻蚀和侧墙材料的刻蚀，故能够节省一次刻蚀工艺步骤，所以本发明实施例还能节约工艺成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种SONOS存储器栅极结构的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面依次形成ONO层、多晶硅栅和顶部氧化层；所述ONO层包括依次叠加于所述半导体衬底表面的第一氧化层、第二氮化层和第三氧化层；
步骤二、光刻定义出栅极结构的形成区域，根据光刻定义依次对所述顶部氧化层和所述多晶硅栅进行刻蚀，刻蚀停止于所述ONO层表面，刻蚀后所述栅极结构的形成区域外的所述顶部氧化层和所述多晶硅栅都被去除，所述栅极结构的形成区域的所述顶部氧化层和所述多晶硅栅保留；
步骤三、依次沉积第一侧墙氧化层和第二侧墙氮化层；
步骤四、采用全面刻蚀工艺依次对所述第二侧墙氮化层、所述第一侧墙氧化层和所述ONO层进行刻蚀，刻蚀后在所述多晶硅栅侧面自对准形成由所述第一侧墙氧化层和所述第二侧墙氮化层叠加形成的侧墙结构，所述ONO层在刻蚀后也自对准位于所述多晶硅栅和所述侧墙结构的底部，形成由所述ONO层、所述多晶硅栅、所述顶部氧化层和所述侧墙结构组成的栅极结构；所述ONO层的边缘和所述侧墙结构的边缘对齐，防止所述ONO层的边缘凹陷到所述多晶硅栅的底部，从而提高器件的可靠性。
2.如权利要求1所述的SONOS存储器栅极结构的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求1所述的SONOS存储器栅极结构的制造方法，其特征在于：在所述第一侧墙氧化层和所述多晶硅栅侧面之间还形成有对多晶硅进行氧化层形成的第四氧化层。
4.如权利要求2所述的SONOS存储器栅极结构的制造方法，其特征在于：第一氧化层、所述第三氧化层、所述顶部氧化层和所述第一侧墙氧化层都为氧化硅层。
5.如权利要求2所述的SONOS存储器栅极结构的制造方法，其特征在于：所述第二氮化层和所述第二侧墙氮化层都为氮化硅层。
6.如权利要求1或4所述的SONOS存储器栅极结构的制造方法，其特征在于：步骤三中沉积的所述第一侧墙氧化层的厚度为
7.如权利要求1或5所述的SONOS存储器栅极结构的制造方法，其特征在于：步骤三中沉积的所述第二侧墙氮化层的厚度为
8.如权利要求1所述的SONOS存储器栅极结构的制造方法，其特征在于：步骤二中对所述顶部氧化层和所述多晶硅栅的刻蚀为干法刻蚀。
9.如权利要求1所述的SONOS存储器栅极结构的制造方法，其特征在于：步骤四中对所述第二侧墙氮化层和所述第一侧墙氧化层的刻蚀为干法刻蚀；对所述ONO层的刻蚀为干法刻蚀加湿法刻蚀，对所述ONO层的干法完成后进行一步湿法刻蚀，在所述侧墙结构的保护下防止所述ONO层的边缘凹陷到所述多晶硅栅的底部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710847308.3A CN107833890A (zh) | 2017-09-19 | 2017-09-19 | Sonos存储器栅极结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710847308.3A CN107833890A (zh) | 2017-09-19 | 2017-09-19 | Sonos存储器栅极结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107833890A true CN107833890A (zh) | 2018-03-23 |
Family
ID=61643335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710847308.3A Pending CN107833890A (zh) | 2017-09-19 | 2017-09-19 | Sonos存储器栅极结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107833890A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400091A (zh) * | 2018-04-11 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的ono栅极结构的制造方法 |
| CN115083899A (zh) * | 2022-05-30 | 2022-09-20 | 上海华虹宏力半导体制造有限公司 | 改善sonos器件失效的方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642111B1 (en) * | 2002-07-09 | 2003-11-04 | Powerchip Semiconductor Corp. | Memory device structure and method of fabricating the same |
| US20050245037A1 (en) * | 2004-05-03 | 2005-11-03 | Dongbuanam Semiconductor Inc. | Method for fabricating flash memory device |
| US20070148880A1 (en) * | 2004-04-13 | 2007-06-28 | Powerchip Semiconductor Corp. | Method of manufacturing a sonos memory |
| CN101807578A (zh) * | 2010-03-16 | 2010-08-18 | 复旦大学 | 电荷俘获非挥发半导体存储器及其制造方法 |
| CN102386140A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法 |
| CN103855161A (zh) * | 2012-12-05 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 一种sonos闪存存储器及其制造方法 |
| CN105405810A (zh) * | 2015-11-24 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN106298963A (zh) * | 2016-10-24 | 2017-01-04 | 上海华力微电子有限公司 | Sonos器件结构及形成该器件的方法 |
-
2017
- 2017-09-19 CN CN201710847308.3A patent/CN107833890A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642111B1 (en) * | 2002-07-09 | 2003-11-04 | Powerchip Semiconductor Corp. | Memory device structure and method of fabricating the same |
| US20070148880A1 (en) * | 2004-04-13 | 2007-06-28 | Powerchip Semiconductor Corp. | Method of manufacturing a sonos memory |
| US20050245037A1 (en) * | 2004-05-03 | 2005-11-03 | Dongbuanam Semiconductor Inc. | Method for fabricating flash memory device |
| CN101807578A (zh) * | 2010-03-16 | 2010-08-18 | 复旦大学 | 电荷俘获非挥发半导体存储器及其制造方法 |
| CN102386140A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法 |
| CN103855161A (zh) * | 2012-12-05 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 一种sonos闪存存储器及其制造方法 |
| CN105405810A (zh) * | 2015-11-24 | 2016-03-16 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN106298963A (zh) * | 2016-10-24 | 2017-01-04 | 上海华力微电子有限公司 | Sonos器件结构及形成该器件的方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400091A (zh) * | 2018-04-11 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的ono栅极结构的制造方法 |
| CN108400091B (zh) * | 2018-04-11 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的ono栅极结构的制造方法 |
| CN115083899A (zh) * | 2022-05-30 | 2022-09-20 | 上海华虹宏力半导体制造有限公司 | 改善sonos器件失效的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5105824B2 (ja) | マスク構造物の形成方法及びこれを利用した微細パターン形成方法 | |
| CN105336695A (zh) | 半导体器件的形成方法 | |
| JP2006261630A (ja) | 半導体素子の製造方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN107833890A (zh) | Sonos存储器栅极结构的制造方法 | |
| US11456367B2 (en) | Trench gate structure and method of forming a trench gate structure | |
| CN103681501B (zh) | 一种半导体器件的制造方法 | |
| CN104979292A (zh) | 一种形成不同侧墙结构的方法 | |
| CN106887433A (zh) | Sonos工艺方法 | |
| CN110752213A (zh) | 半导体结构的制作方法 | |
| US7732277B2 (en) | Semiconductor device and method of fabricating the same | |
| CN109461651A (zh) | 改善硅化物阻挡层刻蚀缺陷的方法 | |
| CN109950247A (zh) | 分栅快闪存储器的制造方法 | |
| CN101740512A (zh) | 一种改善的氮氧化硅去除的方法 | |
| CN108400091B (zh) | Sonos存储器的ono栅极结构的制造方法 | |
| CN105097702B (zh) | 闪存制造方法 | |
| CN110854121A (zh) | 半导体制作方法 | |
| US20060148149A1 (en) | Method for fabricating semiconductor device | |
| US8017027B2 (en) | Semiconductor fabricating process | |
| CN109817528A (zh) | Mos晶体管的制造方法 | |
| US7381641B2 (en) | Semiconductor device and method for fabricating the same | |
| CN107611011A (zh) | 一种抑制自掺杂的双层掩膜工艺 | |
| CN109755172A (zh) | 浅沟槽隔离结构、半导体器件及其制造方法 | |
| JP2004063514A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7479433B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180323 |