JP2004063514A

JP2004063514A - 不揮発性半導体記憶装置およびその製造方法

Info

Publication number: JP2004063514A
Application number: JP2002215920A
Authority: JP
Inventors: Norio Tsukagoshi; 塚越　則男
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-07-25
Filing date: 2002-07-25
Publication date: 2004-02-26

Abstract

【課題】集積度に影響することなく、フローティングゲート／コントロールゲートの層間膜の絶縁耐圧を向上できる不揮発性半導体記憶装置を提供する。
【解決手段】シリコン基板１の表面部に下地層であるＳＴＩ絶縁分離層２と第１の薄い絶縁膜であるトンネル酸化膜３とが互いに側方に形成され、トンネル酸化膜３上とＳＴＩ絶縁分離層２の周縁部上とにわたる複数のフローティングゲート４が形成され、このフローティングゲート４とＳＴＩ絶縁分離層２の残部との上に第２の薄い絶縁膜であるＯＮＯ膜５を介してコントロールゲート６が形成された不揮発性半導体記憶装置において、ＯＮＯ膜５に臨むフローティングゲート４の上部コーナー部４ａとコントロールゲート６の下部コーナー部６ａとに丸みがつけられたことを特徴とする。両コーナー部に丸みをつけるようにしたことで、予め大きなリソグラフィー寸法を設定することなく、フローティングゲート／コントロールゲート間の電界集中を緩和することができ、その層間膜であるＯＮＯ膜５の絶縁耐圧を向上させることができる。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明はフローティングゲートを有する不揮発性半導体記憶装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
図３は、フローティングゲートを有する不揮発性半導体記憶装置のメモリーセル部の断面図である。半導体基板１の所定領域にＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）絶縁分離層２が形成され、前記所定領域間の半導体基板１上に薄い絶縁膜であるトンネル酸化膜３が形成され、トンネル酸化膜３上とＳＴＩ絶縁分離層２の周縁部上とにわたるようにフローティングゲート４が複数個形成されている。そして、フローティングゲート４とＳＴＩ絶縁分離層２の残部とを覆うように薄い層間絶縁膜であるＯＮＯ膜５（酸化膜−窒化膜−酸化膜の積層膜）が形成され、このＯＮＯ膜５の上にコントロールゲート６が形成されている。
【０００３】
上記したフローティングゲート４を形成する際には従来、トンネル酸化膜３とＳＴＩ絶縁分離層２との上に多結晶シリコン膜を堆積させ、その上にレジストパターンを形成し、このレジストパターンをマスクとして前記多結晶シリコン膜を異方性ドライエッチングしている。しかし通常のドライエッチング法では、フローティングゲート４のパターンの上部コーナー部が鋭角に形成されるため、この鋭角領域に、コントロールゲート６に印加された電界が集中することになり、ＯＮＯ膜５を通じてリークが発生する要因となっていた。
【０００４】
それを防止するために、例えば特開平１−２４１１７７号公報に記載された方法では、上記と同様にして異方性エッチングによってフローティングゲートのパターンを形成し、その後にＣＦ４＋Ｏ２ガスなどを用いる等方性ドライエッチングを行なって上部コーナー部に丸みをつけている。しかしこの方法では、上部コーナー部に丸みをつける際にパターン上面だけでなくパターン側面もかなりエッチングされるため、エッチング後に必要寸法を確保できるように、フローティングゲートのリソグラフィー寸法を大きく設定しておく必要がある。そのため、集積度を高めることは困難である。
【０００５】
図４は、上記公報記載の方法とは別途の方法で製造された不揮発性半導体記憶装置のメモリーセル部の断面図である。この方法では、多結晶シリコン膜の極く表面層を等方性ドライエッチングで除去し、その後に多結晶シリコン膜の全体を異方性ドライエッチングすることによって、上部コーナー部に丸みを有するフローティングゲート４を形成している。この方法によれば、上部コーナー部の付近だけ側面エッチされるので、フローティングゲートのリソグラフィー寸法は上記公報記載の方法ほど大きくしなくてもよい。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記したようにしてフローティングゲート４の上部コーナー部に丸みをつけても、ＯＮＯ膜５の絶縁耐圧が不充分なことがあった。それは、フローティングゲート４間に存在するコントロールゲート６の下部コーナー部が急峻であるため、この下部コーナー部に、コントロールゲート６に印加された電界が集中するからであり、それによりＯＮＯ膜５を通じてリークが発生するのである。
【０００７】
本発明は上記課題を解決するもので、集積度に影響することなく、フローティングゲート／コントロールゲートの層間膜の絶縁耐圧を向上できる不揮発性半導体記憶装置およびその製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明の不揮発性半導体記憶装置は、半導体基板の表面部に下地層と第１の薄い絶縁膜とが互いに側方に形成され、前記第１の薄い絶縁膜上と前記下地層の周縁部上とにわたる複数のフローティングゲートが形成され、前記フローティングゲートと前記下地層の残部との上に第２の薄い絶縁膜を介してコントロールゲートが形成された不揮発性半導体記憶装置において、前記第２の薄い絶縁膜に臨む前記フローティングゲートの上部コーナー部と前記コントロールゲートの下部コーナー部とに丸みがつけられたことを特徴とする。
【０００９】
上記した不揮発性半導体記憶装置における下地層は例えば絶縁分離層である。また本発明の不揮発性半導体記憶装置の製造方法は、フローティングゲートを有する不揮発性半導体記憶装置を製造する際に、半導体基板の所定領域に下地層を形成するとともに、前記所定領域間の半導体基板上に第１の薄い絶縁膜を形成する工程と、前記第１の薄い絶縁膜上と前記下地層の周縁部上とにわたる複数のフローティングゲートを形成する工程と、前記フローティングゲートの上部コーナー部に丸みをつける工程と、前記フローティングゲートをマスクとして前記下地層の表面部を等方性エッチングすることにより、前記下地層の表面部に底部周縁部が丸みをもった凹部を形成する工程と、前記フローティングゲートと前記下地層の表面部との上に第２の薄いゲート絶縁膜を形成し、この第２の薄い絶縁膜上に、前記下地層の凹部の底部周縁部に相応する丸みをもった下部コーナー部を有するコントロールゲートを形成する工程とを行なうことを特徴とする。
【００１０】
上記した不揮発性半導体記憶装置およびその製造方法において、フローティングゲートの上部コーナー部だけでなく、コントロールゲートの下部コーナー部にも丸みをつけるようにしたことで、フローティングゲート／コントロールゲート間の電界集中を緩和することができ、その層間膜である第２の薄い絶縁膜（たとえばＯＮＯ積層膜）の絶縁耐圧を向上させることができる。
【００１１】
フローティングゲートの上部コーナー部に丸みをつける工程は、たとえば、前記フローティングゲートの上にこのフローティングゲートよりも幅が狭く内側に側面が位置するダミー膜を形成し、このダミー膜とフローティングゲートと下地層との上に第３の絶縁膜を堆積するとともに、堆積した第３の絶縁膜をエッチングすることによって、前記フローティングゲートの上部コーナー部のみ第３の絶縁膜から露出させて丸みをつけることを含む。
【００１２】
フローティングゲートをマスクとして下地層の表面部を等方性エッチングする工程はウエットエッチング工程であることが好ましい。ウエットエッチングを用いることによって、フローティングゲートの上部コーナー部に丸みをつける際の周囲部分の保護に用いた第３の絶縁膜の除去と、下地層の表面部のエッチングとを一工程で同時に行なうことができ、工程時間を短縮可能であるからである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は、本発明の一実施形態における不揮発性半導体記憶装置のメモリーセル部の断面図である。このメモリーセル部は、先に図３を用いて説明した従来のものとほぼ同様の構成を有している。すなわち、半導体基板としてのシリコン基板１の所定領域に下地層としてＳＴＩ絶縁分離層２が形成され、前記所定領域間のシリコン基板１上に第１の薄い絶縁膜であるトンネル酸化膜３が形成され、トンネル酸化膜３上とＳＴＩ絶縁分離層２の周縁部上とにわたるフローティングゲート４が複数個形成され、各フローティングゲート４とＳＴＩ絶縁分離層２の残部とを覆うように第２の薄い層間絶縁膜であるＯＮＯ膜５が形成され、このＯＮＯ膜５を介した各フローティングゲート４とＳＴＩ絶縁分離層２の残部との上にコントロールゲート６が形成されている。
【００１４】
このメモリーセル部が従来のものと相違するのは、ＯＮＯ膜５に臨むフローティングゲート４の上部コーナー部４ａとコントロールゲート６の下部コーナー部６ａとに丸みがつけられている点である。そしてそれにより、従来のものに比べてＯＮＯ膜５に臨む急峻なコーナー形状がない分だけ、電界の集中を緩和することができ、ＯＮＯ膜５の絶縁耐圧をより一層向上させることが可能となっている。
【００１５】
図２は上記した不揮発性半導体記憶装置の製造方法を示す工程断面図である。図２（ａ）に示すように、シリコン基板１にＳＴＩ絶縁分離層２を埋め込むとともに、ＳＴＩ絶縁分離層２を除いたシリコン基板上１にトンネル酸化膜３を形成する。そして、ＳＴＩ絶縁分離層２およびトンネル酸化膜３の上に、フローティングゲート材料としての多結晶シリコン膜４′を２００〜３００ｎｍ程度堆積し、この多結晶シリコン膜４′の上にＴＥＯＳ（Ｔｅｔｒａ−ｅｔｈｙｌ−ｏｌｔｈｏｓｉｌｉｃａｔｅ）などのダミー酸化膜７′を５０ｎｍ程度形成する。
【００１６】
次に、図２（ｂ）に示すように、フローティングゲートに相応するレジストパターン８を形成し、このレジストパターン８をマスクとしてダミー酸化膜７′を希弗化水素酸（ＨＦ）によってウェットエッチングすることにより、図２（ｃ）に示すような、レジストパターン８およびフローティングゲート４よりも５０〜６０ｎｍ程度幅が狭く、内方に側面が位置するダミー酸化膜７をパターニングする。
【００１７】
その後に、レジストパターン８をマスクとして多結晶シリコン膜４′を異方性ドライエッチングして、ＳＴＩ絶縁分離層２の表面まで除去することにより、図２（ｄ）に示すようにトンネル酸化膜３とＳＴＩ絶縁分離層２の周縁部とにわたる複数のフローティングゲート４をパターニングする。そして、図２（ｅ）に示すようにレジストパターン８を除去する。
【００１８】
次に、高密度プラズマ化学気相堆積法（ＨＤＰ−ＣＶＤ）法を用いて第３の絶縁膜である保護酸化膜９を堆積しながら、アルゴン（Ａｒ）スパッタによるエッチングを同時に行う。このように保護酸化膜９を堆積しながらスパッタエッチングを行うと、図２（ｆ）に示すように、ダミー酸化膜７とフローティングゲート４とＳＴＩ絶縁分離層２との上面および側面を覆うように保護酸化膜９が堆積されながらも、フローティングゲート４の上部コーナー部４ａの付近はダミー酸化膜７との段差があるため保護酸化膜９の堆積量は小さくなる。またその一方で、アルゴンイオンの入射角はコーナー部４ａとそうでない部分とで異なるため、フローティングゲート４の上部コーナー部４ａに堆積された保護酸化膜９のスパッタエッチ効率が高くなる。その結果、フローティングゲート４の上部コーナー部４ａの保護酸化膜９が最も早くなくなり、それにより露出した上部コーナー部４ａがエッチングされて丸みを帯びる。
【００１９】
その後、図２（ｇ）に示すように、保護酸化膜９およびダミー酸化膜７を希弗化水素酸によって全面ウエットエッチングする。このとき、故意にＳＴＩ絶縁分離層２が数１０ｎｍ程度エッチングされるようにする。このことにより、ウエットエッチングによる等方性エッチングによって、ＳＴＩ絶縁分離層２の表面部に、底部周縁部が丸みを帯びた凹部２ａが形成される。
【００２０】
次いで、図２（ｈ）に示すように、フローティングゲート４とＳＴＩ絶縁分離層２とにわたるＯＮＯ膜５を形成し、このＯＮＯ膜５の上にコントロールゲート６となる多結晶シリコンを堆積させる。このようにすることにより、ＯＮＯ膜５は、フローティングゲート４の上部コーナー部４ａの丸みおよびＳＴＩ絶縁分離層２の凹部２ａの底部周縁部の丸みに沿って彎曲形状に形成され、このＯＮＯ膜５に沿って形成されるコントロールゲート６は、ＳＴＩ絶縁分離層２の凹部２ａの底部周縁部の丸みに相応する丸みを下部コーナー部６ａに持つことになる。
【００２１】
なお、上記した実施の形態では素子分離をおこなう下地層をＳＴＩ絶縁分離層２としたが、これに代えてＬＯＣＯＳ（Ｌｏｃａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）絶縁分離層を設ける場合も、上記と同様にしてコーナー部６ａに丸みをつけることができ、それにより電界集中を緩和できる。ＬＯＣＯＳ絶縁分離層はその酸化膜がシリコン基板１から上方に突出していて、ＳＴＩ絶縁分離層２よりも段差が大きくなる構造であるため、フローティングゲート４の上部コーナー部４ａの形状がＳＴＩ絶縁分離層２の場合よりも鋭角になる。したがって、コーナー部に丸みをつけることで得られる効果はより大きい。
【００２２】
また上記した実施の形態では、高密度プラズマ化学気相堆積法（ＨＤＰ−ＣＶＤ法）を用いて保護酸化膜９を形成したが、シリコン基板１にバイアスを印加しない通常のＣＶＤ法によって保護酸化膜９を形成してもよい。ただし、通常のＣＶＤ法ではエッチングが伴われないので、保護酸化膜９の形成後にフローティングゲート４のコーナー部４ａのみ削るためのエッチング工程を追加する必要がある。
【００２３】
【発明の効果】
以上のように本発明によれば、フローティングゲートの上部コーナー部およびコントロールゲートの下部コーナー部に丸みをつけるようにしたので、コントロールゲートに電圧を印加した際のコーナー部への電界集中の発生を抑制することができ、フローティングゲート／コントロールゲート層間膜としてのＯＮＯ積層膜などの絶縁耐圧を従来よりも向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における不揮発性半導体記憶装置のメモリーセル部を示す断面図
【図２】図１の不揮発性半導体記憶装置の製造方法を示す工程断面図
【図３】従来の不揮発性半導体記憶装置のメモリセル部を示す断面図
【図４】従来の別の不揮発性半導体記憶装置のメモリーセル部を示す断面図
【符号の説明】
１　シリコン基板
２　ＳＴＩ絶縁分離層（下地層）
２ａ　凹部
３　トンネル酸化膜（第１の薄い絶縁膜）
４　フローティングゲート
４ａ　上部コーナー部
５　ＯＮＯ膜（第２の薄い絶縁膜）
６　コントロールゲート
６ａ　下部コーナー部
７　ダミー酸化膜
９　保護酸化膜

Claims

半導体基板の表面部に下地層と第１の薄い絶縁膜とが互いに側方に形成され、前記第１の薄い絶縁膜上と前記下地層の周縁部上とにわたる複数のフローティングゲートが形成され、前記フローティングゲートと前記下地層の残部との上に第２の薄い絶縁膜を介してコントロールゲートが形成された不揮発性半導体記憶装置において、
前記第２の薄い絶縁膜に臨む前記フローティングゲートの上部コーナー部と前記コントロールゲートの下部コーナー部とに丸みがつけられた不揮発性半導体記憶装置。
下地層が絶縁分離層であることを特徴とする請求項１記載の不揮発性半導体記憶装置。
フローティングゲートを有する不揮発性半導体記憶装置を製造する際に、
半導体基板の所定領域に下地層を形成するとともに、前記所定領域間の半導体基板上に第１の薄い絶縁膜を形成する工程と、
前記第１の薄い絶縁膜上と前記下地層の周縁部上とにわたる複数のフローティングゲートを形成する工程と、
前記フローティングゲートの上部コーナー部に丸みをつける工程と、
前記フローティングゲートをマスクとして前記下地層の表面部を等方性エッチングすることにより、前記下地層の表面部に底部周縁部が丸みをもった凹部を形成する工程と、
前記フローティングゲートと前記下地層の表面部との上に第２の薄いゲート絶縁膜を形成し、この第２の薄い絶縁膜上に、前記下地層の凹部の底部周縁部に相応する丸みをもった下部コーナー部を有するコントロールゲートを形成する工程と
を行なうことを特徴とする不揮発性半導体記憶装置の製造方法。
フローティングゲートの上部コーナー部に丸みをつける工程は、前記フローティングゲートの上にこのフローティングゲートよりも幅が狭く内側に側面が位置するダミー膜を形成し、このダミー膜とフローティングゲートと下地層との上に第３の絶縁膜を堆積するとともに、堆積した第３の絶縁膜をエッチングすることによって、前記フローティングゲートの上部コーナー部のみ第３の絶縁膜から露出させて丸みをつけることを含む請求項３記載の不揮発性半導体記憶装置の製造方法。
フローティングゲートをマスクとして下地層の表面部を等方性エッチングする工程がウエットエッチング工程であることを特徴とする請求項３記載の不揮発性半導体記憶装置の製造方法。