JP2002373935A - トレンチ素子分離方法 - Google Patents
トレンチ素子分離方法Info
- Publication number
- JP2002373935A JP2002373935A JP2002130024A JP2002130024A JP2002373935A JP 2002373935 A JP2002373935 A JP 2002373935A JP 2002130024 A JP2002130024 A JP 2002130024A JP 2002130024 A JP2002130024 A JP 2002130024A JP 2002373935 A JP2002373935 A JP 2002373935A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- liner layer
- etching mask
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】トレンチ角部に窪みまたは溝が生じないように
するトレンチ素子分離方法を提供する。 【解決手段】 半導体基板上に素子分離用トレンチエッ
チングマスクを形成する。トレンチエッチングマスクを
利用して半導体基板をエッチングして所定深さのトレン
チを形成する。トレンチの側壁及び底部に酸化膜を形成
する。トレンチエッチングマスク及び酸化膜の全面にラ
イナー層を蒸着する。トレンチエッチングマスクと酸化
膜境界部分のライナー層を除去する。ライナー層上にト
レンチ素子分離膜でトレンチを埋立てる。そして半導体
基板が露出されるようにトレンチエッチングマスク上の
トレンチ素子分離膜、ライナー層及びトレンチエッチン
グマスクを除去する。
するトレンチ素子分離方法を提供する。 【解決手段】 半導体基板上に素子分離用トレンチエッ
チングマスクを形成する。トレンチエッチングマスクを
利用して半導体基板をエッチングして所定深さのトレン
チを形成する。トレンチの側壁及び底部に酸化膜を形成
する。トレンチエッチングマスク及び酸化膜の全面にラ
イナー層を蒸着する。トレンチエッチングマスクと酸化
膜境界部分のライナー層を除去する。ライナー層上にト
レンチ素子分離膜でトレンチを埋立てる。そして半導体
基板が露出されるようにトレンチエッチングマスク上の
トレンチ素子分離膜、ライナー層及びトレンチエッチン
グマスクを除去する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造工
程のうち素子分離方法に係り、特にトレンチを利用した
素子分離方法に関する。
程のうち素子分離方法に係り、特にトレンチを利用した
素子分離方法に関する。
【０００２】
【従来の技術】最近、半導体素子の高集積化につれて素
子間の分離距離が非常に短くなっている。これにより、
既存の伝統的なＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔ
ｉｏｎｏｆ Ｓｉｌｉｃｏｎ）素子分離方法では不可能
な寸法の素子分離のためにトレンチ素子分離方法が広く
使われている。このトレンチ素子分離方法は、半導体基
板にトレンチを形成し、このトレンチをシリコン酸化物
のような絶縁物で埋立てることによって素子間分離を行
う方法である。
子間の分離距離が非常に短くなっている。これにより、
既存の伝統的なＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔ
ｉｏｎｏｆ Ｓｉｌｉｃｏｎ）素子分離方法では不可能
な寸法の素子分離のためにトレンチ素子分離方法が広く
使われている。このトレンチ素子分離方法は、半導体基
板にトレンチを形成し、このトレンチをシリコン酸化物
のような絶縁物で埋立てることによって素子間分離を行
う方法である。
【０００３】しかし、このトレンチ素子分離方法は、そ
の特性上トレンチ下部及び上部角部の応力や、埋立て物
質の緻密化のための高温熱処理工程及び酸化工程によっ
てシリコン基板に対する過度なストレスが発生する。こ
のようなストレスはシリコン格子欠陥の転位及び積層欠
陥（ｓｔａｃｋｉｎｇ ｆａｕｌｔ）などを誘発して完
成された半導体素子の特性に悪影響をおよぼす。
の特性上トレンチ下部及び上部角部の応力や、埋立て物
質の緻密化のための高温熱処理工程及び酸化工程によっ
てシリコン基板に対する過度なストレスが発生する。こ
のようなストレスはシリコン格子欠陥の転位及び積層欠
陥（ｓｔａｃｋｉｎｇ ｆａｕｌｔ）などを誘発して完
成された半導体素子の特性に悪影響をおよぼす。
【０００４】これを防止するために、トレンチ内部を絶
縁物で埋立てる前にシリコン窒化物よりなる薄いライナ
ー層を形成してシリコン基板に加えられるストレスを防
止する方法が提案された。これを添付した図面を参照し
て詳細に説明すれば次の通りである。
縁物で埋立てる前にシリコン窒化物よりなる薄いライナ
ー層を形成してシリコン基板に加えられるストレスを防
止する方法が提案された。これを添付した図面を参照し
て詳細に説明すれば次の通りである。
【０００５】まず図１に示したように、シリコン基板１
０上にパッド酸化膜１２及び窒化膜１４を順次形成し、
これをパターニングしてトレンチエッチングのためのマ
スクを形成する。次いでこのマスクを利用してパッド酸
化膜１２及びシリコン基板１０を所定深さでエッチング
してトレンチを形成し、トレンチエッチング過程で発生
したトレンチ内壁損傷を除去するための酸化膜１６を薄
く形成する。そして全面にシリコン窒化物よりなるライ
ナー層２０を薄く形成した後、全面にシリコン酸化物３
０を蒸着してトレンチを埋立てる。
０上にパッド酸化膜１２及び窒化膜１４を順次形成し、
これをパターニングしてトレンチエッチングのためのマ
スクを形成する。次いでこのマスクを利用してパッド酸
化膜１２及びシリコン基板１０を所定深さでエッチング
してトレンチを形成し、トレンチエッチング過程で発生
したトレンチ内壁損傷を除去するための酸化膜１６を薄
く形成する。そして全面にシリコン窒化物よりなるライ
ナー層２０を薄く形成した後、全面にシリコン酸化物３
０を蒸着してトレンチを埋立てる。
【０００６】ところで、図２に示したように、パッド酸
化膜１２上の窒化膜１４及び酸化膜３０を除去するため
に平坦化工程を行えば、窒化物のライナー層２２も共に
エッチングされるだけでなく、むしろ過度にエッチング
されてシリコン基板１０の上面よりやや低くエッチング
される。
化膜１２上の窒化膜１４及び酸化膜３０を除去するため
に平坦化工程を行えば、窒化物のライナー層２２も共に
エッチングされるだけでなく、むしろ過度にエッチング
されてシリコン基板１０の上面よりやや低くエッチング
される。
【０００７】次いで図３に示したように、残りのパッド
酸化膜１２を全部エッチングすればライナー層２２の左
右の酸化膜１７、３２がエッチングされて窪み（ｄｅｎ
ｔ）または溝（ｇｒｏｏｖｅ）が形成される（Ａ参
照）。このように窪みまたは溝が生じれば、後続のイオ
ン注入工程または洗浄工程によりその深さ及び幅が大き
くなる。この窪みまたは溝は後続工程を進めて完成され
たトランジスタのような半導体素子で、ハンプ（ｈｕｍ
ｐ）現象やスレショルド電圧の低下現象、またはゲート
電極間のブリッジ現象などの電気的欠陥を誘発する。
酸化膜１２を全部エッチングすればライナー層２２の左
右の酸化膜１７、３２がエッチングされて窪み（ｄｅｎ
ｔ）または溝（ｇｒｏｏｖｅ）が形成される（Ａ参
照）。このように窪みまたは溝が生じれば、後続のイオ
ン注入工程または洗浄工程によりその深さ及び幅が大き
くなる。この窪みまたは溝は後続工程を進めて完成され
たトランジスタのような半導体素子で、ハンプ（ｈｕｍ
ｐ）現象やスレショルド電圧の低下現象、またはゲート
電極間のブリッジ現象などの電気的欠陥を誘発する。
【０００８】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、トレンチ角部に窪みまたは溝が生じ
ないようにするトレンチ素子分離方法を提供することで
ある。
する技術的課題は、トレンチ角部に窪みまたは溝が生じ
ないようにするトレンチ素子分離方法を提供することで
ある。
【０００９】
【課題を解決するための手段】上記技術的課題を達成す
るために、本発明によるトレンチ素子分離方法は、まず
半導体基板上に素子分離用トレンチエッチングマスクを
形成する。上記トレンチエッチングマスクを利用して上
記半導体基板をエッチングして所定深さのトレンチを形
成する。上記トレンチの側壁及び底部に酸化膜を形成す
る。上記トレンチエッチングマスク及び上記酸化膜の全
面にライナー層を蒸着する。上記トレンチエッチングマ
スクと上記酸化膜境界部分のライナー層を除去する。上
記ライナー層上にトレンチ素子分離膜で上記トレンチを
埋立てる。そして上記半導体基板が露出されるように上
記トレンチエッチングマスク上の上記トレンチ素子分離
膜、ライナー層及びトレンチエッチングマスクを除去す
る。
るために、本発明によるトレンチ素子分離方法は、まず
半導体基板上に素子分離用トレンチエッチングマスクを
形成する。上記トレンチエッチングマスクを利用して上
記半導体基板をエッチングして所定深さのトレンチを形
成する。上記トレンチの側壁及び底部に酸化膜を形成す
る。上記トレンチエッチングマスク及び上記酸化膜の全
面にライナー層を蒸着する。上記トレンチエッチングマ
スクと上記酸化膜境界部分のライナー層を除去する。上
記ライナー層上にトレンチ素子分離膜で上記トレンチを
埋立てる。そして上記半導体基板が露出されるように上
記トレンチエッチングマスク上の上記トレンチ素子分離
膜、ライナー層及びトレンチエッチングマスクを除去す
る。
【００１０】上記トレンチエッチングマスクはパッド酸
化膜及びシリコン窒化膜を順次積層して形成することが
望ましい。上記パッド酸化膜は熱酸化法を使用して１０
０−２００Åの厚さで形成できる。上記シリコン窒化膜
は低圧化学気相蒸着法を使用して５００−１０００Åの
厚さで形成できる。
化膜及びシリコン窒化膜を順次積層して形成することが
望ましい。上記パッド酸化膜は熱酸化法を使用して１０
０−２００Åの厚さで形成できる。上記シリコン窒化膜
は低圧化学気相蒸着法を使用して５００−１０００Åの
厚さで形成できる。
【００１１】上記酸化膜は熱酸化法を使用して５０−３
００Åの厚さに形成することが望ましい。
００Åの厚さに形成することが望ましい。
【００１２】上記ライナー層はシリコン窒化膜を使用し
て形成することが望ましい。この場合、上記シリコン窒
化膜ライナー層は低圧化学気相蒸着法を使用して４０−
２００Åの厚さで形成できる。そして、上記シリコン窒
化膜ライナー層の一部を除去する段階は乾式エッチング
工程を使用して行うことが望ましい。上記乾式エッチン
グ工程はＡｒ／ＣＨＦ3またはＡｒ／ＣＦ4／Ｏ2の混合
ガスをエッチングガスとして行うことが望ましい。上記
乾式エッチング工程を行った後にクリーニング工程を行
える。
て形成することが望ましい。この場合、上記シリコン窒
化膜ライナー層は低圧化学気相蒸着法を使用して４０−
２００Åの厚さで形成できる。そして、上記シリコン窒
化膜ライナー層の一部を除去する段階は乾式エッチング
工程を使用して行うことが望ましい。上記乾式エッチン
グ工程はＡｒ／ＣＨＦ3またはＡｒ／ＣＦ4／Ｏ2の混合
ガスをエッチングガスとして行うことが望ましい。上記
乾式エッチング工程を行った後にクリーニング工程を行
える。
【００１３】上記トレンチ素子分離膜は高密度プラズマ
酸化膜を使用して形成することが望ましい。この場合、
上記高密度プラズマ酸化膜はプラズマを利用した化学気
相蒸着法を使用して５０００−６０００Åの厚さで形成
できる。そして、上記高密度プラズマ酸化膜の形成後に
アニーリング工程を行うことが望ましい。
酸化膜を使用して形成することが望ましい。この場合、
上記高密度プラズマ酸化膜はプラズマを利用した化学気
相蒸着法を使用して５０００−６０００Åの厚さで形成
できる。そして、上記高密度プラズマ酸化膜の形成後に
アニーリング工程を行うことが望ましい。
【００１４】
【発明の実施の形態】以下、添付図面を参照して本発明
の望ましい実施例を詳細に説明する。次に説明される実
施例は多様な形態に変形でき、本発明の範囲が後述され
る実施例に限定されるものではない。本発明の実施例は
当業者に本発明をより完全に説明するために提供される
ものである。本発明の実施例を説明する図面において、
層や領域の厚さは明細書の明確性のために誇張されてお
り、図面上の同じ符号は同じ要素を示す。また、ある層
が他の層または基板の“上部”にあると記載された場
合、上記ある層が上記他の層または基板の上部に直接存
在する場合もあり、その間に第３の層が介在される場合
もある。
の望ましい実施例を詳細に説明する。次に説明される実
施例は多様な形態に変形でき、本発明の範囲が後述され
る実施例に限定されるものではない。本発明の実施例は
当業者に本発明をより完全に説明するために提供される
ものである。本発明の実施例を説明する図面において、
層や領域の厚さは明細書の明確性のために誇張されてお
り、図面上の同じ符号は同じ要素を示す。また、ある層
が他の層または基板の“上部”にあると記載された場
合、上記ある層が上記他の層または基板の上部に直接存
在する場合もあり、その間に第３の層が介在される場合
もある。
【００１５】図４ないし図７は、本発明によるトレンチ
素子分離方法を説明するために示した断面図である。
素子分離方法を説明するために示した断面図である。
【００１６】まず図４に示すように、シリコン基板のよ
うな半導体基板１００上にパッド酸化膜１１１及びシリ
コン窒化膜１１２よりなるトレンチエッチングマスク１
１０を形成する。上記トレンチエッチングマスク１１０
を形成するためには、まず半導体基板１００上に熱酸化
法を使用してパッド酸化膜１１１を形成する。パッド酸
化膜１１１の厚さは約１００−２００Åである。次にパ
ッド酸化膜１１１上に低圧化学気相蒸着（ＬＰＣＶＤ；
Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法を使用してシリコン窒化膜
１１２を形成する。シリコン窒化膜１１２の厚さは約５
００−１０００Åである。次いで、シリコン窒化膜１１
２上にフォトレジスト膜を形成した後、通常のフォトリ
ソグラフィー工程を利用した露光及び現像を行って半導
体基板の素子分離領域上のシリコン窒化膜１１２の表面
を露出させるフォトレジスト膜パターン（図示せず）を
形成する。そしてこのフォトレジスト膜パターンをエッ
チングマスクとしてシリコン窒化膜１１２及びパッド酸
化膜１１１の露出部分を除去して半導体基板１００の素
子分離領域を露出させるトレンチエッチングマスク１１
０を形成する。上記トレンチエッチングマスク１１０が
形成されれば、フォトレジスト膜パターンを除去する。
トレンチエッチングマスク１１０を形成した後には、こ
のトレンチエッチングマスク１１０を利用して半導体基
板１００の露出部分、すなわち素子分離領域をエッチン
グする。このエッチング工程は乾式エッチング方法を使
用して行い、形成されたトレンチの深さは約０.２５−
０.３５ｍである。
うな半導体基板１００上にパッド酸化膜１１１及びシリ
コン窒化膜１１２よりなるトレンチエッチングマスク１
１０を形成する。上記トレンチエッチングマスク１１０
を形成するためには、まず半導体基板１００上に熱酸化
法を使用してパッド酸化膜１１１を形成する。パッド酸
化膜１１１の厚さは約１００−２００Åである。次にパ
ッド酸化膜１１１上に低圧化学気相蒸着（ＬＰＣＶＤ；
Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法を使用してシリコン窒化膜
１１２を形成する。シリコン窒化膜１１２の厚さは約５
００−１０００Åである。次いで、シリコン窒化膜１１
２上にフォトレジスト膜を形成した後、通常のフォトリ
ソグラフィー工程を利用した露光及び現像を行って半導
体基板の素子分離領域上のシリコン窒化膜１１２の表面
を露出させるフォトレジスト膜パターン（図示せず）を
形成する。そしてこのフォトレジスト膜パターンをエッ
チングマスクとしてシリコン窒化膜１１２及びパッド酸
化膜１１１の露出部分を除去して半導体基板１００の素
子分離領域を露出させるトレンチエッチングマスク１１
０を形成する。上記トレンチエッチングマスク１１０が
形成されれば、フォトレジスト膜パターンを除去する。
トレンチエッチングマスク１１０を形成した後には、こ
のトレンチエッチングマスク１１０を利用して半導体基
板１００の露出部分、すなわち素子分離領域をエッチン
グする。このエッチング工程は乾式エッチング方法を使
用して行い、形成されたトレンチの深さは約０.２５−
０.３５ｍである。
【００１７】次に図５に示すように、トレンチの側壁及
び底部に酸化膜１２０を形成する。この酸化膜１２０は
トレンチ形成のためのエッチング工程時に発生した半導
体基板１００内の格子欠陥及び他の損傷を除去するため
のものであって、熱酸化法を使用して形成する。酸化膜
１２０の厚さは約５０−３００Åである。次にトレンチ
エッチングマスク１１０及び酸化膜１２０の全面にライ
ナー層１３０を蒸着する。このライナー層１３０は半導
体基板１００に加えられるストレスを緩和するためのも
のであって、シリコン窒化膜を使用して形成する。この
シリコン窒化膜ライナー層１３０は低圧化学気相蒸着法
を使用して形成でき、その厚さは約４０−２００Åであ
る。
び底部に酸化膜１２０を形成する。この酸化膜１２０は
トレンチ形成のためのエッチング工程時に発生した半導
体基板１００内の格子欠陥及び他の損傷を除去するため
のものであって、熱酸化法を使用して形成する。酸化膜
１２０の厚さは約５０−３００Åである。次にトレンチ
エッチングマスク１１０及び酸化膜１２０の全面にライ
ナー層１３０を蒸着する。このライナー層１３０は半導
体基板１００に加えられるストレスを緩和するためのも
のであって、シリコン窒化膜を使用して形成する。この
シリコン窒化膜ライナー層１３０は低圧化学気相蒸着法
を使用して形成でき、その厚さは約４０−２００Åであ
る。
【００１８】次に図６に示すように、トレンチエッチン
グマスク１１０と酸化膜１２０の境界部分（図面の
“Ｂ”部分）のシリコン窒化膜ライナー層（図５の１３
０）を除去する。このために、Ａｒ／ＣＨＦ3またはＡ
ｒ／ＣＦ4／Ｏ2の混合ガスをエッチングガスとして使用
した乾式エッチング工程を行う。上記乾式エッチング工
程を行えば、トレンチエッチングマスク１１０の上面及
びトレンチ底部の酸化膜１２０の表面が露出され、ただ
酸化膜１２０側壁上の第１シリコン窒化膜ライナー層１
３１及びトレンチエッチングマスク１１０側壁上の第２
シリコン窒化膜ライナー層１３２だけが残る。上述した
ように、第１シリコン窒化膜ライナー層１３１及び第２
シリコン窒化膜ライナー層１３２はトレンチエッチング
マスク１１０と酸化膜１２０の境界部分Ｂで完全に断絶
された状態となる。上記乾式エッチング工程を行った後
に、上記トレンチエッチングマスク１１０は少なくとも
約４００Å以上残す。上記乾式エッチング工程を行った
後にクリーニング工程を行ってエッチングによる凝縮物
を除去する。次に全面にトレンチ素子分離膜１４０を蒸
着してトレンチを埋立てる。トレンチ素子分離膜１４０
としてはフィリング（ｆｉｌｌｉｎｇ）特性に優れた高
密度プラズマ酸化膜を使用し、プラズマを利用した化学
気相蒸着（ＰＥＣＶＤ；Ｐｌａｓｍａ Ｅｎｈａｎｃｅ
ｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法を使用して約５０００−６０００Åの厚さに形成
する。トレンチ素子分離膜１４０を形成した後には約１
０５０℃の温度で約１時間アニーリング工程を行う。こ
のアニーリング工程は後続平坦化工程でトレンチ素子分
離膜１４０の過度なリセスを防止するために行う工程で
ある。
グマスク１１０と酸化膜１２０の境界部分（図面の
“Ｂ”部分）のシリコン窒化膜ライナー層（図５の１３
０）を除去する。このために、Ａｒ／ＣＨＦ3またはＡ
ｒ／ＣＦ4／Ｏ2の混合ガスをエッチングガスとして使用
した乾式エッチング工程を行う。上記乾式エッチング工
程を行えば、トレンチエッチングマスク１１０の上面及
びトレンチ底部の酸化膜１２０の表面が露出され、ただ
酸化膜１２０側壁上の第１シリコン窒化膜ライナー層１
３１及びトレンチエッチングマスク１１０側壁上の第２
シリコン窒化膜ライナー層１３２だけが残る。上述した
ように、第１シリコン窒化膜ライナー層１３１及び第２
シリコン窒化膜ライナー層１３２はトレンチエッチング
マスク１１０と酸化膜１２０の境界部分Ｂで完全に断絶
された状態となる。上記乾式エッチング工程を行った後
に、上記トレンチエッチングマスク１１０は少なくとも
約４００Å以上残す。上記乾式エッチング工程を行った
後にクリーニング工程を行ってエッチングによる凝縮物
を除去する。次に全面にトレンチ素子分離膜１４０を蒸
着してトレンチを埋立てる。トレンチ素子分離膜１４０
としてはフィリング（ｆｉｌｌｉｎｇ）特性に優れた高
密度プラズマ酸化膜を使用し、プラズマを利用した化学
気相蒸着（ＰＥＣＶＤ；Ｐｌａｓｍａ Ｅｎｈａｎｃｅ
ｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法を使用して約５０００−６０００Åの厚さに形成
する。トレンチ素子分離膜１４０を形成した後には約１
０５０℃の温度で約１時間アニーリング工程を行う。こ
のアニーリング工程は後続平坦化工程でトレンチ素子分
離膜１４０の過度なリセスを防止するために行う工程で
ある。
【００１９】次に上記第２シリコン窒化膜ライナー層１
３２をエッチング止め膜としてトレンチエッチングマス
ク１１０上のトレンチ素子分離膜１４０を除去する。そ
して湿式エッチング法を使用してトレンチエッチングマ
スク１１０のシリコン窒化膜１１２を除去する。この
時、第２シリコン窒化膜ライナー層１３２も共に除去さ
れる。この時、たとえシリコン窒化膜１１２及び第２シ
リコン窒化膜ライナー層１３２が完全に除去されても、
第１シリコン窒化膜ライナー層１３１が第２シリコン窒
化膜ライナー層１３２とは断絶されているので第１シリ
コン窒化膜ライナー層１３１はエッチングされず、よっ
て窪みまたは溝が生じない。上記シリコン窒化膜１１２
及び第２シリコン窒化膜ライナー層１３２を除去した後
には、湿式エッチング法を使用してパッド酸化膜１１１
を除去する。すると図７に示したように、窪みまたは溝
のないトレンチ素子分離領域が設けられる。
３２をエッチング止め膜としてトレンチエッチングマス
ク１１０上のトレンチ素子分離膜１４０を除去する。そ
して湿式エッチング法を使用してトレンチエッチングマ
スク１１０のシリコン窒化膜１１２を除去する。この
時、第２シリコン窒化膜ライナー層１３２も共に除去さ
れる。この時、たとえシリコン窒化膜１１２及び第２シ
リコン窒化膜ライナー層１３２が完全に除去されても、
第１シリコン窒化膜ライナー層１３１が第２シリコン窒
化膜ライナー層１３２とは断絶されているので第１シリ
コン窒化膜ライナー層１３１はエッチングされず、よっ
て窪みまたは溝が生じない。上記シリコン窒化膜１１２
及び第２シリコン窒化膜ライナー層１３２を除去した後
には、湿式エッチング法を使用してパッド酸化膜１１１
を除去する。すると図７に示したように、窪みまたは溝
のないトレンチ素子分離領域が設けられる。
【００２０】
【発明の効果】以上の説明のように、本発明によるトレ
ンチ素子分離方法によれば、トレンチ内壁のシリコン窒
化膜ライナー層とトレンチエッチングマスクの表面に位
置したシリコン窒化膜ライナー層とを相互分離させるこ
とによって、後続のトレンチエッチングマスクのシリコ
ン窒化膜除去時にトレンチ内壁のシリコン窒化膜ライナ
ー層がエッチングされず、これにより窪みまたは溝が生
じる現象を防止できる。
ンチ素子分離方法によれば、トレンチ内壁のシリコン窒
化膜ライナー層とトレンチエッチングマスクの表面に位
置したシリコン窒化膜ライナー層とを相互分離させるこ
とによって、後続のトレンチエッチングマスクのシリコ
ン窒化膜除去時にトレンチ内壁のシリコン窒化膜ライナ
ー層がエッチングされず、これにより窪みまたは溝が生
じる現象を防止できる。
【図１】 従来のトレンチ素子分離方法及びそれによる
問題点を説明するために示した断面図であって、第１の
段階を示す図である。
問題点を説明するために示した断面図であって、第１の
段階を示す図である。
【図２】 図１の次の段階を説明するための図である。
【図３】 図２の次の段階を説明するための図である。
【図４】 本発明によるトレンチ素子分離方法を説明す
るために示した断面図であって、第１の段階を示す図で
ある。
るために示した断面図であって、第１の段階を示す図で
ある。
【図５】 図４の次の段階を説明するための図である。
【図６】 図５の次の段階を説明するための図である。
【図７】 図６の次の段階を説明するための図である。
１００ 半導体基板 １１０ トレンチエッチングマスク １１１ パッド酸化膜 １１２ シリコン窒化膜 １２０ 酸化膜 １３０ ライナー層 １３１ 第１シリコン窒化膜ライナー層 １３２ 第２シリコン窒化膜ライナー層 １４０ トレンチ素子分離膜
Claims (13)
- 【請求項１】 半導体基板上に素子分離用トレンチエッ
チングマスクを形成する段階と、 上記トレンチエッチングマスクを利用して上記半導体基
板をエッチングして所定深さのトレンチを形成する段階
と、 上記トレンチの側壁及び底部に酸化膜を形成する段階
と、 上記トレンチエッチングマスク及び上記酸化膜の全面に
ライナー層を蒸着する段階と、 上記トレンチエッチングマスクと上記酸化膜境界部分の
ライナー層を除去する段階と、 上記ライナー層上にトレンチ素子分離膜で上記トレンチ
を埋立てる段階と、 上記半導体基板が露出されるように上記トレンチエッチ
ングマスク上の上記トレンチ素子分離膜、ライナー層及
びトレンチエッチングマスクを除去する段階とを含むこ
とを特徴とするトレンチ素子分離方法。 - 【請求項２】 上記トレンチエッチングマスクはパッド
酸化膜及びシリコン窒化膜を順次積層して形成すること
を特徴とする請求項１に記載のトレンチ素子分離方法。 - 【請求項３】 上記パッド酸化膜は熱酸化法を使用して
１００−２００Åの厚さに形成することを特徴とする請
求項２に記載のトレンチ素子分離方法。 - 【請求項４】 上記シリコン窒化膜は低圧化学気相蒸着
法を使用して５００−１０００Åの厚さに形成すること
を特徴とする請求項２に記載のトレンチ素子分離方法。 - 【請求項５】 上記酸化膜は熱酸化法を使用して５０−
３００Åの厚さに形成することを特徴とする請求項１に
記載のトレンチ素子分離方法。 - 【請求項６】 上記ライナー層はシリコン窒化膜を使用
して形成することを特徴とする請求項１に記載のトレン
チ素子分離方法。 - 【請求項７】 上記シリコン窒化膜ライナー層は低圧化
学気相蒸着法を使用して４０−２００Åの厚さに形成す
ることを特徴とする請求項６に記載のトレンチ素子分離
方法。 - 【請求項８】 上記シリコン窒化膜ライナー層の一部を
除去する段階は乾式エッチング工程を使用して行うこと
を特徴とする請求項６に記載のトレンチ素子分離方法。 - 【請求項９】 上記乾式エッチング工程はＡｒ／ＣＨＦ3
またはＡｒ／ＣＦ4／Ｏ2の混合ガスをエッチングガスと
して行うことを特徴とする請求項８に記載のトレンチ素
子分離方法。 - 【請求項１０】 上記乾式エッチング工程を行った後に
クリーニング工程を行うことを特徴とする請求項８に記
載のトレンチ素子分離方法。 - 【請求項１１】 上記トレンチ素子分離膜は高密度プラ
ズマ酸化膜を使用して形成することを特徴とする請求項
１に記載のトレンチ素子分離方法。 - 【請求項１２】 上記高密度プラズマ酸化膜はプラズマ
を利用した化学気相蒸着法を使用して５０００−６００
０Åの厚さに形成することを特徴とする請求項１１に記
載のトレンチ素子分離方法。 - 【請求項１３】 上記高密度プラズマ酸化膜の形成後に
アニーリング工程を行うことを特徴とする請求項１１に
記載のトレンチ素子分離方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-024884 | 2001-05-08 | ||
| KR10-2001-0024884A KR100403627B1 (ko) | 2001-05-08 | 2001-05-08 | 트랜치 소자분리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373935A true JP2002373935A (ja) | 2002-12-26 |
Family
ID=19709174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002130024A Pending JP2002373935A (ja) | 2001-05-08 | 2002-05-01 | トレンチ素子分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6682987B2 (ja) |
| JP (1) | JP2002373935A (ja) |
| KR (1) | KR100403627B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050130422A1 (en) * | 2003-12-12 | 2005-06-16 | 3M Innovative Properties Company | Method for patterning films |
| KR100607351B1 (ko) * | 2005-03-10 | 2006-07-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100637692B1 (ko) * | 2005-06-27 | 2006-10-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100731097B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체소자의 격리막 및 그의 형성방법 |
| JP2010027904A (ja) * | 2008-07-22 | 2010-02-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR101821413B1 (ko) * | 2011-09-26 | 2018-01-24 | 매그나칩 반도체 유한회사 | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 |
| CN111540677B (zh) * | 2020-05-28 | 2023-03-21 | 绍兴同芯成集成电路有限公司 | 一种三层阶梯状沟槽晶体管的制造工艺 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214889A (ja) * | 1997-01-21 | 1998-08-11 | Siemens Ag | シャロートレンチアイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法、サブミクロンの集積回路デバイス用のシャロートレンチアイソレーション構造及び結晶質窒化珪素被膜 |
| JPH10214886A (ja) * | 1997-01-28 | 1998-08-11 | Internatl Business Mach Corp <Ibm> | シリコン基板に分離領域を形成する方法および分離領域の構造 |
| KR20000020911A (ko) * | 1998-09-24 | 2000-04-15 | 윤종용 | 스페이서로 보호되는 박막의 질화막 라이너를 갖는 트렌치 소자분리방법 및 구조 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015602A (ko) * | 1997-08-07 | 1999-03-05 | 윤종용 | 질화막 스페이서를 이용한 트랜치 소자분리방법 |
| US6194283B1 (en) * | 1997-10-29 | 2001-02-27 | Advanced Micro Devices, Inc. | High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers |
| TW396520B (en) * | 1998-10-30 | 2000-07-01 | United Microelectronics Corp | Process for shallow trench isolation |
| US6391784B1 (en) * | 1999-07-21 | 2002-05-21 | Advanced Micro Devices, Inc. | Spacer-assisted ultranarrow shallow trench isolation formation |
| KR100674896B1 (ko) * | 2000-07-26 | 2007-01-26 | 삼성전자주식회사 | 반도체 집적회로의 트렌치 소자 분리 방법 |
-
2001
- 2001-05-08 KR KR10-2001-0024884A patent/KR100403627B1/ko not_active IP Right Cessation
-
2002
- 2002-02-21 US US10/080,247 patent/US6682987B2/en not_active Expired - Lifetime
- 2002-05-01 JP JP2002130024A patent/JP2002373935A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214889A (ja) * | 1997-01-21 | 1998-08-11 | Siemens Ag | シャロートレンチアイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法、サブミクロンの集積回路デバイス用のシャロートレンチアイソレーション構造及び結晶質窒化珪素被膜 |
| JPH10214886A (ja) * | 1997-01-28 | 1998-08-11 | Internatl Business Mach Corp <Ibm> | シリコン基板に分離領域を形成する方法および分離領域の構造 |
| KR20000020911A (ko) * | 1998-09-24 | 2000-04-15 | 윤종용 | 스페이서로 보호되는 박막의 질화막 라이너를 갖는 트렌치 소자분리방법 및 구조 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6682987B2 (en) | 2004-01-27 |
| KR20020085390A (ko) | 2002-11-16 |
| KR100403627B1 (ko) | 2003-10-30 |
| US20020167067A1 (en) | 2002-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683354B2 (en) | Semiconductor device having trench isolation layer and a method of forming the same | |
| JPH11233612A (ja) | 半導体装置のトレンチ隔離形成方法 | |
| JP2002246460A (ja) | 浅いトレンチアイソレーション構造を有する半導体装置及びその製造方法 | |
| JPH10199969A (ja) | トレンチ隔離構造を持つ半導体装置の製造方法 | |
| JP3539483B2 (ja) | 半導体装置の製造方法 | |
| JP4637442B2 (ja) | 素子分離膜形成方法及びこれを利用した半導体装置の製造方法 | |
| JPH10144785A (ja) | 半導体装置及びその素子分離方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| JP2002373935A (ja) | トレンチ素子分離方法 | |
| US6124184A (en) | Method for forming isolation region of semiconductor device | |
| US6180492B1 (en) | Method of forming a liner for shallow trench isolation | |
| JP2006190937A (ja) | 半導体素子の素子分離膜形成方法 | |
| KR100649872B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
| KR100613372B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| JP3844896B2 (ja) | 半導体素子の隔離構造及びその形成方法 | |
| JPH11195701A (ja) | 半導体装置及びその製造方法 | |
| JP2004063514A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR20050052006A (ko) | 트렌치형 소자분리막을 갖는 반도체 소자 및 그 제조 방법 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR100459693B1 (ko) | 반도체 장치의 트렌치 소자분리방법 | |
| KR20000021301A (ko) | 트렌치 아이솔레이션 형성 방법 | |
| KR19990057375A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS6276654A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100204 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100304 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100309 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |