JP2010027904A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010027904A
JP2010027904A JP2008188489A JP2008188489A JP2010027904A JP 2010027904 A JP2010027904 A JP 2010027904A JP 2008188489 A JP2008188489 A JP 2008188489A JP 2008188489 A JP2008188489 A JP 2008188489A JP 2010027904 A JP2010027904 A JP 2010027904A
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
trench
sod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008188489A
Other languages
English (en)
Inventor
Toshiya Nakamori
俊也 中森
Yutaka Kujirai
裕 鯨井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008188489A priority Critical patent/JP2010027904A/ja
Priority to US12/497,315 priority patent/US8173515B2/en
Publication of JP2010027904A publication Critical patent/JP2010027904A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Abstract

【課題】固定電荷等の影響がなく電気的特性の優れた良質なＳＯＤ単層膜を備えた、微細ＬＳＩプロセス用の素子分離領域を備えた半導体装置を提供する。
【解決手段】半導体基板内のトレンチの内壁上に酸化膜およびライナー膜を形成する膜形成工程と、トレンチ内にＳＯＤ膜を埋設して熱処理を行う工程と、ＳＯＤ膜と接するライナー膜の一部を除去してＳＯＤ膜の一部を露出させる除去工程と、ＳＯＤ膜に対して熱処理を行う熱処理工程と、トレンチ内に絶縁膜を埋設させることにより素子分離領域を形成する埋設工程と、を有する半導体装置の製造方法。
【選択図】図１１

Description

本発明は、素子分離領域を備えた半導体装置の製造方法に関する。
従来から、半導体装置を構成する複数の素子間の分離に素子分離領域が用いられている。この素子分離領域としては、トレンチを設けた後、このトレンチ内に絶縁材料を埋設したＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造のものが知られている。
このＳＴＩ構造の素子分離領域において、トレンチ内に絶縁材料を埋設する方法の検討が行なわれている。
特許文献１（特開２００８−１０７２４号公報）には、トレンチ内にＨＤＰ法（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｍｅｔｈｏｄ；高密度プラズマ法）を用いた酸化膜（以下、「ＨＤＰ酸化膜」と記載する）を埋設する方法が開示されている。
特許文献２（特開２００６−２６９７８９号公報）には、ＨＤＰ酸化膜／ＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）膜のハイブリッド構造を有する素子分離領域が開示されている。
しかしながら、６０ｎｍ以下の微細ＬＳＩプロセスにおいては、トレンチ内にボイドの無いＨＤＰ酸化膜を形成することは非常に困難である。また、トレンチ内にボイドがあるＨＤＰ酸化膜を埋設させた状態で、ゲート電極材料であるポリシリコンを堆積すると、このボイド内にもポリシリコンが入り込み、ゲート電極材料の加工時にも、ボイド内のポリシリコンは残留することとなる。このため、このボイド内に残留したポリシリコンにより、ゲートショート不良が発生してしまう。
そこで、微細ＬＳＩプロセスにおいては、埋設性の高いＳＯＤ単層膜が必要となる。非特許文献１（Ｊ．Ｈ．Ｈｅｏ ｅｔ ａｌ．，“Ｔｈｅ Ｐ−ＳＯＧ Ｆｉｌｌｉｎｇ Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｓｕｂ−７０ｎｍ Ｄｅｖｉｃｅ，”２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）には、埋設性の高いＳＯＤ単層膜の形成方法が開示されている。
特開２００８−１０７２４号公報 特開２００６−２６９７８９号公報 Ｊ．Ｈ．Ｈｅｏ ｅｔ ａｌ．，“Ｔｈｅ Ｐ−ＳＯＧ Ｆｉｌｌｉｎｇ Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｓｕｂ−７０ｎｍ Ｄｅｖｉｃｅ，”２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ
しかしながら、上述した従来の製造方法では、素子分離領域の幅が小さくＳＯＤ膜の改質時に体積収縮が起こりにくいため、ＳＯＤ膜の緻密化が不十分となってしまうことを本願発明者らは発見した。このように緻密化が不十分なＳＯＤ膜はエッチング耐性が低いため、後の工程でシリコン酸化膜をウエットエッチングする際に、ＳＯＤ膜内に空隙が生じる場合がある。この場合、後の工程でゲート電極材料であるポリシリコンを堆積させる際に、この空隙内にポリシリコンが入り込み、ゲート電極材料の加工時にも除去されずに空隙内に残留してゲートショート不良の原因となる問題がある。また、固定電荷等の影響が生じるなど、ＳＯＤ膜の電気的特性が低下する場合がある。
本発明の一実施形態は、
半導体基板上にマスクパターンを形成する工程と、
前記マスクパターンをマスクに用いて、前記半導体基板をエッチングすることによりトレンチを形成する工程と、
前記トレンチの内壁上に酸化膜を形成する工程と、
前記トレンチの内壁上の酸化膜を覆うようにライナー膜を形成する膜形成工程と、
前記トレンチ内にＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ）酸化膜を埋設する工程と、
前記マスクパターンと、前記ＳＯＤ酸化膜に接するライナー膜の一部と、を除去して前記ＳＯＤ酸化膜の一部を露出すると共に、前記トレンチ内に空隙を形成する除去工程と、
前記ＳＯＤ酸化膜に対して熱処理を行う熱処理工程と、
前記トレンチ内の空隙に絶縁膜を埋設することにより素子分離領域を形成する埋設工程と、
を有する半導体装置の製造方法に関する。
また、本発明の他の実施形態は、
半導体基板上にマスク膜を形成する工程と、
前記マスク膜をパターニングすることによってマスクパターンを形成する工程と、
前記マスクパターンをマスクに用いて、前記半導体基板をエッチングすることによりトレンチを形成する工程と、
前記トレンチの内壁を熱酸化することにより酸化膜を形成する工程と、
前記トレンチの内壁上の酸化膜を覆うようにライナー膜を形成する膜形成工程と、
全面にＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ）膜を堆積させた後、熱処理を行うことによってＳＯＤ酸化膜とする工程と、
下記工程（１）または（２）によって前記ＳＯＤ酸化膜を加工することにより前記トレンチ内に所定の高さのＳＯＤ酸化膜を形成する工程と、
（１）前記マスクパターンをストッパに用いて前記ＳＯＤ酸化膜に対してＣＭＰ処理を行なった後、前記ＳＯＤ酸化膜のエッチングバックを行う工程、
（２）前記ＳＯＤ酸化膜のエッチングバックを行う工程、
前記マスクパターンと、前記ＳＯＤ酸化膜に接するライナー膜の一部と、を除去して前記ＳＯＤ酸化膜の一部を露出すると共に、前記トレンチ内に空隙を形成する除去工程と、
前記ＳＯＤ酸化膜に対して熱処理を行う熱処理工程と、
前記トレンチ内の空隙に絶縁膜を埋設することにより素子分離領域を形成する埋設工程と、
を有する半導体装置の製造方法に関する。
本発明の他の実施形態は、
半導体基板内にトレンチを形成する工程と、
前記トレンチの内壁上に酸化膜を形成する工程と、
前記トレンチの内壁上の酸化膜を覆うようにライナー膜を形成する膜形成工程と、
前記トレンチ内にＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ）酸化膜を埋設する工程と、
前記ＳＯＤ酸化膜と接するライナー膜の一部を除去して前記ＳＯＤ酸化膜の一部を露出すると共に、前記トレンチ内に空隙を形成する除去工程と、
前記ＳＯＤ酸化膜に対して熱処理を行う熱処理工程と、
前記トレンチ内の空隙に絶縁膜を埋設することにより素子分離領域を形成する埋設工程と、
を有する半導体装置の製造方法に関する。
なお、本明細書において、「ＳＯＤ酸化膜」とは、スピンコーティング法またはスプレーコーティング法などの回転塗布法により、誘電体材料を含有する溶液を塗布してＳＯＤ膜を得た後、熱処理を行うことによって、このＳＯＤ膜を酸化した膜のことを表わす。
上記各実施形態では、ライナー膜が除去されたことにより、ＳＯＤ酸化膜の一部の側面が露出してその表面積が増加するため、熱処理によるＳＯＤ酸化膜の緻密化を促進させることができる。この結果、素子分離領域内に生じた空隙にゲート電極材料であるポリシリコンが入り込み、ゲート電極材料の加工時に除去されずに残ることによるゲートショート不良を低減することができる。また、ＳＯＤ酸化膜の緻密化を促進することにより、固定電荷等の影響がなく電気的特性の優れた良質な膜とすることができる。
エッチング耐性に優れエッチング時に空隙が生じることがなく、また、固定電荷等の影響がなく電気的特性の優れたＳＯＤ酸化膜を有する、素子分離領域を備えた半導体装置を提供することができる。
以下に、図面を参照して、半導体装置の製造方法を説明する。なお、これらの実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの具体例に何ら限定されるものではない。
（第１実施例）
まず、図１に示すように、シリコン基板５上にパッド酸化膜としてシリコン熱酸化膜３を形成し、その後、シリコン酸化膜３上にフィールド形成時にハードマスクとなるシリコン窒化膜６を形成する。このシリコン酸化膜３の膜厚は例えば５ｎｍ〜１５ｎｍであり、好ましくは９ｎｍである。シリコン窒化膜６の膜厚は例えば５０ｍ〜２００ｎｍであり、好ましくは１２０ｎｍである。
次に、図２に示すように、通常のリソグラフィプロセスによってシリコン窒化膜６およびパッド酸化膜３を加工して、シリコンエッチング時のハードマスクを形成する。このとき、オーバーエッチングが行われるため、シリコン基板５も若干エッチングされる。
次に、図３に示すように、シリコン窒化膜６をハードマスクとしてシリコン基板５に深さ約２００ｎｍのＳＴＩ用トレンチ７を形成する。このとき、シリコン窒化膜６の上面が４０ｎｍ程度エッチングされる。その後、熱酸化によって、ＳＴＩトレンチ７の側面および底面にシリコン熱酸化膜３を形成する。このシリコン酸化膜３の膜厚は例えば３〜１５ｎｍであり、好ましくは８ｎｍである。このとき、ハードマスクであるシリコン窒化膜６も３ｎｍ程度、酸化される。
次に、図４に示すように、ハードマスクであるシリコン窒化膜６上のシリコン酸化膜３をウエットエッチングにより除去する。この理由は、熱リン酸でウエットエッチングを行うことによってハードマスクであるシリコン窒化膜６を除去する際に側面のシリコン酸化膜３が残り、汚染となってしまうのを防ぐためである。このとき、ＳＴＩトレンチ７の側面および底面のシリコン酸化膜３も若干エッチングされるが、十分な膜厚を有しているため残存させることができる。
次に、図５に示すように、ＳＴＩトレンチ７およびシリコン窒化膜６を覆うようにライナー窒化膜４を形成する。このライナー窒化膜４は、ハードマスクであるシリコン窒化膜６の除去時に熱リン酸によってエッチングされるために十分な膜厚を有している必要がある。ライナー窒化膜４の厚さは例えば、３〜１５ｎｍであり、好ましくは８ｎｍである。
次に、図６に示すように、スピンコーティングまたはスプレーコーティング法を用いてポリシラザン膜（ＳＯＤ膜に相当する）を形成する。その後、ポリシラザン膜が形成されたシリコン基板５を１５０℃のホットプレート上で約３分間ベークすることにより、溶液中の溶媒を揮発させる。続いて、４００℃〜１１００℃の水蒸気雰囲気中で熱処理を行う。この熱処理によってポリシラザン膜中のＳｉ−Ｎ結合のほとんどがＳｉ−Ｏ結合に置換され、ＳＯＤ酸化膜１（シリコン酸化膜に相当する）が得られるが、反応は表面から起こるため、ＳＴＩトレンチ７内部のＳＯＤ酸化膜１では緻密化が不十分である。
次に、図７に示すように、ハードマスクであるシリコン窒化膜６をストッパとして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）プロセスによりＳＯＤ酸化膜１を研磨して、ＳＴＩトレンチ７にＳＯＤ酸化膜１を残存させる。
続いて、図８に示すように、ウエットエッチングまたはドライエッチングにより、ＳＴＩトレンチ７内において所望の高さまでシリコン酸化膜（ＳＯＤ膜）１をエッチバックする。なお、他の実施例においては、ＣＭＰを行わずにウエットエッチングまたはドライエッチングのみでＳＯＤ酸化膜１をエッチバックしてもよく、ＣＭＰ後またはエッチバック後に、更に熱処理を行うことによってＳＯＤ酸化膜１の緻密化を行ってもよい。
次に、図９に示すように、ハードマスクであるシリコン窒化膜６を除去するため熱リン酸によるウエットエッチングを行う。このとき、ライナー窒化膜４は十分厚いため、熱リン酸が入り込んでエッチングされる。例えば、熱リン酸の温度は１４０℃、ウエットエッチング時間は９０分であり、このときライナー窒化膜４はＳＴＩトレンチ７の上端部より約１５０ｎｍ、エッチングされる。本実施例では、ハードマスクであるシリコン窒化膜６とライナー窒化膜４を同時に熱リン酸によって除去しているが、リセス量を調整するためにライナー膜４の除去は別途行なってもよい。本発明の適応可能なライナー膜４のリセス量は、ＡＬＤ−ＳｉＮによって埋め戻すことが可能な範囲の深さであり、アスペクト比１０程度の深さまでライナー膜４を除去することができる。
次に、７００℃〜１１００℃の窒素雰囲気中で６０分間熱処理を行う。このとき、ライナー窒化膜４がリセスしているためＳＴＩ側壁のＳＯＤ酸化膜１が露出しており、表面積が増加しているため、熱処理によるＳＯＤ酸化膜１の緻密化が促進される。その結果、ウエットエッチング液、例えば、ＢＨＦ（Ｂｕｆｆｅｒｅｄ ＨＦ）によるエッチングレートを、従来のものに対して約５０％低減することができる。
次に、図１０および図１１に示すように、ライナー窒化膜４のリセスを埋設するためにＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ；原子層堆積法）法により、ＳｉＮ膜２を堆積後、エッチバックする。これにより、リセスしていた部分が埋め戻されるため、段差が少なくなりゲート間ショートの不良を低減することができる。
本実施例では、ライナー膜４をＳＴＩトレンチ７の上部よりもリセスさせた状態で熱処理を行う。このようにライナー膜４が除去されたことにより、ＳＯＤ酸化膜１の一部の側面が露出してその表面積が増加するため、熱処理によるＳＯＤ酸化膜１の緻密化を促進させることができる。また、この熱処理後にカバレッジ性の高い絶縁膜、例えば、ＡＬＤ （Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）−ＳｉＮを堆積、エッチバックを行うことでリセス部を埋設することができる。この結果、素子分離領域内に生じた空隙にゲート電極材料が入り込み、後の加工工程においてゲート電極材料が除去されずに残ることによるゲートショート不良を低減することができる。また、ＳＯＤ酸化膜１の緻密化が進むことにより、固定電荷等の影響がなく電気的特性の優れた良質なシリコン酸化膜とすることができる。
（第２実施例）
上記第１実施例では、ＳＯＤ酸化膜１の最終的な熱処理を、窒素雰囲気中で行っている。ここで、電気的特性面から考えると、ＳＯＤ酸化膜１中の固定電荷等の対策として熱処理は水蒸気雰囲気中で行った方が良い。しかし、第１実施例の図９のように、ライナー膜４をリセスした状態でＳＯＤ酸化膜１の水蒸気酸化を行なった場合、シリコン基板５が酸化されてしまうという問題が生じる。そこで、以下の第２実施例では、シリコン基板５の酸化を抑制するためにライナー膜４の構造を変えた半導体装置の製造方法を説明する。
第１実施例の図２〜４と同様に、ＳＴＩトレンチ７を形成、内壁酸化を行い、ハードマスクであるシリコン窒化膜６上のシリコン酸化膜３をウエットエッチングによって除去する。この後、図１２に示すように、ＳＴＩトレンチ７およびシリコン窒化膜６を覆うように酸化を抑制するためのライナー窒化膜４ａを形成する。このライナー窒化膜４ａは、熱リン酸が入り込み、かつエッチングされない厚さとすることが好ましく、例えば１ｎｍ〜４ｎｍであり、好ましくは３ｎｍである。
次に、図１３に示すように、熱リン酸処理時にライナー窒化膜４ａを保護するため、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってシリコン酸化膜３（ライナー膜の一部に相当する）を形成する。このシリコン酸化膜３の厚さは例えば３〜８ｎｍであり、好ましくは５ｎｍである。
次に、図１４に示すように、熱リン酸によってリセスが形成されるために十分に厚いライナー窒化膜４ｂを形成する。このライナー膜４ｂの膜厚は第１実施例と同様に、例えば８ｎｍとすることができる。
次に、図１５に示すように、スピンコーティングまたはスプレーコーティング法を用いてポリシラザン膜（ＳＯＤ膜に相当する）を形成する。次に、第１実施例と同様、１５０℃のホットプレート上で約３分間、ベークした後、４００℃〜１１００℃の水蒸気雰囲気中で熱処理を行い、ＳＯＤ酸化膜１（シリコン酸化膜に相当する）を形成する。
次に、図１６に示すように、ライナー窒化膜４ｂをストッパとして、ＣＭＰプロセスによりＳＯＤ酸化膜１を研磨してＳＴＩトレンチ７内にのみＳＯＤ酸化膜１を残存させる。続いて、図１７に示すように、ＳＯＤ酸化膜１をエッチバックする。このエッチバックの方法は、第１実施例と同様の方法を用いることができる。
次に、図１８および図１９に示すように、厚いライナー窒化膜４ｂおよびＣＶＤによるシリコン酸化膜３をウエットエッチングによって除去する。
次に、図２０に示すように、熱リン酸によるウエットエッチングを行い、ハードマスクであるシリコン窒化膜６および厚いライナー窒化膜４ｂを除去する。このエッチングの方法は第１実施例と同様の方法を用いることができる。続いて、８００〜１０００℃の水蒸気雰囲気中で熱処理を行う。この時間は、例えば３０〜６０分である。
最後に図２１および図２２に示すように、ライナー窒化膜のリセスを埋設するためにＡＬＤ−ＳｉＮを堆積後、エッチバックする。
本実施例では、ライナー膜を含む構造がシリコン窒化膜（厚）／シリコン酸化膜／シリコン窒化膜（薄）の積層構造になっている。このシリコン窒化膜（厚）はエッチング液が入り込みリセスする厚さであり、シリコン窒化膜（薄）はエッチング液が入り込まない厚さとなるように形成する。このため、酸化雰囲気中でのポリシラザン膜の熱処理時にシリコン基板が酸化されるのを防止することができる。この結果、より効果的にポリシラザン膜の緻密化を行うことができ、より電気的特性の優れた良質なシリコン酸化膜とすることができる。
（第３実施例）
図２３は、素子分離領域を備えたＤＲＡＭのメモリセル部を表わす平面図である。図２３において、半導体基板上には、複数の活性領域２０４が規則正しく配置されている。これらの活性領域２０４は素子分離領域２０３により区画されている。これらの素子分離領域２０３は、上記第１実施例や第２実施例などの方法により形成されている。
また、この活性領域２０４と交差するように複数のワード線２０６が形成されている。また、活性領域２０４のワード線で覆われていない領域にはリン等の不純物がイオン注入されており、拡散層領域を形成している。この拡散層領域は、トランジスタのソース・ドレイン領域として機能する。
また、図２３の破線Ｃで囲んだ部分が１つのトランジスタを形成している。また、他の活性領域２０４についても同様である。なお、本実施例では、図２３に示したようにワード線２０６と活性領域２０４が斜めに交差するようなレイアウトとなっているが、ワード線２０６と活性領域２０４が直交するレイアウトすることもでき、この場合であっても製造工程において何ら不具合は生じない。
各活性領域２０４の中央部には、第１コンタクトプラグ２０７が設けられ、活性領域２０４表面の拡散層領域と接触している。また、各活性領域２０４の両端には、第２コンタクトプラグ２０８、２０９が設けられ、活性領域２０４表面の拡散層領域と接触している。第１及び２コンタクトプラグ２０７、２０８、２０９については、説明のため異なる項目番号としたが、実際の製造に際しては同時に形成することが可能である。
また、このレイアウトでは、メモリセルを高密度に配置するために、隣接する２つのトランジスタにおいて、１つの第１コンタクトプラグ２０７を共有するように配置されている。
後の工程において、第１コンタクトプラグ２０７と接触し、ワード線２０６と直交する、Ｇ−Ｇ’線で示した方向に配線層（図示せず）が形成される。この配線層はＤＲＡＭのビット線として機能する。また、第２コンタクトプラグ２０８、２０９にはそれぞれ、キャパシタ素子（図示せず）が接続される。
完成したＤＲＡＭのメモリセル断面図を図２４に示す。図２４は、図２３のＥ−Ｅ’部における断面に対応している。図２４で、２００は半導体基板、２０１は電界効果型トランジスタで、詳細な構造は先に説明したので省略する。また、２０６はワード線である。
活性領域２０４の表面部分には拡散層領域２０５が形成されており、第１及び第２コンタクトプラグ２０７、２０８、２０９と接触している。この第１及び第２コンタクトプラグ２０７、２０８、２０９の材料としては、リンを導入した多結晶シリコンを用いることができる。２１０はトランジスタ上に設けられた層間絶縁膜である。第１コンタクトプラグ２０７は、第１コンタクトプラグ２１１を介して、ビット線として機能する配線層２１２に接続している。配線層２１２の材料としてはタングステンを用いることができる。
また、第２コンタクトプラグ２０８と２０９はそれぞれ、第２コンタクトプラグ２１５、２１４を介してキャパシタ素子２１７と接続している。２１３、２１６、２１８は、それぞれ各配線間を絶縁するための層間絶縁膜である。キャパシタ素子２１７は、公知の手段により、２つの電極間に酸化ハフニウム（ＨｆＯ）等の絶縁膜を挟んで形成されている。２１９はアルミ等を用いて形成された、上層に位置する配線層で、２２０は表面保護膜である。
トランジスタ２０１をオン状態にすることで、キャパシタ素子２１７に蓄積した電荷の有無の判定を、ビット線（配線層２１２）を介して行うことができ、情報の記憶動作を行うことが可能なＤＲＡＭのメモリセルとして動作させることができる。
本実施例の半導体装置は、第１又は第２実施例のようにして素子分離領域を形成した後、素子分離領域間の半導体基板内及びこの上にメモリセルを形成することによって形成することができる。また、このメモリセルは、半導体基板内及びこの上に電界効果型トランジスタを形成する工程と、電界効果型トランジスタのソースおよびドレイン領域のうち何れか一方と電気的に接続されるようにキャパシタを形成する工程と、によって形成することができる。電界効果型トランジスタおよびキャパシタは、公知の方法を用いて形成することができる。
第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第１実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第２実施例の半導体装置の製造方法の一工程を表わす図面である。 第３実施例の半導体装置を表わす図面である。 第３実施例の半導体装置を表わす図面である。
符号の説明
１ ＳＯＤ酸化膜
２ ＳｉＮ膜
３ ＳｉＯ2膜
４、４ａ、４ｂ ＳｉＮ膜
５ シリコン半導体基板
６ ＳｉＮ膜
７ トレンチ
２０３ 素子分離領域
２０４ 活性領域
２０５ ソース・ドレイン領域用の不純物拡散層
２０６ ゲートトレンチ
２０７、２１１ 第１コンタクトプラグ
２０８，２０９、２１４、２１５ 第２コンタクトプラグ
２１０、２１３、２１６、２１８ 層間絶縁膜
２１２ 配線層
２１７ キャパシター素子
２１９ 配線層
２２０ 表面保護膜

Claims (11)

  1. 半導体基板上にマスクパターンを形成する工程と、
    前記マスクパターンをマスクに用いて、前記半導体基板をエッチングすることによりトレンチを形成する工程と、
    前記トレンチの内壁上に酸化膜を形成する工程と、
    前記トレンチの内壁上の酸化膜を覆うようにライナー膜を形成する膜形成工程と、
    前記トレンチ内にＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ）酸化膜を埋設する工程と、
    前記マスクパターンと、前記ＳＯＤ酸化膜に接するライナー膜の一部と、を除去して前記ＳＯＤ酸化膜の一部を露出すると共に、前記トレンチ内に空隙を形成する除去工程と、
    前記ＳＯＤ酸化膜に対して熱処理を行う熱処理工程と、
    前記トレンチ内の空隙に絶縁膜を埋設することにより素子分離領域を形成する埋設工程と、
    を有する半導体装置の製造方法。
  2. 半導体基板上にマスク膜を形成する工程と、
    前記マスク膜をパターニングすることによってマスクパターンを形成する工程と、
    前記マスクパターンをマスクに用いて、前記半導体基板をエッチングすることによりトレンチを形成する工程と、
    前記トレンチの内壁を熱酸化することにより酸化膜を形成する工程と、
    前記トレンチの内壁上の酸化膜を覆うようにライナー膜を形成する膜形成工程と、
    全面にＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ）膜を堆積させた後、熱処理を行うことによってＳＯＤ酸化膜とする工程と、
    下記工程（１）または（２）によって前記ＳＯＤ酸化膜を加工することにより前記トレンチ内に所定の高さのＳＯＤ酸化膜を形成する工程と、
    （１）前記マスクパターンをストッパに用いて前記ＳＯＤ酸化膜に対してＣＭＰ処理を行なった後、前記ＳＯＤ酸化膜のエッチングバックを行う工程、
    （２）前記ＳＯＤ酸化膜のエッチングバックを行う工程、
    前記マスクパターンと、前記ＳＯＤ酸化膜に接するライナー膜の一部と、を除去して前記ＳＯＤ酸化膜の一部を露出すると共に、前記トレンチ内に空隙を形成する除去工程と、
    前記ＳＯＤ酸化膜に対して熱処理を行う熱処理工程と、
    前記トレンチ内の空隙に絶縁膜を埋設することにより素子分離領域を形成する埋設工程と、
    を有する半導体装置の製造方法。
  3. 半導体基板内にトレンチを形成する工程と、
    前記トレンチの内壁上に酸化膜を形成する工程と、
    前記トレンチの内壁上の酸化膜を覆うようにライナー膜を形成する膜形成工程と、
    前記トレンチ内にＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ）酸化膜を埋設する工程と、
    前記ＳＯＤ酸化膜と接するライナー膜の一部を除去して前記ＳＯＤ酸化膜の一部を露出すると共に、前記トレンチ内に空隙を形成する除去工程と、
    前記ＳＯＤ酸化膜に対して熱処理を行う熱処理工程と、
    前記トレンチ内の空隙に絶縁膜を埋設することにより素子分離領域を形成する埋設工程と、
    を有する半導体装置の製造方法。
  4. 前記ライナー膜が、シリコン窒化膜であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. 前記ライナー膜の膜厚が３〜１５ｎｍであることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記熱処理工程を、７００〜１１００℃の窒素雰囲気中で３０〜６０分間、行うことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記膜形成工程において、
    前記ライナー膜として、前記半導体基板側から順に第１のシリコン窒化膜、シリコン酸化膜および第２のシリコン窒化膜を形成し、
    前記除去工程において、
    前記ＳＯＤ酸化膜と接するライナー膜として第２のシリコン窒化膜の一部を除去することを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  8. 第１のシリコン窒化膜の膜厚が１〜４ｎｍであり、第２のシリコン窒化膜の膜厚が３〜１５ｎｍであることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記熱処理工程を、８００〜１０００℃の水蒸気雰囲気中で３０〜６０分間、行うことを特徴とする請求項７又は８に記載の半導体装置の製造方法。
  10. 前記埋設工程において、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ）により前記絶縁膜の埋設を行うことを特徴とする請求項１〜９の何れか１項に記載の半導体装置の製造方法。
  11. 前記埋設工程の後に更に、
    前記素子分離領域間の半導体基板内及びこの上に電界効果型トランジスタを形成する工程と、
    前記電界効果型トランジスタのソース領域およびドレイン領域のうち何れか一方と電気的に接続するようにキャパシタを形成する工程と、
    を有することを特徴とする請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
JP2008188489A 2008-07-22 2008-07-22 半導体装置の製造方法 Ceased JP2010027904A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008188489A JP2010027904A (ja) 2008-07-22 2008-07-22 半導体装置の製造方法
US12/497,315 US8173515B2 (en) 2008-07-22 2009-07-02 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008188489A JP2010027904A (ja) 2008-07-22 2008-07-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010027904A true JP2010027904A (ja) 2010-02-04

Family

ID=41569022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008188489A Ceased JP2010027904A (ja) 2008-07-22 2008-07-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8173515B2 (ja)
JP (1) JP2010027904A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
KR20110003191A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 소자 분리막 및 반도체 소자의 형성 방법
US20110014726A1 (en) * 2009-07-20 2011-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
KR20120091567A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 소자 분리막 구조물 형성 방법
US8673738B2 (en) * 2012-06-25 2014-03-18 International Business Machines Corporation Shallow trench isolation structures
US9012282B2 (en) * 2013-03-13 2015-04-21 Macronix International Co., Inc. Self-aligned liner method of avoiding PL gate damage
US20150087134A1 (en) * 2013-09-20 2015-03-26 Globalfoundries Inc. Semiconductor isolation region uniformity
ES2901500T3 (es) 2017-07-14 2022-03-22 Behr Hella Thermocontrol Gmbh Dispositivo de visualización con un sistema de sensores de proximidad de funcionamiento óptico integrado
KR20230069477A (ko) * 2021-11-12 2023-05-19 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221058A (ja) * 1994-01-31 1995-08-18 Sony Corp 平坦化方法および研磨装置
JPH0846029A (ja) * 1994-06-29 1996-02-16 Internatl Business Mach Corp <Ibm> 分離部材を形成する方法
JP2004179614A (ja) * 2002-10-02 2004-06-24 Toshiba Corp 半導体装置の製造方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
JP2007005438A (ja) * 2005-06-22 2007-01-11 Toshiba Corp 半導体装置の製造方法
JP2007220739A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法
JP2007258266A (ja) * 2006-03-20 2007-10-04 Fujitsu Ltd 半導体装置の製造方法
KR100843246B1 (ko) * 2007-05-22 2008-07-02 삼성전자주식회사 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
JP2008305974A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
KR100286736B1 (ko) * 1998-06-16 2001-04-16 윤종용 트렌치 격리 형성 방법
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US6100163A (en) * 1999-01-07 2000-08-08 Taiwan Semiconductor Manufacturing Company Gap filling of shallow trench isolation by ozone-tetraethoxysilane
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
KR100386946B1 (ko) * 2000-08-01 2003-06-09 삼성전자주식회사 트렌치 소자 분리형 반도체 장치의 형성방법
JP2002313905A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
KR100403627B1 (ko) * 2001-05-08 2003-10-30 삼성전자주식회사 트랜치 소자분리 방법
US6436762B1 (en) * 2001-05-14 2002-08-20 Taiwan Semiconductor Manufactoring Company Method for improving bit line to capacitor electrical failures on DRAM circuits using a wet etch-back to improve the bit-line-to-capacitor overlay margins
DE10222083B4 (de) * 2001-05-18 2010-09-23 Samsung Electronics Co., Ltd., Suwon Isolationsverfahren für eine Halbleitervorrichtung
JP3847217B2 (ja) * 2002-06-14 2006-11-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US6709924B1 (en) * 2002-11-12 2004-03-23 Advanced Micro Devices, Inc. Fabrication of shallow trench isolation structures with rounded corner and self-aligned gate
KR100546852B1 (ko) * 2002-12-28 2006-01-25 동부아남반도체 주식회사 반도체 소자의 제조 방법
ITRM20030255A1 (it) * 2003-05-26 2004-11-27 St Microelectronics Srl Processo per la formazione di strutture di isolamento a
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
JP4158621B2 (ja) * 2003-06-26 2008-10-01 沖電気工業株式会社 半導体装置の製造方法
KR100545175B1 (ko) * 2003-12-27 2006-01-24 동부아남반도체 주식회사 플래시 메모리 소자의 트랜치 아이솔레이션 형성방법
JP2006156471A (ja) 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US7271463B2 (en) * 2004-12-10 2007-09-18 Micron Technology, Inc. Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
KR100568259B1 (ko) * 2004-12-14 2006-04-07 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100629606B1 (ko) * 2004-12-31 2006-09-27 동부일렉트로닉스 주식회사 고전압 소자 영역의 게이트 산화막 질 개선방법
KR100607351B1 (ko) * 2005-03-10 2006-07-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
JP2006269789A (ja) 2005-03-24 2006-10-05 Toshiba Corp 半導体装置及びその製造方法
JP2007110005A (ja) * 2005-10-17 2007-04-26 Nec Electronics Corp 半導体装置の製造方法
KR100678645B1 (ko) * 2006-01-13 2007-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4901221B2 (ja) * 2006-01-17 2012-03-21 株式会社東芝 半導体装置の製造方法
KR100822604B1 (ko) 2006-02-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100780643B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
JP2008010724A (ja) 2006-06-30 2008-01-17 Sharp Corp 半導体装置及びその製造方法
JP2008034624A (ja) 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
JP5091452B2 (ja) * 2006-10-06 2012-12-05 株式会社東芝 半導体装置の製造方法
KR100823703B1 (ko) * 2006-11-03 2008-04-21 삼성전자주식회사 소자 분리 구조물, 이의 형성 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100790296B1 (ko) * 2006-12-04 2008-01-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100825014B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
KR20080062744A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7645678B2 (en) * 2007-02-13 2010-01-12 United Microelectronics Corp. Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
KR20080084166A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
KR100851916B1 (ko) * 2007-03-31 2008-08-12 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법
KR100818714B1 (ko) * 2007-04-10 2008-04-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100849725B1 (ko) * 2007-06-28 2008-08-01 주식회사 하이닉스반도체 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법
KR100866143B1 (ko) * 2007-08-03 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100894101B1 (ko) * 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100891534B1 (ko) * 2007-10-26 2009-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100939778B1 (ko) * 2007-11-30 2010-02-04 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101038615B1 (ko) * 2007-12-27 2011-06-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.
US20100001378A1 (en) * 2008-07-01 2010-01-07 Teledyne Scientific & Imaging, Llc Through-substrate vias and method of fabricating same
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221058A (ja) * 1994-01-31 1995-08-18 Sony Corp 平坦化方法および研磨装置
JPH0846029A (ja) * 1994-06-29 1996-02-16 Internatl Business Mach Corp <Ibm> 分離部材を形成する方法
JP2004179614A (ja) * 2002-10-02 2004-06-24 Toshiba Corp 半導体装置の製造方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
JP2007005438A (ja) * 2005-06-22 2007-01-11 Toshiba Corp 半導体装置の製造方法
JP2007220739A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法
JP2007258266A (ja) * 2006-03-20 2007-10-04 Fujitsu Ltd 半導体装置の製造方法
KR100843246B1 (ko) * 2007-05-22 2008-07-02 삼성전자주식회사 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
JP2008294445A (ja) * 2007-05-22 2008-12-04 Samsung Electronics Co Ltd Ｓｔｉ構造を有する半導体素子及びその製造方法
JP2008305974A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
US20100022069A1 (en) 2010-01-28
US8173515B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
US7858490B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
JP2010027904A (ja) 半導体装置の製造方法
JP2006196843A (ja) 半導体装置およびその製造方法
US20100072542A1 (en) Semiconductor device, method for manufacturing the same, and data processing system
TWI470733B (zh) 溝渠絕緣製程
US9305927B2 (en) Semiconductor device and method of manufacturing the same
US8669152B2 (en) Methods of manufacturing semiconductor devices
JP2011233694A (ja) 半導体装置の製造方法
JP2009182114A (ja) 半導体装置およびその製造方法
JP2006120904A (ja) 半導体装置及びその製造方法
JP2009158813A (ja) 半導体装置の製造方法、及び半導体装置
JP2008177277A (ja) フラッシュメモリ及びフラッシュメモリの製造方法
JP2007311818A (ja) 半導体装置
JP2003243293A (ja) 半導体装置の製造方法
JP3611226B2 (ja) 半導体装置及びその製造方法
US9123579B2 (en) 3D memory process and structures
JP2009060143A (ja) 半導体装置
JP2005158899A (ja) 半導体記憶装置及びその製造方法
JP4191203B2 (ja) 半導体装置及びその製造方法
JP2006080310A (ja) 半導体装置及びその製造方法
US20090111240A1 (en) Method of manufacturing semiconductor device
WO2014125950A1 (ja) 半導体装置及びその製造方法
JP2009239302A (ja) 半導体装置
JP2009004480A (ja) 半導体装置の製造方法
JP2006191129A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110512

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20150421