KR100849725B1 - 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법 - Google Patents

급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법 Download PDF

Info

Publication number
KR100849725B1
KR100849725B1 KR1020070064753A KR20070064753A KR100849725B1 KR 100849725 B1 KR100849725 B1 KR 100849725B1 KR 1020070064753 A KR1020070064753 A KR 1020070064753A KR 20070064753 A KR20070064753 A KR 20070064753A KR 100849725 B1 KR100849725 B1 KR 100849725B1
Authority
KR
South Korea
Prior art keywords
film
forming
vapor deposition
trench
semiconductor device
Prior art date
Application number
KR1020070064753A
Other languages
English (en)
Inventor
이안배
은용석
김수호
서혜진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070064753A priority Critical patent/KR100849725B1/ko
Priority to US11/949,960 priority patent/US20090004816A1/en
Application granted granted Critical
Publication of KR100849725B1 publication Critical patent/KR100849725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법은, 반도체 소자의 트렌치를 매립하는 매립절연막을 형성하는데 있어서, 트렌치 상에는 친수성(Hydrophilic)막을 형성하면서 트렌치 이외의 영역에는 소수성(Hydrophobic)막을 형성하는 단계; 및 친수성막을 성장시키는 급속 증기 증착법을 이용하여 트렌치를 선택적으로 매립하는 매립절연막을 형성하는 단계를 포함한다.
소자분리막, 친수성막, 소수성막

Description

급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법{Method for fabricating isolation layer using rapid vapor deposition in semiconductor device}
도 1은 종래 기술의 소자분리막 형성시 발생된 문제점을 설명하기 위행 나타내보인 도면이다.
도 2 내지 도 9는 본 발명의 실시예에 따른 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법을 설명하기 위해 나타내보인 도면들이다.
도 10은 본 발명의 실시예에 따라 증착된 소자분리막을 설명하기 위행 나타내보인 셈(SEM) 사진이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 소자분리막을 선택적으로 균일하게 매립할 수 있는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 소자의 집적도가 높아지면서 좁은 폭을 가지면서 우수한 소자분리 특 성을 가지는 트렌치형 소자분리(STI; Shallow Trench Isolation)공정의 중요성이 커지고 있다. 트렌치형 소자분리 공정에 의한 소자분리막은 통상적으로 노광기술과 식각공정에 의해 반도체 기판에 소정 깊이의 트렌치를 형성하고, 절연막으로 트렌치를 매립한 후 평탄화하는 과정으로 이루어진다.
한편, 트렌치를 매립하기 위해 고밀도 플라즈마(HDP; High Density Plasma) 공정을 이용하고 있다. 그러나 고밀도 플라즈마(HDP) 공정은 반도체 기판의 실리콘 부분에 손상(damage)을 유발하여 소자의 품질을 저하시킬 수 있다. 또한, 고밀도 플라즈마 공정을 이용하여 트렌치를 매립하는 과정에서 소자분리영역에 마이크로 보이드(micro void)가 형성되어 후속 공정에서 이 마이크로 보이드에 도전성 물질이 침투하여 소자가 단락되는 등의 불량(fail)을 유발할 수 있다. 이러한 문제점을 개선하기 위해 유동성 절연막으로 트렌치를 일부 매립하고, 나머지 부분을 고밀도 플라즈마 산화막으로 매립하는 갭필 방법이 적용되고 있다.
그러나 이러한 갭필 방법은 두 단계로 나누어 트렌치를 매립하면 공정 단계가 복잡해지고, 트렌치를 일부 매립하는 유동성 절연막을 증착하고 처리하는 과정에서 결함이 생기는 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 트렌치 영역에만 선택적으로 소자분리막을 형성할 수 있는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법은, 반도체 소자의 트렌치를 매립하는 매립절연막을 형성하는데 있어서, 상기 트렌치 상에는 친수성(Hydrophilic)막을 형성하면서 상기 트렌치 이외의 영역에는 소수성(Hydrophobic)막을 형성하는 단계; 및 상기 친수성막을 성장시키는 급속 증기 증착법을 이용하여 상기 트렌치를 선택적으로 매립하는 매립절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 친수성막은 산화막이고, 상기 소수성막은 폴리실리콘막인 것이 바람직하다.
상기 매립절연막을 형성하는 단계는, 상기 친수성막 위에 촉매층을 형성하는 단계; 및 상기 촉매층 상에 트리스(tert-알콕시)실라놀을 공급하여 촉매층을 성장시켜 트렌치를 매립하는 매립절연막을 형성하는 단계를 포함하는 것이 바람직하다.
상기 촉매층은 알루미나(Al2O3)막인 것이 바람직하다.
상기 급속 증기 증착(RVD)방법은, 1-20 Torr의 증착압력과 150℃ 내지 300℃의 온도에서 진행하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법은, 활성영역 및 소자분리영역을 포함하는 반도체 기판의 소자분리영역 내에 트렌치를 형성하는 단계; 상기 트렌치 및 반도체 기판 상에 소수성막을 형성하는 단계; 상기 소수성막 상에 산화 공정을 진행하여 상기 소수성막의 일부 두께를 산화막으로 형성하는 단계; 상기 활성영역 상에 형성된 산화막은 식각하여 소수성막을 노출시키면서, 소자분리영역 상에 형성된 산화막은 남아 있도록 식각 공정을 진행하는 단계; 및 상기 노출된 소수성막을 제외한 소자분리영역의 트렌치를 매립하는 매립절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 소수성막은 폴리실리콘막인 것이 바람직하다.
상기 소수성막은 500℃ 내지 530℃의 온도에서 저압화학기상증착(LPCVD)방법을 이용하여 형성하는 것이 바람직하다.
상기 산화막은 에치백(etch back)을 이용하여 식각하는 것이 바람직하다.
상기 산화막은 이방성식각을 이용하여 식각하는 것이 바람직하다.
상기 매립절연막을 형성하는 단계는, 상기 트렌치의 산화막 위에 촉매층을 형성하는 단계; 및 상기 촉매층 상에 트리스(tert-알콕시)실라놀을 공급하여 촉매층을 성장시켜 트렌치를 매립하는 매립절연막을 형성하는 단계를 포함하는 것이 바람직하다.
상기 촉매층은, 상기 산화막 상에 기체 상태의 트리메틸알루미늄(TMAl)을 공급하여 형성하는 것이 바람직하다.
상기 촉매층은 알루미나(Al2O3)막인 것이 바람직하다.
상기 촉매층 및 매립절연막은 급속 증기 증착(RVD)방법을 이용하여 형성하는 것이 바람직하다.
상기 급속증기증착(RVD)방법은, 1-20 Torr의 증착압력과 150℃ 내지 300℃의 온도에서 진행하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 내지 도 8은 본 발명의 실시예에 따른 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법을 설명하기 위하여 나타내 보인 도면들이다.
도 1을 참조하면, 반도체 기판(100) 위에 패드산화막(105) 및 패드질화막(110)을 순차적으로 증착한다. 여기서 패드산화막(105)은 패드질화막(110)의 인력에 의한 반도체 기판(100)의 스트레스를 완화하는 역할을 한다. 다음에 패드질화막(110) 위에 포토레지스트막을 도포 및 패터닝하여 패드질화막(110)의 일부 표면을 노출시키는 포토레지스트막 패턴(115)을 형성한다. 여기서 패드질화막(110)의 노출된 영역은 소자분리영역(a)으로 이후 트렌치가 형성될 부분이고, 포토레지스트막 패턴(115)에 의해 차단된 영역은 활성영역(b)이다.
도 2를 참조하면, 포토레지스트막 패턴(115)을 마스크로 식각 공정을 진행하여 패드질화막 패턴(120)을 형성한다. 그리고 포토레지스트막 패턴(115)은 스트립(strip) 공정을 진행하여 제거한다. 다음에 패드질화막 패턴(120)을 마스크로 패드산화막(105)을 식각하여 반도체 기판(100) 표면의 소자분리영역(a)을 노출시키는 패드산화막 패턴(125)을 형성하여 패드질화막 패턴(120) 및 패드산화막 패턴(125)을 포함하는 하드마스크막 패턴(130)을 형성한다. 계속해서 하드마스크막 패턴 (130)을 마스크로 노출부분에 대한 식각공정을 수행하여 반도체 기판(100) 내에 소정 깊이를 갖는 트렌치(135)를 형성한다.
도 3을 참조하면, 반도체 기판(100) 상에 소수성(Hydrophobic)막(140)을 증착한다.
이러한 소수성막(140)은 이후 트렌치(135)를 매립하는 갭필(gap-fill)공정에서 트렌치(135) 표면의 성장 선택도(selectivity)를 확보하는 역할을 한다. 이 소수성막(140)은 저압화학기상증착(LPCVD; Low Pressure Chemical Vapor Deposition)방법을 이용하여 폴리실리콘막으로 형성할 수 있다. 구체적으로, 반도체 기판(100)을 화학기상증착(CVD)장비 내에 로딩시킨다. 다음에 화학기상증착(CVD)장비 내에 증착 소스를 공급한다. 여기서 증착 소스는 실란(SiH4) 가스 및 아산화질소(N2O)를 포함한다. 다음에 저압(low pressure)에서 500℃ 내지 530℃의 증착 온도를 유지하면서 화학기상증착(CVD)장비 내에 증착 소스를 공급하면, 반도체 기판(100)의 트렌치(135) 노출면 및 하드마스크막 패턴(130) 위에 소수성막(140)이 형성된다. 이때, 소수성막(140)은 후속 산화 공정에서 산화막으로 변환될 수 있는 막으로 형성하는 것이 바람직하다.
도 4를 참조하면, 소수성막(140) 상에 산화 공정을 수행하여 소수성막(140)의 일부 두께(d)를 산화막(145)으로 변환하여 형성한다. 여기서 산화 공정은 건식 산화(dry oxidation)방법을 이용하여 진행할 수 있다. 이 건식 산화 공정은 반도체 기판(100) 상에 산소(O2) 가스를 공급하여 소수성막(240)의 표면으로부터 일부 두께 (d)를 산화막(145)으로 형성한다. 여기서 산화막(145)은 친수성(Hydrophilic) 성질을 갖고 있다. 이러한 건식 산화 공정에 의해 트렌치(135) 상에는 소수성막(140) 및 친수성인 산화막(145)의 이중막이 형성된다.
도 5를 참조하면, 반도체 기판(100) 상에 식각 공정을 진행하여 하드마스크막 패턴(130) 위에 형성된 소수성막(140)의 표면을 노출시킨다. 여기서 소수성막(140)은 식각 공정에 의해 식각되며, 활성영역(a)의 하드마스크막 패턴 위에 형성된 소수성막(140)이 노출된다. 소수성막(140)은 에치백(etch back)방법을 이용하여 식각할 수 있다. 이때, 트렌치(135) 측벽에는 산화막(145)이 제거되지 않고 남아 있도록 식각 반응이 한쪽 방향, 예컨대 수직 방향으로 식각 되는 이방성식각(anisotropic etch)을 진행하는 것이 바람직하다. 이러한 식각 공정에 의해 트렌치(135) 측벽, 즉, 소자분리영역에는 친수성(Hydrophilic) 성질을 갖는 산화막이 노출되고, 하드마스크 패턴(130), 즉, 활성영역(b) 위에는 소수성(Hydrophobic) 성질의 소수성의 제1 증착막(140)이 노출 된다.
도 6을 참조하면, 트렌치(135)의 산화막(145) 위에 촉매층(catalytic monolayer, 150)으로 알루미나(Al2O3) 단일막(monolayer)을 형성한다.
구체적으로, 매립절연막이 형성될 트렌치(135)의 산화막(145) 상에 프리커서(precursor)로서 기체 상태의 트리메틸알루미늄(TMAl; Tri-Methyl Aluminum)을 공급한다. 그러면 산화막(145)과 트리메틸 알루미늄(TMAl)의 알루미늄이 서로 반응하여 산화막(145)의 표면이 알루미나(Al2O3)를 포함하는 촉매층(150)으로 덮이게 된다. 여기서 촉매층(150)은 급속 증기 증착(RVD; Rapid Vapor Deposition)방법을 이용하여 형성할 수 있다. 이 급속 증기 증착(RVD)방법은 150℃ 내지 300℃의 온도와 1Torr 내지 20Torr의 압력으로 진행한다. 이때, 촉매층(145)은 소수성막(140)이 형성된 활성영역(b) 위에는 형성되지 않고 친수성인 산화막(145) 위에만 형성된다.
도 7을 참조하면, 촉매층(150)을 시드층(seed)으로 성장시켜 트렌치(145)를 매립하는 매립절연막(155)을 형성한다.
구체적으로, 촉매층(150)으로 덮인 산화막(145) 상에 기체 상태의 트리스(tert-알콕시)실라놀을 공급한다. 그러면, 상기 트리스(tert-알콕시)실라놀과 상기 산화막(145)을 덮고 있는 촉매층(150)이 서로 반응하여, 촉매층(150)의 알루미늄과 트리스(tert-알콕시)실라놀의 산소가 서로 결합한다. 여기서 트리스(tert-알콕시)실라놀은 트리스(tert-펜톡시)실라놀을 포함한다.
이 때, 도 8에 도시한 바와 같이, 촉매층(150)과 한 분자의 트리스(tert-알콕시)실라놀이 서로 반응한 후에도, 알루미나(Al2O3)의 촉매 작용으로 인해 다른 트리스(tert-알콕시)실라놀 분자가 확산을 통해 들어가서, 산화막(145)을 덮고 있는 촉매층(150) 및 이와 결합하고 있는 산소 사이에서 추가로 반응해 결합할 수 있기 때문에, 산화막(145)을 덮고 있는 촉매층(150)에 단일 분자층의 트리스(tert-알콕시)실라놀 만이 반응, 결합하는 것이 아니라 다수 분자층의 트리스(tert-알콕시)실라놀이 반응, 결합하게 된다.
상술한 과정을 통해, 산화막(145)을 덮고 있는 촉매층(150)에 다수 분자의 트리스(tert-알콕시)실라놀이 반응, 결합하여 실록산 고분자가 형성되면, 이러한 각각의 실록산 고분자가 서로 반응하여 실록산 고분자끼리 가교 결합을 형성하게 되며, 이러한 가교 결합에 의해, 산화막(145)을 덮고 있는 촉매층(150)에 결합된 실리콘-산소 결합이 모든 영역에 걸쳐 균일한 수로 형성되는 자기 제어적인 성질을 갖게 된다. 이상의 과정을 반복하여 도 9에 도시한 바와 같이, 반도체 기판(100) 상에 원하는 두께의 매립절연막(155)을 균일하게 성장시킬 수 있다. 이러한 반응 원리를 가지는 급속 증기 증착(RVD) 방법을 통해 매립절연막(155)을 형성하게 되면, 촉매층(150)에 포함된 알루미늄의 촉매 작용으로 인해 한 싸이클 당 다수의 분자층이 성장할 수 있어서, 높은 성장속도, 예를 들어 50Å/cycle 내지 150Å/cycle의 빠른 증착속도를 가지며 스텝 커버리지(step coverage) 특성이 우수하다.
한편, 이러한 급속 증기 증착(RVP)방법을 이용하여 형성하는 매립절연막(155)은 산화막(145) 위에서는 반응에 필요한 반응 유지시간을 증가시켜 충분하게 트렌치(135)를 매립시킨다. 또한, 트리스(tert-알콕시)실라놀의 배기(purge) 시간을 조절하여 소수성막(140)에서는 증착 반응이 일어나지 않게 할 수 있다. 이에 따라 매립절연막(155)은 트렌치(135)만 균일(conformal)하게 매립할 수 있다. 또한, 종래의 원자층 증착(ALD; Atomic Layer Deposition) 공정은 낮은 막 성장률을 갖고 있지만 본 발명의 실시예에 따른 급속 증기 증착(RVP) 공정은 원자층 증착 공정과 동일한 균일도로 증착되면서 촉매층 증착 후 표면 중합(surface polymerization)에 의해 싸이클(cycle)당 높은 성장률(growth rate)을 확보할 수 있다. 아울러 종래 고밀도 플라즈마 방식을 이용하여 트렌치 갭필시 플라즈마 손상 또는 갭필마진 부족에 의해 마이크로 보이드(micro void)와 같은 문제가 발생하는 것을 방지할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법에 의하면, 소자의 크기 감소에 따른 갭필 마진 부족 현상을 개선할 수 있다. 트렌치 영역에는 친수성막을 형성하고, 트렌치 이외의 영역에는 소수성막을 형성함에 따라 선택적으로 트렌치를 매립할 수 있다.

Claims (16)

  1. 반도체 소자의 트렌치를 매립하는 매립절연막을 형성하는데 있어서,
    상기 트렌치 상에는 친수성(Hydrophilic)막을 형성하면서 상기 트렌치 이외의 영역에는 소수성(Hydrophobic)막을 형성하는 단계; 및
    상기 친수성막을 성장시키는 급속 증기 증착 방법을 이용하여 상기 트렌치를 선택적으로 매립하는 매립절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  2. 제1항에 있어서,
    상기 친수성막은 산화막인 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  3. 제1항에 있어서,
    상기 소수성막은 폴리실리콘막인 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  4. 제1항에 있어서, 상기 매립절연막을 형성하는 단계는,
    상기 친수성막 위에 촉매층을 형성하는 단계; 및
    상기 촉매층 상에 트리스(tert-알콕시)실라놀을 공급하여 촉매층을 성장시켜 트렌치를 매립하는 매립절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  5. 제4항에 있어서,
    상기 촉매층은 알루미나(Al2O3)막인 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  6. 제1항에 있어서,
    상기 급속 증기 증착(RVD)방법은, 1-20 Torr의 증착압력과 150℃ 내지 300℃의 온도에서 진행하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  7. 활성영역 및 소자분리영역을 포함하는 반도체 기판의 소자분리영역 내에 트렌치를 형성하는 단계;
    상기 트렌치 및 반도체 기판 상에 소수성막을 형성하는 단계;
    상기 소수성막 상에 산화 공정을 진행하여 상기 소수성막의 일부 두께를 산화막으로 형성하는 단계;
    상기 활성영역 상에 형성된 산화막은 식각하여 소수성막을 노출시키면서, 소자분리영역 상에 형성된 산화막은 남아 있도록 식각 공정을 진행하는 단계;
    상기 노출된 소수성막을 제외한 소자분리영역의 트렌치를 매립하는 매립절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  8. 제7항에 있어서,
    상기 소수성막은 폴리실리콘막인 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  9. 제7항에 있어서,
    상기 소수성막은 500℃ 내지 530℃의 온도에서 저압화학기상증착(LPCVD)방법을 이용하여 형성하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  10. 제7항에 있어서,
    상기 산화막은 에치백(etch back)을 이용하여 식각하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  11. 제7항에 있어서,
    상기 산화막은 이방성식각을 이용하여 식각하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  12. 제7항에 있어서, 상기 매립절연막을 형성하는 단계는,
    상기 트렌치의 산화막 위에 촉매층을 형성하는 단계; 및
    상기 촉매층 상에 트리스(tert-알콕시)실라놀을 공급하여 촉매층을 성장시켜 트렌치를 매립하는 매립절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  13. 제12항에 있어서,
    상기 촉매층은, 상기 산화막 상에 기체 상태의 트리메틸알루미늄(TMAl)을 공급하여 형성하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  14. 제12항에 있어서,
    상기 촉매층은 알루미나(Al2O3)막인 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  15. 제12항에 있어서,
    상기 촉매층 및 매립절연막은 급속 증기 증착(RVD)방법을 이용하여 형성하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
  16. 제15항에 있어서,
    상기 급속 증기 증착(RVD)방법은, 1-20 Torr의 증착압력과 150℃ 내지 300℃의 온도에서 진행하는 것을 특징으로 하는 급속 증기 증착법을 이용한 반도체 소자의 소자분리막 형성방법.
KR1020070064753A 2007-06-28 2007-06-28 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법 KR100849725B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070064753A KR100849725B1 (ko) 2007-06-28 2007-06-28 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법
US11/949,960 US20090004816A1 (en) 2007-06-28 2007-12-04 Method of forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064753A KR100849725B1 (ko) 2007-06-28 2007-06-28 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법

Publications (1)

Publication Number Publication Date
KR100849725B1 true KR100849725B1 (ko) 2008-08-01

Family

ID=39881022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064753A KR100849725B1 (ko) 2007-06-28 2007-06-28 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법

Country Status (2)

Country Link
US (1) US20090004816A1 (ko)
KR (1) KR100849725B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027904A (ja) * 2008-07-22 2010-02-04 Elpida Memory Inc 半導体装置の製造方法
CN102484070B (zh) 2009-06-26 2014-12-10 康奈尔大学 用于铝-硅氮化物的化学气相沉积处理

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002014A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR20050002389A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2005026665A (ja) 2003-06-30 2005-01-27 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
KR20060117431A (ko) * 2005-05-10 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811283A (en) * 1996-08-13 1998-09-22 United Microelectronics Corporation Silicon on insulator (SOI) dram cell structure and process
US6294473B1 (en) * 1998-06-03 2001-09-25 Rodel Holdings Inc. Method of polishing substrates comprising silicon dioxide and composition relating thereto
TW448537B (en) * 1999-10-29 2001-08-01 Taiwan Semiconductor Mfg Manufacturing method of shallow trench isolation
KR100378180B1 (ko) * 2000-05-22 2003-03-29 삼성전자주식회사 화학기계적 연마 공정용 슬러리 및 이를 이용한 반도체소자의 제조방법
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6472266B1 (en) * 2001-06-18 2002-10-29 Taiwan Semiconductor Manufacturing Company Method to reduce bit line capacitance in cub drams
JP4959921B2 (ja) * 2002-03-28 2012-06-27 プレジデント アンド フェロウズ オブ ハーバード カレッジ 二酸化珪素ナノラミネートの蒸着
JP3974023B2 (ja) * 2002-06-27 2007-09-12 富士通株式会社 半導体装置の製造方法
US7553686B2 (en) * 2002-12-17 2009-06-30 The Regents Of The University Of Colorado, A Body Corporate Al2O3 atomic layer deposition to enhance the deposition of hydrophobic or hydrophilic coatings on micro-electromechanical devices
US20070020877A1 (en) * 2005-07-21 2007-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation structure and method of fabricating the same
KR100731097B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 반도체소자의 격리막 및 그의 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002014A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR20050002389A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2005026665A (ja) 2003-06-30 2005-01-27 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
KR20060117431A (ko) * 2005-05-10 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법

Also Published As

Publication number Publication date
US20090004816A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
US6861334B2 (en) Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
TW202146690A (zh) 使間隙填充流體沉積之方法以及相關系統及裝置
JP5977002B2 (ja) トレンチの埋め込み方法および半導体集積回路装置の製造方法
US10176980B2 (en) Selective deposition of silicon oxide films
KR102030243B1 (ko) 반도체 디바이스 및 제조 방법
CN109326553B (zh) 沟槽隔离结构的形成方法、化学气相沉积工艺
JPH08330423A (ja) 半導体装置の製造方法
KR100849725B1 (ko) 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법
US20080160716A1 (en) Method for fabricating an isolation layer in a semiconductor device
US7018905B1 (en) Method of forming isolation film in semiconductor device
US9312167B1 (en) Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber
US20060094201A1 (en) Method for forming isolation film in semiconductor device
US7713827B2 (en) Method for manufacturing semiconductor device
KR100801739B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100533966B1 (ko) 트렌치 구조의 소자분리막 및 그 제조 방법
KR100746629B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR20080062582A (ko) 반도체 소자의 소자분리막 형성방법
KR100968153B1 (ko) 반도체 소자의 소자분리막 형성방법
CN117832079A (zh) 膜层沉积方法、半导体结构及其形成方法
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20070056467A (ko) 반도체 소자의 게이트 산화막 형성방법
KR101168637B1 (ko) 반도체 소자의 절연막 형성방법
KR101057692B1 (ko) 반도체 소자의 트렌치 버텀 산화막 형성 방법
KR100480920B1 (ko) 반도체소자의 소자분리막 형성방법
KR20080020388A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110627

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee