JP2005026665A - フラッシュメモリ素子の製造方法 - Google Patents

フラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP2005026665A
JP2005026665A JP2004067293A JP2004067293A JP2005026665A JP 2005026665 A JP2005026665 A JP 2005026665A JP 2004067293 A JP2004067293 A JP 2004067293A JP 2004067293 A JP2004067293 A JP 2004067293A JP 2005026665 A JP2005026665 A JP 2005026665A
Authority
JP
Japan
Prior art keywords
oxide film
trench
film
forming
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004067293A
Other languages
English (en)
Other versions
JP4615880B2 (ja
Inventor
Keun Woo Lee
根雨 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005026665A publication Critical patent/JP2005026665A/ja
Application granted granted Critical
Publication of JP4615880B2 publication Critical patent/JP4615880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】
ハンプの発生を抑制して素子の電気的な特性を改善することが可能なフラッシュメモリ素子の製造方法を提供する。
【解決手段】
半導体基板にしきい値電圧調節のためのイオン注入を行う段階と、前記半導体基板上にトンネル酸化膜、第１ポリシリコン膜及びパッド酸化膜を順次形成する段階と、前記パッド酸化膜、前記第１ポリシリコン膜、前記トンネル酸化膜及び前記半導体基板をエッチングし、活性領域及び素子分離領域を画定するトレンチを形成する段階と、前記しきい値電圧調節のために注入されたイオンが前記素子分離領域へ拡散することを抑制しながら、前記トレンチの側壁に側壁酸化膜を形成する段階と、前記活性領域から前記側壁酸化膜へ拡散した前記しきい値電圧調節用イオンを補充するために、前記素子分離領域に隣接した前記活性領域及び前記トレンチの側壁にイオン注入を行う段階と、前記トレンチの内部に酸化膜を埋め込んで素子分離膜を形成する段階とを含む。
【選択図】図４

Description

この発明は、半導体素子の製造方法に係り、さらに詳しくは、フラッシュメモリ素子の製造方法に関する。
一般的な半導体素子の素子分離膜形成工程は、半導体基板の所定の領域に素子分離膜形成用フォトレジストパターンを形成し、前記フォトレジストパターンをエッチングマスクとしてエッチング工程を行って、素子分離膜を形成する箇所にトレンチを形成する。その際、前記エッチング工程によって発生したエッチング損傷を補償し、トレンチの上部及び底部の角部のラウンディング(rounding)処理及び前記トレンチの内部に埋め込まれる絶縁膜の接着力を増大させるために、前記トレンチの側壁に側壁酸化膜を形成する酸化工程を行う。その酸化工程は、１０００℃程度の温度で行われている。
この際、前記半導体基板には、前記素子分離膜形成工程の前にイオン注入工程によってしきい値電圧調節のためのイオン注入を行うが、前記酸化工程によって、前記しきい値電圧調節のためのイオン注入の際に注入されたイオンが前記側壁酸化膜へ拡散するという現象が発生する。
したがって、しきい値電圧調節のために注入されたイオンが側壁酸化膜へ拡散することにより、活性領域は不均一なイオン濃度分布を有する。そのような不均一なイオン濃度分布は、ハンプ(hump)現象をもたらし、漏洩電流(leakage current)の増加原因になり、またこれはしきい値電圧が低くなる逆狭チャネル幅効果(inverse narrow width effect)を発生させて素子の性能を低下させるという問題点がある。
この発明の目的は、ハンプの発生を抑制して素子の電気的特性を改善することが可能なフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するために、この発明は、半導体基板にしきい値電圧調節のためのイオン注入を行う段階と、前記半導体基板上にトンネル酸化膜、第１ポリシリコン膜及びパッド酸化膜を順次形成する段階と、前記パッド酸化膜、前記第１ポリシリコン膜、前記トンネル酸化膜及び前記半導体基板をエッチングし、活性領域及び素子分離領域を画定するトレンチを形成する段階と、前記しきい値電圧調節のために注入されたイオンが前記素子分離領域へ拡散することを抑制しながら、前記トレンチの側壁に側壁酸化膜を形成する段階と、前記活性領域から前記側壁酸化膜へ拡散した前記しきい値電圧調節用イオンを補充するために、前記素子分離領域に隣接した前記活性領域及び前記トレンチの側壁にイオン注入を行う段階と、前記トレンチの内部に酸化膜を埋め込んで素子分離膜を形成する段階とを含んでなるフラッシュメモリ素子の製造方法を提供する。
また、この発明は、半導体基板にしきい値電圧調節のためのイオン注入を行う段階と、前記半導体基板上にトンネル酸化膜、第１ポリシリコン膜及びパッド酸化膜を順次形成する段階と、前記パッド酸化膜、前記第１ポリシリコン膜、前記トンネル酸化膜及び前記半導体基板をエッチングし、活性領域及び素子分離領域を画定するトレンチを形成する段階と、前記しきい値電圧調節のために注入されたイオンが前記素子分離領域へ拡散することを防止するための窒化膜を形成するために、前記トレンチの表面を窒化処理するためのアニール工程を行う段階と、前記しきい値電圧調節のために注入されたイオンが前記素子分離領域へ拡散することを抑制しながら、前記トレンチ側壁に側壁酸化膜を形成する段階と、前記トレンチの内部に酸化膜を埋め込んで素子分離膜を形成する段階とを含んでなるフラッシュメモリ素子の製造方法を提供する。
この発明によれば、前記トレンチに側壁酸化膜を形成する酸化工程が行われる温度を低め、前記酸化工程の際に側壁酸化膜へ拡散したイオンを補充するためのイオン注入工程を行うことにより、しきい値電圧調節のためのイオンが注入された活性領域のイオン濃度分布を一定にして素子の性能を改善することができるという効果がある。
以下、添付の図面を参照しながら、この発明に係る好適な実施例を詳細に説明する。なお、これらの実施例は、当該技術分野で通常の知識を有する者にこの発明が十分理解されるように提供されるもので、いろいろの変形実施が可能であり、この発明の範囲がこれらの実施例に限定されるものではない。下記の説明において、ある層が他の層の上に存在すると記述される場合、当該ある層は当該他の層の直ぐ上に存在することもでき、その間に第３の層が介在されることもできる。また、図面において、各層の厚さ又は大きさは、説明の便宜及び明確性のために誇張されている。図面上において、同一の符号は、同一の要素を示す。
図１〜図６は、この発明の好適な一実施例に係るフラッシュメモリ素子の製造方法を説明するために示した図である。
図１を参照すると、半導体基板１００上にスクリーン酸化膜（図示せず）を形成する。半導体基板１００は：Ｐ型トランジスタが形成される領域（以下、「ＰＭＯＳ領域」という）及びＮ型トランジスタが形成される領域（以下、「ＮＭＯＳ領域」という）とに区分され画定されている。スクリーン酸化膜は、後続のイオン注入工程の半導体基板１００の損傷を緩和するためのバッファ層の機能を行う。スクリーン酸化膜は、温度７００〜９００℃の範囲で５ｎｍ〜７ｎｍ程度の厚さにウェット又はドライ酸化方式によって形成することができる。
次に、半導体基板１００にウェル領域の形成及びしきい値電圧の調節のためのイオン注入工程を行う。ＰＭＯＳ領域のしきい値電圧を調節するためのイオン注入ドーパントは、砒素Ａｓ又はリンＰを用い、ＮＭＯＳ領域のしきい値電圧調節のためのイオン注入ドーパントはボロンＢを用いる。その後、前記スクリーン酸化膜をエッチング工程によって除去する。
その次に、半導体基板１００上にゲート酸化膜１０２、第１ポリシリコン膜１０４及びパッド窒化膜１０６を順次形成する。
ゲート酸化膜１０２は、７５０〜８５０℃程度の温度でドライ又はウェット酸化工程を行った後、温度９００℃〜９１０℃程度の範囲でＮ2ガスを用いて２０〜３０分間アニール工程を行って形成することができる。ゲート酸化膜１０２は、５ｎｍ〜１０ｎｍ程度の厚さに形成することが好ましい。
第１ポリシリコン膜１０４は、温度５００〜５５０℃、圧力０.１〜３ｔｏｒｒ程度の範囲でＳｉＨ4又はＳｉ2Ｈ6のようなＳｉソースガスとＰＨ3ガスを用いて形成することができる。第１ポリシリコン膜１０４は、２５ｎｍ〜５０ｎｍ程度の厚さに形成することが好ましい。
パッド窒化膜１０６は、ＬＰＣＶＤ(low pressure-chemical vapor deposition)法によって９０〜２００ｎｍ程度の厚さにシリコン窒化膜Ｓｉ3Ｎ4で形成することができる。
図２を参照すると、パッド窒化膜１０６上に、トレンチ１１０を画定するフォトレジストパターン１０８を形成し、フォトレジストパターン１０８をエッチングマスクとしてエッチング工程を行い、活性領域及び素子分離領域を画定するトレンチ１１０を形成する。トレンチ１１０は、半導体基板１００の表面を基準として７５°〜８５°程度の傾きをもつように形成することが好ましい。
次に、図３に示すように、トレンチ１１０の側壁及び底面に酸化工程によって側壁酸化膜１１２を形成する。側壁酸化膜１１２は、トレンチ１１０の形成のためのエッチング時に発生したエッチング損傷を補償し、トレンチ１１０の上部及び／又は底部の角部をラウンディング処理し、トレンチ１１０の内部に埋め込まれる絶縁膜の接着力を増大させるために形成する。側壁酸化膜１１２は、８００〜９５０℃程度の温度でドライ酸化方式によって形成することができ、５〜１０ｎｍ程度の厚さに形成することが好ましい。従来は、側壁酸化膜１１２の形成のための酸化工程時に１０００〜１１５０℃程度の高温で酸化工程を行ったが、その際に、しきい値電圧調節のために活性領域に注入されたボロンイオンが側壁酸化膜１１２内へ拡散し、トレンチ１１０と隣接した活性領域でしきい値電圧調節のためのイオンの濃度が低下する現象が生じた。ところが、この発明では、酸化工程を８００〜９５０℃程度に低めて行うことにより、しきい値電圧調節のために注入されたボロンイオンが側壁酸化膜１１２へ拡散することを減らすことができる。
次いで、図４に示すように、前記酸化工程によってトレンチ１１０に隣接した活性領域及びトレンチ１１０の側壁から側壁酸化膜１１２へ拡散したボロンイオンを補充するために、イオン注入工程１１４を行う。前記酸化工程の温度が低くなったことによって拡散するボロンイオンの量が減少したが、ボロンイオンの拡散は完全には制限し難いので、前記酸化工程によって拡散したボロンイオンの濃度を補充するために、トレンチ１１０に隣接する前記活性領域及びトレンチ１１０の側壁にイオン注入工程を行う。この際のイオン注入工程は、１０〜３０ｋｅＶのエネルギ、３Ｅ１１（＝３×１０11）〜１Ｅ１２（＝１×１０12）ｉｏｎ／ｃｍ2のドーズで行う。この際、前記イオン注入工程のチルト(tilt)（傾斜角）は、トレンチ１１０の傾きに応じて適切に調節するが、好ましくは、０°〜３０°程度の範囲でイオン注入工程が行われるようにする。トレンチ１１０は、基板表面の面方向に対して７５°〜８５°程度の傾きを持つため、０°〜３０°程度のチルトでイオン注入を行うと、トレンチ１１０に隣接した活性領域にイオンを十分に補充することができる。上述したように、トレンチ１１０に隣接した活性領域に低いドーズの硼素イオンをイオン注入することにより、ハンプを改善することができ、よって漏洩電流が減少し、トランジスタの電気的特性が向上し、スタンバイ電流 (standby current)を減少させることができる。
次いで、図４のトレンチ１１０の内部に、ギャップフィリング特性に優れたＨＤＰ(High Density Plasma)酸化膜が充填されるように蒸着した後、パッド窒化膜１０６が露出するまでＣＭＰ(Chemical Mechanical Polishing)工程などの平坦化工程を行って、素子分離膜１１６（図５を参照）を形成する。次に、前記パッド窒化膜１０６をウェットエッチング工程によって除去する。
次いで、図５に示すように、フローティングゲートとして用いられる第２ポリシリコン膜１１８を蒸着する。第２ポリシリコン膜１１８は、ＳｉＨ4又はＳｉ2Ｈ6ガスとＰＨ3ガスを用いてＬＰ−ＣＶＤ法で形成することができる。例えば、第２ポリシリコン膜１１８は、５００〜５５０℃程度の温度と０.１〜３Ｔｏｒｒ程度の低圧で８０〜３００ｎｍ程度の厚さに形成する。
次いで、図６に示すように、第２ポリシリコン膜１１８をパターニングして、素子分離膜１１６まで到達する穴を開ける。その際、前記第２ポリシリコン膜１１８が素子分離膜１１６と周縁部分で所定の幅だけオーバラップするようにパターニングすることが好ましい。そのように第２ポリシリコン膜１１８が形成された半導体基板１００上に、誘電膜１２０とコントロールゲート１２２を形成してゲート電極を完成する。
図７及び図８は、この発明の好適な第２実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。トレンチ１１０を形成する工程までは、前記の第１実施例の場合と同一なので、この実施例では、これ以上の説明を割愛する。
図７を参照すると、トレンチ１１０が形成された結果物についてＮ2Ｏ雰囲気中でアニール工程を行う。前記アニール工程は、８００〜９００℃程度の温度で行うことが好ましい。前記アニール工程によって、トレンチ１１０の表面、すなわちトレンチ１１０によって露出したシリコン基板１００の表面が窒化処理されて、窒化膜１１１が１〜２ｎｍ程度に薄く形成される。前記窒化膜１１１は、しきい値電圧調節のために注入されたイオンが側壁酸化膜（図８の「１１２」参照）に流入することを防ぐ役割をする。これは、Ｓｉ−Ｎボンディングエネルギが４.５ｅＶ程度、Ｓｉ−Ｈボンディングエネルギが３.１７ｅＶであって、Ｓｉ−Ｎボンディングエネルギがさらに大きいためである。
次いで、図８に示すように、トレンチ１１０の側壁及び底面に酸化工程によって側壁酸化膜１１２を形成する。側壁酸化膜１１２は、トレンチ１１０の形成のためのエッチング時に発生したエッチング損傷を補償し、トレンチ１１０の上部及び／又は底部のコーナーをラウンディング処理し、トレンチ１１０の内部に埋め込まれる絶縁膜の接着力を増大させるために形成する。側壁酸化膜１１２は、８００〜９５０℃程度の温度でドライ酸化方式によって形成することができ、５〜１０ｎｍ程度の厚さに形成することが好ましい。従来法では、側壁酸化膜１１２の形成のための酸化工程時に１０００〜１１５０℃程度の高温で酸化工程を行ったが、その際、しきい値電圧調節のために活性領域に注入されたボロンイオンが側壁酸化膜１１２へ拡散し、トレンチ１１０に隣接した活性領域でしきい値電圧調節のためのイオンの濃度が低下する現象が発生した。しかしながら、この発明では、前記酸化工程を８００〜９５０℃程度に低めて行うことにより、しきい値電圧調節のために注入されたボロンイオンが側壁酸化膜１１２に拡散するのを減らすことができる。
次に、トレンチ１１０の内部に、ギャップフィリング特性に優れたＨＤＰ酸化物をそこに充填されるように蒸着した後、パッド窒化膜１０６が露出するまでＣＭＰ工程などの平坦化工程を行って素子分離膜１１６を形成する。ここで、前記パット窒化膜１０６をウェットエッチング工程によって除去する。
以降の工程は、前記した［実施例１］の場合と同じである。
図９は、低電圧ＮＭＯＳトランジスタでハンプ現象が発生した模様を示すグラフである。従来法では、図９に示すように、ゲート電圧Ｖｇ対ドレイン電流Ｉｄｓに対するグラフにおいてハンプが発生して漏洩電流が増加し、しきい値電圧が低くなる逆狭チャネル幅効果を発生させて素子の電気的特性が低下するという問題点が発生したが、この発明の方法によれば、ハンプの発生を抑制することができるので、素子の電気的特性を改善することができる。このように、この発明の好適な実施例によれば、前記トレンチ１１０に側壁酸化膜を形成するための酸化工程が従来より低い温度で行われるようにし、前記酸化工程の際に側壁酸化膜へ拡散したイオンを補充するためのイオン注入工程を行うことにより、しきい値電圧調節のためのイオンが注入された活性領域のイオン濃度分布を一定にして素子の性能を改善することができる。
以上、この発明の好適な実施例を挙げて詳細に説明したが、この発明は、これらの実施例に限定されるものではなく、この発明の技術的思想の範囲から逸脱することなく、当該分野で通常の知識を有する者によって様々な変形が可能である。
この発明の好適な一実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 この発明の好適な一実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 この発明の好適な一実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 この発明の好適な一実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 この発明の好適な一実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 この発明の好適な一実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 この発明の好適な他の実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 この発明の好適な他の実施例に係るフラッシュメモリ素子の製造方法を説明する断面図である。 低電圧ＮＭＯＳトランジスタでハンプ(hump)が発生したことを示すグラフである。
符号の説明
１００ … 半導体基板
１０２ … トンネル酸化膜
１０４ … 第１ポリシリコン膜
１０６ … パッド窒化膜
１０８ … フォトレジストパターン
１１０ … トレンチ
１１２ … 側壁酸化膜
１１４ … イオン注入
１１６ … 素子分離膜
１１８ … 第２ポリシリコン膜
１２０ … 誘電膜
１２２ … コントロールゲート

Claims (7)

  1. 半導体基板にしきい値電圧調節のためのイオン注入を行う段階と、
    前記半導体基板上にトンネル酸化膜、第１ポリシリコン膜及びパッド酸化膜を順次形成する段階と、
    前記パッド酸化膜、前記第１ポリシリコン膜、前記トンネル酸化膜及び前記半導体基板をエッチングして活性領域及び素子分離領域を画定するトレンチを形成する段階と、
    前記しきい値電圧調節のために注入されたイオンが前記素子分離領域へ拡散することを抑制しながら、前記トレンチの側壁に側壁酸化膜を形成する段階と、
    前記活性領域から前記側壁酸化膜へ拡散した前記しきい値電圧調節用イオンを補充するために、前記素子分離領域に隣接した前記活性領域及び前記トレンチの側壁にイオン注入を行う段階と、
    前記トレンチの内部に酸化膜を埋め込んで素子分離膜を形成する段階と
    を含んでなるフラッシュメモリ素子の製造方法。
  2. 半導体基板にしきい値電圧調節のためのイオン注入を行う段階と、
    前記半導体基板上にトンネル酸化膜、第１ポリシリコン膜及びパッド酸化膜を順次形成する段階と、
    前記パッド酸化膜、前記第１ポリシリコン膜、前記トンネル酸化膜及び前記半導体基板をエッチングして活性領域及び素子分離領域を画定するトレンチを形成する段階と、
    前記しきい値電圧調節のために注入されたイオンが前記素子分離領域へ拡散することを防止するための窒化膜を形成するために、前記トレンチの表面を窒化処理するためのアニール工程を行う段階と、
    前記しきい値電圧調節のために注入されたイオンが前記素子分離領域へ拡散することを抑制しながら、前記トレンチの側壁に側壁酸化膜を形成する段階と、
    前記トレンチの内部に酸化膜を埋め込んで素子分離膜を形成する段階と
    を含んでなるフラッシュメモリ素子の製造方法。
  3. 請求項１又は２に記載のフラッシュメモリ素子の製造方法において、
    前記側壁酸化膜を８００〜９５０℃程度の温度でドライ酸化方式によって形成する
    ことを特徴とする方法。
  4. 請求項１に記載のフラッシュメモリ素子の製造方法において、
    前記酸化工程の後、活性領域に行うイオン注入工程を０°〜３０°のチルトで１０〜３０ｋｅＶのエネルギを用いて３Ｅ１１〜１Ｅ１２ｉｏｎ／ｃｍ2 のドーズで行う
    ことを特徴とする方法。
  5. 請求項１に記載のフラッシュメモリ素子の製造方法において、
    前記しきい値電圧調節のために注入されるイオンにはボロンを用いる
    ことを特徴とする方法。
  6. 請求項２に記載のフラッシュメモリ素子の製造方法において、
    前記アニール工程を８００〜９００℃の温度でＮ2Ｏ雰囲気中で行う
    ことを特徴とする方法。
  7. 請求項１又は２に記載のフラッシュメモリ素子の製造方法であって、
    前記素子分離膜を形成する段階の後に、さらに、
    前記パッド窒化膜を除去する段階と、
    前記パッド窒化膜が除去された結果物の上にフローティングゲート用第２ポリシリコン膜を形成する段階と、
    前記第２ポリシリコン膜の形成された結果物の上に誘電膜を形成する段階と、
    前記誘電膜の上にコントロールゲート用第３ポリシリコン膜を形成する段階と
    を含んでなることを特徴とする方法。
JP2004067293A 2003-06-30 2004-03-10 フラッシュメモリ素子の製造方法 Expired - Fee Related JP4615880B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043792A KR100554836B1 (ko) 2003-06-30 2003-06-30 플래시 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2005026665A true JP2005026665A (ja) 2005-01-27
JP4615880B2 JP4615880B2 (ja) 2011-01-19

Family

ID=33536408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004067293A Expired - Fee Related JP4615880B2 (ja) 2003-06-30 2004-03-10 フラッシュメモリ素子の製造方法

Country Status (4)

Country Link
US (1) US7067425B2 (ja)
JP (1) JP4615880B2 (ja)
KR (1) KR100554836B1 (ja)
DE (1) DE10361707B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078600A (ja) * 2006-09-21 2008-04-03 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
KR100849725B1 (ko) 2007-06-28 2008-08-01 주식회사 하이닉스반도체 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539275B1 (ko) * 2004-07-12 2005-12-27 삼성전자주식회사 반도체 장치의 제조 방법
KR100745956B1 (ko) * 2005-06-27 2007-08-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100822807B1 (ko) 2006-10-20 2008-04-18 삼성전자주식회사 플래시 기억 장치 및 그 제조 방법
KR100967098B1 (ko) 2007-05-07 2010-07-01 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법
KR101277147B1 (ko) * 2009-12-10 2013-06-20 한국전자통신연구원 이이피롬 장치 및 그 제조 방법
JP2011253881A (ja) * 2010-06-01 2011-12-15 Toshiba Corp 不揮発性半導体記憶装置
CN102931128B (zh) * 2012-11-28 2015-01-07 上海华力微电子有限公司 浅沟槽隔离之边角圆化的方法
CN104465487A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 浅沟道隔离结构的制作方法
CN105336701B (zh) * 2014-07-31 2018-09-04 中芯国际集成电路制造(上海)有限公司 用于减少硅损耗的方法
KR102550651B1 (ko) 2018-06-22 2023-07-05 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172174A (ja) * 1994-12-20 1996-07-02 Sony Corp 不揮発性半導体記憶装置とその製造方法
JPH11135615A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置及びその製造方法
JP2001085511A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 素子分離方法
JP2001160618A (ja) * 1999-12-01 2001-06-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001244324A (ja) * 2000-03-02 2001-09-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002222924A (ja) * 2001-01-25 2002-08-09 Sharp Corp 半導体装置の製造方法
JP2002261247A (ja) * 2000-12-28 2002-09-13 Sanyo Electric Co Ltd 半導体装置の製造方法
WO2002095818A1 (en) * 2001-05-23 2002-11-28 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
JP2003513448A (ja) * 1999-10-28 2003-04-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｃｍｏｓ技術で狭幅効果を抑制する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448090A (en) * 1994-08-03 1995-09-05 International Business Machines Corporation Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction
US5801082A (en) * 1997-08-18 1998-09-01 Vanguard International Semiconductor Corporation Method for making improved shallow trench isolation with dielectric studs for semiconductor integrated circuits
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6521493B1 (en) * 2000-05-19 2003-02-18 International Business Machines Corporation Semiconductor device with STI sidewall implant
KR100381953B1 (ko) * 2001-03-16 2003-04-26 삼성전자주식회사 노어형 플래시 메모리 소자의 제조방법
JP2003007872A (ja) * 2001-06-27 2003-01-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003037193A (ja) * 2001-07-25 2003-02-07 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
KR100406180B1 (ko) 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172174A (ja) * 1994-12-20 1996-07-02 Sony Corp 不揮発性半導体記憶装置とその製造方法
JPH11135615A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置及びその製造方法
JP2001085511A (ja) * 1999-09-14 2001-03-30 Toshiba Corp 素子分離方法
JP2003513448A (ja) * 1999-10-28 2003-04-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｃｍｏｓ技術で狭幅効果を抑制する方法
JP2001160618A (ja) * 1999-12-01 2001-06-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001244324A (ja) * 2000-03-02 2001-09-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002261247A (ja) * 2000-12-28 2002-09-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002222924A (ja) * 2001-01-25 2002-08-09 Sharp Corp 半導体装置の製造方法
WO2002095818A1 (en) * 2001-05-23 2002-11-28 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
JP2004530304A (ja) * 2001-05-23 2004-09-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 酸窒化物の浅いトレンチ分離および形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078600A (ja) * 2006-09-21 2008-04-03 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
KR100849725B1 (ko) 2007-06-28 2008-08-01 주식회사 하이닉스반도체 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법

Also Published As

Publication number Publication date
KR20050002414A (ko) 2005-01-07
US7067425B2 (en) 2006-06-27
KR100554836B1 (ko) 2006-03-03
DE10361707B4 (de) 2010-02-25
US20040266199A1 (en) 2004-12-30
DE10361707A1 (de) 2005-01-27
JP4615880B2 (ja) 2011-01-19

Similar Documents

Publication Publication Date Title
JP4292067B2 (ja) フラッシュメモリ素子の製造方法
US6624016B2 (en) Method of fabricating trench isolation structures with extended buffer spacers
US7018885B2 (en) Method of manufacturing semiconductor devices
US20060240636A1 (en) Trench isolation methods of semiconductor device
JP4615880B2 (ja) フラッシュメモリ素子の製造方法
KR100542394B1 (ko) 플래쉬 메모리 소자의 게이트전극 형성방법
KR101072996B1 (ko) 반도체 소자의 제조방법
KR100490303B1 (ko) 반도체 소자의 제조 방법
KR100511679B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100665398B1 (ko) 반도체 소자의 제조 방법
KR100691937B1 (ko) 반도체 소자의 제조 방법
JPH1140662A (ja) 半導体装置の製造方法
KR101016336B1 (ko) 플래시 메모리소자의 제조방법
KR100524464B1 (ko) 반도체 소자의 제조 방법
KR20040006417A (ko) 반도체 소자의 제조 방법
KR100607316B1 (ko) 플래시 소자의 제조 방법
KR20080002495A (ko) 낸드 플래시 메모리 소자의 제조방법
KR20050067822A (ko) 반도체 소자의 제조 방법
KR20060046909A (ko) 리세스 채널을 갖는 트랜지스터 제조방법
KR20040008514A (ko) 반도체 메모리 소자의 제조 방법
KR20050002312A (ko) 반도체 소자의 소자분리막 형성방법
KR20000004386A (ko) 반도체 소자의 소자분리막 형성방법
KR20050067554A (ko) 트렌치형 소자분리를 갖는 반도체소자 및 그의 제조 방법
KR20060078399A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees