KR100511679B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100511679B1
KR100511679B1 KR10-2003-0042420A KR20030042420A KR100511679B1 KR 100511679 B1 KR100511679 B1 KR 100511679B1 KR 20030042420 A KR20030042420 A KR 20030042420A KR 100511679 B1 KR100511679 B1 KR 100511679B1
Authority
KR
South Korea
Prior art keywords
trench
threshold voltage
forming
oxide film
oxidation process
Prior art date
Application number
KR10-2003-0042420A
Other languages
English (en)
Other versions
KR20050003525A (ko
Inventor
동차덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0042420A priority Critical patent/KR100511679B1/ko
Priority to JP2003389231A priority patent/JP2005019941A/ja
Priority to US10/720,457 priority patent/US20040266132A1/en
Priority to TW092133177A priority patent/TWI249794B/zh
Publication of KR20050003525A publication Critical patent/KR20050003525A/ko
Application granted granted Critical
Publication of KR100511679B1 publication Critical patent/KR100511679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 본 발명의 사상은 반도체기판 표면에 문턱전압 조절을 위한 이온주입을 실시하는 단계; 상기 반도체기판 상에 사진식각공정을 수행하여 활성영역 및 소자분리영역을 정의하는 트렌치를 형성하는 단계; 상기 문턱전압 조절을 위해 주입된 이온이 상기 소자분리영역으로 확산되는 것을 최대한 억제하면서 상기 트렌치 측벽에 측벽산화막을 형성하는 산화공정을 수행하는 단계; 상기 산화공정으로 인해 상기 활성영역에서 상기 측벽산화막으로 확산된 상기 문턱전압 조절용 이온을 보충하기 위해 상기 활성영역에 이온주입을 실시하는 단계;및 상기 트렌치 내부에 산화막을 매립하여 소자분리막을 형성하는 단계를 포함한다. 따라서 상기 트렌치에 측벽산화막을 형성하는 산화공정이 수행하는 온도를 낮추고, 상기 산화공정시 측벽산화막으로 확산된 이온을 보충하기 위한 이온주입공정을 수행함으로써, 문턱전압 조절용이온이 형성된 영역의 이온농도분포를 일정하게 하여 소자의 성능이 개선될 수 있다.

Description

반도체 소자의 소자분리막 형성방법{Method of forming device's isolation layer in semiconductor device}
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것이다.
일반적인 반도체소자의 소자분리막 형성공정은, 반도체기판의 소정영역에 소자분리막 형성용 포토레지스트 패턴을 형성하고 이 패턴을 식각마스크로 식각공정을 수행하여 트렌치를 형성한다. 이때 상기 식각공정에 대해 발생한 식각손상을 보상하고, 트렌치 상부 또는 바닥모서리의 라운딩(rounding)처리 및 상기 트렌치 내부에 매립될 산화막의 접착력을 증대시키기 위해, 상기 형성된 트렌치 측벽에 측벽산화막을 형성하는 산화공정을 수행한다.
이때 상기 반도체기판에는 상기 소자분리막 형성공정 이전에 이온주입공정을 통해 문턱전압 조절을 위한 이온주입을 실시하는 데, 상기 산화공정으로 인해 상기 문턱전압 조절을 위한 이온주입시 주입된 이온들은 상기 측벽산화막으로 확산하는 현상이 발생한다.
따라서 상기 문턱전압 조절을 위한 이온이 주입된 영역에서 측벽산화막으로 확산된 이온으로 인해, 문턱전압 조절을 위한 이온이 주입된 영역은 불균일한 이온농도분포를 가지게 된다. 따라서 상기 불균일한 이온농도분포는 험프(hump)현상을 초래하게 하고, 이는 문턱전압이 낮아지는 역좁은 채널폭효과(inverse narrow width effect)를 발생시켜 소자의 성능을 저하시키는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 문턱전압 조절을 위한 이온이 주입된 영역의 이온농도분포를 일정하게 하여 소자의 성능을 향상시킬 수 있도록 하는 반도체소자의 소자분리막 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체기판 표면에 문턱전압 조절을 위한 이온주입을 실시하는 단계; 상기 반도체기판 상에 사진식각공정을 수행하여 활성영역 및 소자분리영역을 정의하는 트렌치를 형성하는 단계; 상기 문턱전압 조절을 위해 주입된 이온이 상기 소자분리영역으로 확산되는 것을 최대한 억제하면서 상기 트렌치 측벽에 측벽산화막을 형성하는 산화공정을 수행하는 단계; 상기 산화공정으로 인해 상기 활성영역에서 상기 측벽산화막으로 확산된 상기 문턱전압 조절용 이온을 보충하기 위해 상기 활성영역에 이온주입을 실시하는 단계;및 상기 트렌치 내부에 산화막을 매립하여 소자분리막을 형성하는 단계를 포함한다.
상기 측벽산화막은 상기 트렌치 형성시 트렌치 상부 또는 바닥모서리의 라운딩(rounding)처리를 하면서 동시에 상기 트렌치 내부에 매립될 산화막의 접착력을 증대시키기 위해 형성하고, 50~ 100Å정도의 두께로 형성하는 것이 바람직하다.
상기 산화공정은 800~ 950℃ 정도의 온도 범위내에서 건식산화방식에 의해 수행하는 것이 바람직하다.
상기 산화공정 후 활성영역에 수행하는 이온주입공정은 10~ 25Kev의 에너지대역에서 1E11~1E12ion/㎠의 도즈로 수행하는 것이 바람직하다.
상기 문턱전압 조절을 위해 주입되는 이온은 보론을 이용하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 5는 본 발명의 바람직한 일실시예에 관한 반도체소자의 소자분리막 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체기판(10)상부 전면에 스크린산화막(11)을 형성한다.
상기 반도체기판(10)은 P형 트랜지스터가 형성되는 영역(이하는 'PMOS영역'이라 칭함) 및 N형 트랜지스터가 형성되는 영역(이하는 'NMOS영역'이라 칭함)으로 구분 정의되어 있다. 상기 스크린 산화막(미도시)은 이후 수행하는 이온주입공정에 대한 손실을 저하시키기 위한 버퍼층의 기능을 한다. 이때 스크린 산화막(미도시)은 약 700~ 900℃ 정도의 온도에서 50~ 70 Å정도의 두께로, 습식 또는 건식산화방식으로 형성한다.
이어서, 사진/식각공정을 이용하여 PMOS 및 NMOS 영역 각각에 웰영역 형성 및 문턱전압 조절을 위한 이온주입공정을 수행한다. 상기 도 1에는 NMOS영역에 형성된 문턱전압 조절을 위한 이온이 주입된 영역 즉, 활성영역(A)만이 도시되어 있다. 상기 PMOS영역의 문턱전압 조절을 위한 이온주입 도펀트는 비소(As)나 인(P)을 이용하고, NMOS영역의 문턱전압 조절을 위한 이온주입 도펀트는 보론(B)을 이용한다. 이어서, 상기 스크린 산화막(11)을 식각공정을 통해 제거한다.
도 2를 참조하면, 상기 공정이 완료된 반도체기판(10) 상부 전면에 게이트 산화막(12), 폴리실리콘막(14) 및 패드질화막(16)을 순차적으로 형성한다.
상기 게이트산화막(12)은 750~ 850℃ 정도의 온도범위 내에서 건식 또는 습식산화공정을 진행한 후 900~ 910℃ 정도의 온도범위에서 N2가스를 이용하여 20~ 30분간 어닐링공정을 수행하여 500~ 700Å 정도의 두께로 형성할 수 있다.
상기 폴리실리콘막(14)은 500~ 550℃ 정도의 온도범위에서 약 0.1~ 3 torr의 압력, SiH4 또는 Si2H6과 같은 Si 소스 가스와 PH3 가스분위기에서 도프드 비정질실리콘(doped Poly Silcon)막을 250~ 500Å 정도의 두께로 형성할 수 있다.
또한, 패드질화막(16)은 저압화학기상증착(low pressure chemical vapor deposition: 이하는 'LP- CVD'이라 칭함)법에 의해 900~ 2000Å 정도의 두께로 형성할 수 있다.
도 3을 참조하면, 상기 결과물 상부에 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시)을 식각마스크로 식각공정을 수행하여 소자분리 영역을 정의하는 트렌치(T)를 형성한다.
상기 트렌치(T)를 형성함에 있어서 상기 반도체기판(10)은 75 내지 85°정도의 특정한 기울기를 갖도록 식각을 수행한다.
도 4를 참조하면, 상기 트렌치(T) 측벽에 산화공정을 통해 측벽산화막(18)을 형성한다. 이 측벽산화막(18)은 상기 트렌치(T) 형성을 위한 식각시 측벽에 대해 발생하는 식각손상을 보상하고, 트렌치(T) 상부 또는 바닥모서리의 라운딩(rounding)처리 및 상기 트렌치(T) 내부가 매립될 산화막의 접착력을 증대시키기 위해 형성한다. 이때, 상기 측벽산화막(18)은 약 800~ 9500℃ 정도의 온도범위내에서 건식산화방식에 의해 50~ 100Å 정도의 두께로 형성할 수 있다. 종래기술에서의 측벽산화막 형성을 위한 산화공정시 1000~1150℃ 정도의 온도에서 수행하였는데, NMOS영역에 형성된 문턱전압 조절을 위해 주입된 보론이온이 상기 측벽산화막(18)으로 확산하여 문턱전압 조절을 위한 이온의 농도를 떨어지게 하였다. 따라서 본 발명에서는 800~ 950℃ 정도로 낮추어 상기 문턱전압 조절을 위해 주입된 보론이온이 측벽산화막(18)으로 확산하는 것을 다소 줄일 수 있게 되었다.
도 5를 참조하면, 상기 산화공정을 통해 활성영역(A)에서 측벽산화막(18)으로 확산된 보론이온을 보충하기 위해, 상기 결과물에 형성된 활성영역(A)에 이온주입공정을 수행한다. 상기 낮아진 산화공정의 온도로 인해 확산되는 보론이온의 양은 감소하였지만, 완전한 보론이온의 확산은 제한하기 어렵기 때문에, 상기 산화공정으로 인해 확산된 보론 이온의 농도를 보충하기 위해 상기 활성영역에 이온주입공정을 수행한다. 이때의 이온주입공정은 10~ 25 Kev의 에너지대역에서 1E11~1E12ion/㎠의 도즈로 수행할 수 있다. 상기 패드질화막(16)을 습식식각공정을 통해 제거하고, 상기 패드질화막(16)이 제거된 결과물의 트렌치(T) 내부에 갭필(gap fill)특성이 우수한 HDP(HighDensity plasma)산화막이 채워지도록 증착한 후 상기 폴리실리콘막(14)이 노출될 때까지 화학적 기계적 연마(chemical mechanical polishing: CMP)공정등의 평탄화공정을 수행하여 소자분리막(20)을 형성한다.
본 발명의 바람직한 일실시예에 따르면, 상기 트렌치에 측벽산화막을 형성하는 산화공정이 수행하는 온도를 낮추고, 상기 산화공정시 측벽산화막으로 확산된 이온을 보충하기 위한 이온주입공정을 수행함으로써, 문턱전압 조절을 위한 이온이 주입된 활성영역의 이온농도분포를 일정하게 하여 소자의 성능이 개선될 수 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 상기 트렌치에 측벽산화막을 형성하는 산화공정이 수행하는 온도를 낮추고, 상기 산화공정시 측벽산화막으로 확산된 이온을 보충하기 위한 이온주입공정을 수행함으로써, 문턱전압 조절을 위한 이온이 주입된 활성영역의 이온농도분포를 일정하게 하여 소자의 성능이 개선될 수 있는 효과가 있다.
본 발명은 구체적인 실시예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
도 1 내지 도 5는 본 발명의 바람직한 일 실시예인 반도체소자의 소자분리막 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10: 반도체기판 11: 스크린산화막
12: 게이트산화막 14: 폴리실리콘막
16: 패드질화막 18: 측벽산화막
20: 소자분리막

Claims (5)

  1. 반도체기판 표면에 문턱전압 조절을 위한 이온주입을 실시하는 단계;
    상기 반도체기판 상에 사진식각공정을 수행하여 활성영역 및 소자분리영역을 정의하는 트렌치를 형성하는 단계;
    상기 트렌치 측벽에 측벽 산화막을 형성하는 산화 공정을 수행하되, 상기 산화 공정시 상기 문턱전압 조절을 위해 주입된 이온이 상기 소자분리영역으로 확산되는 것이 방지되도록 하는 단계;
    상기 문턱전압 조절용 이온을 보충하기 위해 상기 활성영역에 이온주입을 실시하는 단계;및
    상기 트렌치 내부에 산화막을 매립하여 소자분리막을 형성하는 단계를 포함하는 반도체소자의 소자분리막 형성방법.
  2. 제1 항에 있어서, 상기 측벽산화막은
    상기 트렌치 형성시 트렌치 상부 또는 바닥모서리의 라운딩(rounding)처리를 하면서 동시에 상기 트렌치 내부에 매립될 산화막의 접착력을 증대시키기 위해 형성하고, 50~ 100Å정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  3. 제1 항에 있어서, 상기 산화공정은
    800~ 950℃ 정도의 온도 범위내에서 건식산화방식에 의해 수행하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  4. 제1 항에 있어서, 상기 산화공정 후 활성영역에 수행하는 이온주입공정은
    10~ 25Kev의 에너지대역에서 1E11~1E12ion/㎠의 도즈로 수행하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  5. 제1 항에 있어서, 상기 문턱전압 조절을 위해 주입되는 이온은
    보론을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
KR10-2003-0042420A 2003-06-27 2003-06-27 반도체 소자의 소자분리막 형성방법 KR100511679B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0042420A KR100511679B1 (ko) 2003-06-27 2003-06-27 반도체 소자의 소자분리막 형성방법
JP2003389231A JP2005019941A (ja) 2003-06-27 2003-11-19 半導体素子の素子分離膜形成方法
US10/720,457 US20040266132A1 (en) 2003-06-27 2003-11-24 Method of forming device isolation film in semiconductor device
TW092133177A TWI249794B (en) 2003-06-27 2003-11-26 Method of forming device isolation film in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0042420A KR100511679B1 (ko) 2003-06-27 2003-06-27 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20050003525A KR20050003525A (ko) 2005-01-12
KR100511679B1 true KR100511679B1 (ko) 2005-09-01

Family

ID=33536320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0042420A KR100511679B1 (ko) 2003-06-27 2003-06-27 반도체 소자의 소자분리막 형성방법

Country Status (4)

Country Link
US (1) US20040266132A1 (ko)
JP (1) JP2005019941A (ko)
KR (1) KR100511679B1 (ko)
TW (1) TWI249794B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060504A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 소자 분리막 형성방법
KR19980063291A (ko) * 1996-12-17 1998-10-07 윤종용 트랜치 소자분리방법
JPH10284589A (ja) * 1997-04-03 1998-10-23 Nec Corp 半導体装置及びその製造方法
JP2002261247A (ja) * 2000-12-28 2002-09-13 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550078A (en) * 1995-06-28 1996-08-27 Vanguard International Semiconductor Corp. Reduced mask DRAM process
US5985743A (en) * 1996-09-19 1999-11-16 Advanced Micro Devices, Inc. Single mask substrate doping process for CMOS integrated circuits
US6342431B2 (en) * 1998-10-14 2002-01-29 International Business Machines Corporation Method for eliminating transfer gate sacrificial oxide
TW391051B (en) * 1998-11-06 2000-05-21 United Microelectronics Corp Method for manufacturing shallow trench isolation structure
US6180453B1 (en) * 1998-12-21 2001-01-30 Vanguard International Semiconductor Corporation Method to fabricate a DRAM cell with an area equal to five times the minimum used feature, squared
US6613635B2 (en) * 2000-12-28 2003-09-02 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device having element isolation trench
US6624016B2 (en) * 2001-02-22 2003-09-23 Silicon-Based Technology Corporation Method of fabricating trench isolation structures with extended buffer spacers
KR100437462B1 (ko) * 2001-10-04 2004-06-23 삼성전자주식회사 저전압 모스 트랜지스터 및 고전압 모스 트랜지스터를갖는 반도체소자의 제조방법
KR100426484B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063291A (ko) * 1996-12-17 1998-10-07 윤종용 트랜치 소자분리방법
KR19980060504A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 소자 분리막 형성방법
JPH10284589A (ja) * 1997-04-03 1998-10-23 Nec Corp 半導体装置及びその製造方法
JP2002261247A (ja) * 2000-12-28 2002-09-13 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20050003525A (ko) 2005-01-12
TW200501268A (en) 2005-01-01
JP2005019941A (ja) 2005-01-20
US20040266132A1 (en) 2004-12-30
TWI249794B (en) 2006-02-21

Similar Documents

Publication Publication Date Title
KR100458767B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100554836B1 (ko) 플래시 메모리 소자의 제조방법
KR100487137B1 (ko) 반도체 소자의 제조 방법
KR101017051B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100542394B1 (ko) 플래쉬 메모리 소자의 게이트전극 형성방법
KR100511679B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100530420B1 (ko) 플래시 메모리 소자의 제조방법
KR101072996B1 (ko) 반도체 소자의 제조방법
KR100501641B1 (ko) 반도체 소자의 웰 형성방법
KR101016336B1 (ko) 플래시 메모리소자의 제조방법
KR100490303B1 (ko) 반도체 소자의 제조 방법
KR100466819B1 (ko) 반도체 플래시 메모리 셀의 제조방법
KR20050002312A (ko) 반도체 소자의 소자분리막 형성방법
KR100972695B1 (ko) 반도체 소자의 제조 방법
KR100432786B1 (ko) 반도체 플래시 메모리 셀의 제조 방법
KR100691937B1 (ko) 반도체 소자의 제조 방법
KR101253740B1 (ko) 반도체 소자의 제조방법
KR100635198B1 (ko) 반도체 소자의 웰영역 형성방법
KR100524464B1 (ko) 반도체 소자의 제조 방법
KR20060046909A (ko) 리세스 채널을 갖는 트랜지스터 제조방법
KR20050067822A (ko) 반도체 소자의 제조 방법
KR20050003295A (ko) 반도체 소자의 문턱 전압 조절 영역 형성방법
KR20040006418A (ko) 반도체 소자의 제조 방법
KR20060078399A (ko) 반도체 소자의 형성 방법
KR20080029581A (ko) 낸드 플래시 메모리 소자의 메모리 셀 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee