KR19980060504A - 반도체 소자의 소자 분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 반도체 기판 상부에 패드 산화막, 질화막을 차례로 형성한 후, 질화막 상부에 소자 분리용 마스크를 형성하고, 상기 소자 분리 마스크를 이용하여 소자분리 영역으로 예정된 영역의 질화막과 패드 산화막을 식각한 다음, 소자 분리 마스크를 제거하고, 이후 전체구조 상부에 필드 스톱 이온주입을 실시한 다음 소정깊이의 트랜치를 형성함으로써, 종래의 트랜치 형성후 트랜치 측벽에서의 인버젼을 막기 위한 이온 주입 공정시 요구되는 별도의 마스크 공정이나 추가의 이온주입공정을 필요로 하지 않으므로 제조공정을 단순화시키고, 또한 반도체 기판의 표면 근처에 주입된 이온이 후속 열공정에 의해 소자영역으로 확산되어 문턱전압 등의 소자특성에 영향을 미치게 되는 문제를 해결하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 소자 분리막 형성방법

본 발명은 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 특히 트랜치 형성전 반도체 기판 전면에 필드 스톱(Field Stop) 이온주입을 실시함으로써, 필드영역과 소자분리영역에서의 단차에 의해 별도의 측벽이온주입을 실시하지 않아도 효과적으로 트랜치 측벽에서의 인버젼(Inversion)을 막을 수 있어 공정의 단순화와 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법에 관한 것이다.

트랜치를 이용하여 반도체 소자 분리막을 형성하는 종래의 기술에 대해 첨부 도면을 참조하여 살펴보기로 한다.

도 1a 와 도 1b 는 종래 기술에 따른 반도체 소자의 소자분리막 형성 공정단계를 도시한 단면도이다.

먼저, 반도체 기판(11)상에 패드 산화막(13), 질화막(15)을 차례로 형성하고, 상기 질화막(5) 상부에 소자 분리용 마스크(17)를 형성한다.

다음 상기 감광막 패턴(17)을 이용하여 하부의 질화막(15), 패드 산화막(13)을 식각한다.(도 1a 참조)

다음, 상부의 소자 분리 마스크(17)을 식각하여 제거한 후, 하부의 질화막(15)을 식각장벽으로 하여 하부의 노출된 반도체 기판(1)을 일정깊이 식각하여 트랜치(19)를 형성한다.

상기 트랜치(19) 형성후 트랜치(19) 측벽에서의 인버젼을 막기 위해 종래 기술의 경우에는 별도의 이온주입 공정을 실시한다.(도 1b 참조)

이 경우 트랜치(19)의 수직한 측벽에 이온주입을 하기 위해서는 이온 주입시 일정한 각도를 유지하여야 한다. 그러나 상기 트랜치(19)의 측벽 모두에 이온주입을 실시하기 위해서는 주입되는 이온의 각도가 일정각도 범위내에서 한정되어지므로 통상 반도체 기판(11)을 4회 이상 정도로 회전시켜야 하는 추가공정이 필요하게 되며, 또한 기판(11) 표면 근처에 주입된 이온은 후속 열공정에 의해 소자영역으로 확산되어 소자특성에 영향을 주게 되어 반도체 소자의 제조수율 및 신뢰성을 저하시키게 되는 문제점이 있다.

따라서 본 발명은 상기의 문제점을 해결하기 위하여 소자분리용 마스크 형성 후 하부의 질화막을 식각한 다음, 트랜치를 형성하는 공정의 전 단계에서 반도체 기판 전표면에 필드 스톱 이온주입을 실시함으로써, 필드영역과 소자분리영역에서의 단차에 의해 별도의 측벽이온주입을 실시하지 않아도 효과적으로 트랜치 측벽에서의 인버젼을 막을 수 있어 반도체 소자 제조공정의 단순화와 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.

도 1a 와 도 1b 는 종래 기술에 따른 트랜치 형성후 측벽에 이온주입 상태를 도시한 단면도

도 2a 내지 도 2e 는 본 발명의 기술에 따른 반도체 소자의 소자분리막 제조 공정도

*도면의 주요 부분에 대한 부호의 설명*

11,31 : 반도체 기판13,33 : 패드 산화막

15,35 : 질화막17,37 : 소자 분리용 마스크

19,39 : 트랜치41 : 열산화막

43 : CVD 산화막

상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상부에 패드 산화막, 질화막을 차례로 형성하는 단계와, 상기 질화막 상부에 소자 분리용 마스크를 형성하는 단계와, 상기 소자 분리 마스크를 이용하여 소자분리 영역으로 예정된 영역의 질화막과 패드 산화막을 식각하는 단계와, 상부의 소자 분리 마스크를 제거하는 단계와, 전체 구조 상부에 필드 스톱 이온주입을 실시하는 단계와, 노출된 반도체 기판을 식각하여 소정깊이의 트랜치를 형성하는 단계와, 전체 구조 상부에 산화막을 증착하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법을 제공한다.

이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.

도 2a 내지 도 2e 는 본 발명의 방법에 따른 반도체 소자의 소자분리막 제조공정 단계를 도시한 단면도이다.

도 2a 를 참조하면, 반도체 기판(31) 상부에 패드 산화막(33), 질화막(35)을 순서대로 증착한다.

이때 상기 패드 산화막(33)은 70~300Å, 질화막(33)은 1000~3030Å의 두께로 한다.

도 2b 를 참조하면, 상기 질화막(35) 상부에 소자 분리용 마스크(37)를 형성하고, 상기 소자 분리 마스크(37)를 이용하여 소자분리 영역으로 예정된 영역의 질화막(35)과 패드 산화막(33)을 식각한다.

도 2c 를 참조하면, 상부의 소자 분리 마스크(37)를 식각하여 제거한 후, 전체구조 상부에 필드 스톱 이온주입을 실시하되, 트랜치를 형성할 깊이보다 약 100~500Å 깊게 이온주입을 하여 상기 도면에 도시된 바와 같은 단차가 형성된 농도 분포(R_p)가 되도록 한다.

이때, 주입이온으로는 B 를 사용한다.

도 2d 를 참조하면, 노출된 반도체 기판(31)을 식각하여 소정깊이, 예컨대 1000~3000Å의 트랜치(39)를 형성하고, 상기 트랜치(39) 측벽을 50~300Å 두께만큼 산화시켜 열산화막(41)을 형성한다.

도 2e 를 참조하면, 전체구조 상부에 소자분리용 산화막(43)을 4000~7000Å 두께로 증착시킨다.

이때 상기 소자분리용 산화막으로 CVD(Chemical Vapor Deposition) 산화막을 사용한다.

이상 상술한 바와 같이, 본 발명의 방법에 따라 트랜치 형성전 단계에서 필드 스톱 이온주입을 실시함에 의해 종래의 트랜치 형성후 트랜치 측벽에서의 인버젼을 막기 위한 이온 주입 공정시 요구되는 별도의 마스크 공정이나 추가의 이온주입공정을 필요로 하지 않으므로 제조공정을 단순화시키고, 또한 반도체 기판의 표면 근처에 주입된 이온이 후속 열공정에 의해 소자영역으로 확산되어 문턱전압 등의 소자 특성에 영향을 미치게 되는 문제를 해결하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있다.

Claims (8)

1. 반도체 기판 상부에 패드 산화막, 질화막을 차례로 형성하는 단계와,

   상기 질화막 상부에 소자 분리용 마스크를 형성하는 단계와,

   상기 소자 분리 마스크를 이용하여 소자분리 영역으로 예정된 영역의 질화막과 패드 산화막을 식각하는 단계와,

   상부의 소자 분리 마스크를 제거하는 단계와,

   전체 구조 상부에 필드 스톱 이온주입을 실시하는 단계와,

   노출된 반도체 기판을 식각하여 소정깊이의 트랜치를 형성하는 단계와,

   전체 구조 상부에 산화막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
2. 제 1 항에 있어서, 상기필드 스톱 이온주입시 반도체 기판상에 주입되는 이온의 깊이는 형성되어질 트랜치의 깊이보다 일정깊이 깊게 형성되게 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
3. 제 2 항에 있어서, 상기 반도체 기판상에 주입되는 이온의 깊이는 형성되어질 트 랜치의 깊이보다 100~500Å 깊게 형성되게 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
4. 제 1 항에 있어서, 상기 패드 산화막의 두께는 50~300Å 로 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
5. 제 1 항에 있어서, 상기 질화막의 두께는 1000~3000Å로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
6. 제 1 항에 있어서, 상기 트랜치의 깊이는 1000~3000Å 로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
7. 제 1 항에 있어서, 상기 트랜치 측벽을 70~300Å의 두께로 열산화시키는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
8. 제 1 항에 있어서, 상기 트랜치 내부를 채우는 소자분리 산화막은 CVD 산화막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.