KR100191713B1 - 반도체 소자의 필드 산화막 형성방법 - Google Patents

반도체 소자의 필드 산화막 형성방법 Download PDF

Info

Publication number
KR100191713B1
KR100191713B1 KR1019960012723A KR19960012723A KR100191713B1 KR 100191713 B1 KR100191713 B1 KR 100191713B1 KR 1019960012723 A KR1019960012723 A KR 1019960012723A KR 19960012723 A KR19960012723 A KR 19960012723A KR 100191713 B1 KR100191713 B1 KR 100191713B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
field oxide
trench
nitride
Prior art date
Application number
KR1019960012723A
Other languages
English (en)
Other versions
KR970072179A (ko
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960012723A priority Critical patent/KR100191713B1/ko
Publication of KR970072179A publication Critical patent/KR970072179A/ko
Application granted granted Critical
Publication of KR100191713B1 publication Critical patent/KR100191713B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 필드 산화막 제조방법에 관한 것으로, 보다 구체적으로는 필드 산화막의 필드 인버젼을 방지할 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다. 본 발명에 따르면, 반도체 기판에 제1패드 산화막과, 제1질화막을 적층하는 단계; 필드 산화막 예정 영역이 노출되도록 제1질화막을 식각하는 단계; 노출된 필드 산화막 예정 영역을 산화시키어 제1필드 산화막을 형성하는 단계; 제1필드 산화막, 제1패드 산화막, 제1질화막을 제거하는 단계; 결과물 상부에 제2패드 산화막과, 제2질화막을 형성하는 단계; 필드 산화막 예정영역이 노출되도록 제2질화막을 식각하는 단계; 제2질화막을 마스크로 하여 반도체 기판을 일정 깊이만큼 식각하여 트렌치를 형성하는 단계; 제2패드 산화막을 소정 폭으로 습식 식각하는 단계; 전체 구조물 상부 및 트렌치 내벽부에 폴리실리콘막을 증착하는 단계; 트렌치 내벽에 채널 스톱퍼용 불순물을 이온주입하는 단계; 폴리실리콘막을 열산화하는 단계; 및 트렌치 내부에 절연막을 매립시키어 제2필드 산화막을 형성하는 단계를 포함한다.

Description

반도체 소자의 필드 산화막 형성방법
본 발명은 반도체 소자의 필드 산화막 제조방법에 관한 것으로, 보다 구체적으로는 필드 산화막의 필드 인버젼(field inversion)을 방지할 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.
현재의 반도에 소자는 고집적화됨에 따라 소자의 활성 영역의 면적 밀도가 증가하고 있다. 이러한 활성 영역의 면적 밀도는 소자의 분리 영역의 면적에 의하여 결정된다. 일반적으로 공지된 반도체 소자의 분리 기술은 로코스 기술로써, 국부적으로 선택적 산화를 이루어 필드 산화막을 형성하여 소자간의 절연특성을 확보하였다.
종래에는 제1도에 도시된 바와 같이, 로코스에 의한 문제점을 개선하기 위하여 패드 산화막과 질화막 사이에 완충용 폴리실리콘을 개재한 PBLOCOS(poly buffered LOCOS) 방법이 제안되었다.
여기서, 종래의 필드 산화막의 형성방법을 살펴보면, 제1도에 도시된 바와 같이, 반도체 기판(1) 상부에 50 내지 150Å의 두께를 지니는 패드 산화막(2)이 형성되고, 그 상부에 실리콘 질화막(3)이 순차적으로 형성된다. 이어서, 필드 산화막 예정 부위가 노출되도록, 감광막 패턴(도시되지 않음)이 형성되고, 이 감광막 패턴(도시되지 않음)에 따라, 질화막(3)이 식각된다. 그리고 난다음, 노출된 반도체 기판면에 불순물이 이온 주입되어, 채널 스톱퍼층(5)이 형성된다. 이 채널 스톱퍼층(5)은 활성 영역과 이와 이웃하는 다른 활성 영역을 전기적으로 분리시켜 소자의 동작시 높은 전위 장벽을 형성하기 위하여, 반도체 기판과 동일한 타입의 불순물이 고농도로 주입된다. 그런다음, 감광막 패턴이 제거되고, 이상의 결과물을 고온에서 열산화함으로써, 필드 산화막(6)이 형성된다.
그러나, 로코스 기술에 의하여 형성된 필드 산화막은 국부 성장시 성장 저지막으로 이용되는 질화막 하부에 산화막이 침투하여 버즈 빅(bird's beak)이라는 고질적인 문제점을 지니고 있으며, 또한, 열산화 공정시, 필드 산화막 예정 부위에 이온 주입된 채널 스톱퍼 불순물이 외부로 확산되어, 채널 스톱퍼 영역(5)은 저농도 상태가 된다. 이로 인하여, 소자의 동작시 채널 스톱퍼 영역이 저농도인 이유로 필드 인버젼이 발생되고, 필드 산화막 하부 영역에는 쉽게 채널이 형성되어, 다른 활성 영역과 용이하게 전기적 턴온이 발생하는 문제점이 발생하였다.
따라서, 본 발명의 상기한 종래의 문제점을 해결하기 위한 것으로, 필드 산화막 형성시, 버즈 빅 현상을 방지함과 동시에 채널 스톱퍼 불순물의 외부 확산을 방지하여, 인접한 다른 활송 영역간의 전기적 도통을 방지하여 필드 산화막의 절연 특성 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 필드 산화막 형성방법을 제공하는 것을 목적으로 한다.
제1도는 종래의 방법에 따른 반도체 소자의 필드 산화막 형성방법을 보인 단면도.
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 각 제조 공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 제1패드 산화막
13 : 제1질화막 14 : 제1필드 산화막
15 : 제2패드 산화막 16 : 제2질화막
17 : 트렌치 18 : 폴리실리콘막
19 : 채널스톱퍼층 20 : 열산화막
21 : TEOS 산화막 22 : 제2필드 산화막
상기 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판에 제1패드 산화막과, 제1질화막을 적층하는 단계; 필드 산화막 예정 영역이 노출되도록 제1질화막을 식각하는 단계; 노출된 필드 산화막 예정 영역을 산화시키어 제1필드 산화막을 형성하는 단계; 상기 제1필드 산화막, 제1패드 산화막, 제1질화막을 제거하는 단계; 결과물 상부에 제2패드 산화막과, 제2질화막을 형성하는 단계; 필드 산화막 예정 영역이 노출되도록 제2질화막을 식각하는 단계; 제2질화막을 마스크로 하여 반도체 기판을 일정 깊이만큼 식각하여 트렌치를 형성하는 단계; 상기 제2패드 산화막을 소정 폭으로 습식 식각하는 단계; 전체 구조물 상부 및 트렌치 내벽부에 폴리실리콘막을 증착하는 단계; 트렌치 내벽에 채널 스톱퍼용 불순물을 이온주입하는 단계; 상기 폴리실리콘막을 열산화하는 단계; 및 트렌치 내부에 절연막을 매립시키어 제2필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이와같이, 본 발명에 의하면, 인접한 다른 활성영역간의 전기적 도통을 방지하고, 필드 산화막의 절연 특성 및 소자의 신뢰성을 향상시킬수 있다.
[실시예]
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거하여 자세히 설명하도록 한다.
첨부한 도면 제2a도 내지 제2f도는 본 발명에 따른 반도체 소자의 필드 산화막 제조방법을 설명하기 위한 각 제조공정을 나타낸 단면도이다.
먼저, 제2a도에 도시된 바와 같이, 반도체 기판(11)에 패드 산화막(12)이 열산화 방법에 의하여 100 내지 300Å 두께로 형성되고, 그 상부에 질화막(13)이 1000 내지 2000Å 두께로 형성된 다음, 필드 산화막의 예정 부분이 노출되도록 질화막(13)의 일부분이 식각된다. 이어서, 질화막(13)이 성장 저지막으로 이용되어, 노출된 부분이 4000 내지 6000Å 두께로 열산화됨으로써, 예비 필드 산화막(14)이 형성된다.
제2b도는 이후 공정이 일부 진행된 반도체 소자의 단면을 보인것으로, 기판상에 존재되는 질화막(13)과 패드 산화막(12)이 공지된 방법에 의하여 제거되고, 예비 필드 산화막(14)도 습식 식각된다. 그후, 결과물 상부에 제2패드 산화막(15)과 제2질화막(16)이 각각 형성되고, 여기서, 제2패드 산화막(15)의 두께는 100 내지 300Å, 제 2질화막(16)의 두께는 1000 내지 2000Å로 형성된다. 이어서, 필드 산화막이 형성될 부분의 반도체 기판(11)이 노출될 수 있도록, 제2패드 산화막(15)과 제2질화막(16)이 식각된다. 바람직하게는, 상기 제1필드 산화막(14) 형성시, 제1질화막을 제거하기 위하여 형성된 마스크 패턴의 형태로 제2패드 산화막(15)과 제2질화막(16)이 식각된다.
식각이 이루어진 제2질화막(16)에 의하여 노출된 반도체 기판(11)이 식각된 단면이 제2c도에 도시되어 있다. 여기서, 반도체의 기판(11)은 5000 내지 12000Å 정도 식각되어 트렌치(17)가 형성된다.
그런다음 제2d도에 나타낸 바와 같이, 트렌치 내벽의 제2패드 산화막(15)은 실리콘 기판과 트렌치간의 모서리 부분의 경사를 완만히 하기 위하여, HF 용액에 의하여 300 내지 500Å 정도 내측으로 습식 식각되고, 전체 구조물 표면에 600 내지 1000Å 두께의 폴리실리콘막(18)이 형성된다. 이어서, 트렌치(17) 내부에 소정의 각만큼 기울여서, 인접한 다른 활성 영역간의 전기적 도통을 방지하기 위하여, 채널 스톱퍼용 불순물이 이온주입된다. 이때, 채널 스톱퍼용 불순물로는 B 또는 BF3불순물이 이용되며, 채널 스톱퍼용 불순물은 1 x 1011내지 1 x 1016원자/㎤의 농도와, 20 내지 50KeV의 에너지 범위로 이온주입되어, 체널 스톱퍼층(9)이 형성된다.
그 다음에, 제2e도에 도시된 바와 같이, 노출된 폴리 실리콘막(16)이 열산화 방식에 의하여 열산화막(20)이 형성된다. 이때, 폴리 실리콘막(16)의 열산화 공정은, 종래의 필드 산화막을 형성하기 위한 열산화 공정보다 단시간에 진행되므로, 채널 스톱퍼용 불순물의 확산이 방지된다. 이어서, 트렌치(17)가 충분히 매립될만큼 두께, 바람직하게는 5000 내지 8000Å 두께로 산화용 절연막 예를들어, TEOS 절연막(21)이 형성된다.
제2f도에 도시되어 있는 바와 같이, TEOS 절연막(21)이 트렌치 내부에만 매립되도록 에치백된다. 그리고나서, 제2질화막(16), 제2패드 산화막(15)을 공지된 방법에 의하여 제거하여 소망하는 필드 산화막(22)이 완성된다.
이와같이, 본 발명에 따르면, 채널 스톱 영역의 확산이 방지되어 필드 인버젼을 감소시키고, 반도체 활성 영역을 최대로 확장할 수 있다.

Claims (6)

  1. 반도체 기판에 제1패드 산화막과, 제1질화막을 적층하는 단계; 필드 산화막 예정 영역이 노출되도록 제1질화막을 식각하는 단계; 노출된 필드 산화막 예정 영역을 산화시키어 제1필드 산화막을 형성하는 단계; 상기 제1필드 산화막, 제1패드 산화막, 제1질화막을 제거하는 단계; 결과물 상부에 제2패드 산화막과, 제2질화막을 형성하는 단계; 필드 산화막 예정 영역이 노출되도록 제2질화막을 식각하는 단계; 제2질화막을 마스크로하여 반도체 기판을 일정 깊이만큼 식각하여 트렌치를 형성하는 단계; 상기 제2패드 산화막을 소정 폭으로 습식 식각하는 단계; 전체 구조물 상부 및 트렌치 내벽부에 폴리실리콘막을 증착하는 단계; 트렌치 내벽에 채널 스톱퍼용 불순물을 이온주입하는 단계; 상기 폴리실리콘막을 열산화하는 단계; 및 트렌치 내부에 절연막을 매립시키어 제2필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  2. 제1항에 있어서, 상기 제1트렌치의 깊이는 5000 내지 12000Å 인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  3. 제1항에 있어서, 상기 제2패드 산화막은 300 내지 500Å의 폭 만큼 습식 식각하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  4. 제1항에 있어서, 상기 채널 스톱 불순물로는 B 또는 BF3불순물로 1 x 1011내지 1 x 1016원자/㎤의 농도와, 20 내지 50KeV의 에너지 범위로 이온 주입하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  5. 제1항에 있어서, 상기 트렌치 영역을 매립시키는 절연막은 TEOS 막인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
  6. 제5항에 있어서, 상기 TEOS 산화막의 두께는 5000 내지 8000Å인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
KR1019960012723A 1996-04-24 1996-04-24 반도체 소자의 필드 산화막 형성방법 KR100191713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012723A KR100191713B1 (ko) 1996-04-24 1996-04-24 반도체 소자의 필드 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012723A KR100191713B1 (ko) 1996-04-24 1996-04-24 반도체 소자의 필드 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970072179A KR970072179A (ko) 1997-11-07
KR100191713B1 true KR100191713B1 (ko) 1999-06-15

Family

ID=19456599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012723A KR100191713B1 (ko) 1996-04-24 1996-04-24 반도체 소자의 필드 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100191713B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468674B1 (ko) * 1997-07-24 2005-03-16 삼성전자주식회사 반도체장치의소자분리방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369353B1 (ko) * 1999-06-28 2003-01-24 주식회사 하이닉스반도체 개선된 트렌치 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468674B1 (ko) * 1997-07-24 2005-03-16 삼성전자주식회사 반도체장치의소자분리방법

Also Published As

Publication number Publication date
KR970072179A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
KR100195208B1 (ko) 반도체 장치의 소자분리막 형성 방법
US4916086A (en) Method of manufacturing a semiconductor device having rounded trench corners
KR100226488B1 (ko) 반도체 소자 격리구조 및 그 형성방법
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
US6727569B1 (en) Method of making enhanced trench oxide with low temperature nitrogen integration
KR100191713B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
KR100232191B1 (ko) 격리막 형성 방법
KR100192181B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH11163163A (ja) 半導体装置の製造方法
KR100401529B1 (ko) 반도체소자의필드산화막형성방법
KR100230745B1 (ko) 반도체 디바이스의 소자 분리막 형성 방법(Method for isolating semiconductor device)
KR100191714B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100401527B1 (ko) 반도체장치의소자분리방법
KR960000380B1 (ko) 바이폴라 트랜지스터의 제조 방법
KR940001813B1 (ko) 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치
KR100188092B1 (ko) 반도체 소자 및 그 제조 방법
KR0161728B1 (ko) 반도체소자의 트랜지스터 제조방법
KR100203897B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100335265B1 (ko) 반도체 소자의 소자분리막 제조방법
KR950007422B1 (ko) 반도체 장치의 소자격리 방법
KR20040064117A (ko) 반도체 소자의 트렌치 형성 방법
KR100249318B1 (ko) 반도체 소자 분리 영역 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 18

EXPY Expiration of term