KR100249318B1 - 반도체 소자 분리 영역 형성 방법 - Google Patents

반도체 소자 분리 영역 형성 방법 Download PDF

Info

Publication number
KR100249318B1
KR100249318B1 KR1019980003080A KR19980003080A KR100249318B1 KR 100249318 B1 KR100249318 B1 KR 100249318B1 KR 1019980003080 A KR1019980003080 A KR 1019980003080A KR 19980003080 A KR19980003080 A KR 19980003080A KR 100249318 B1 KR100249318 B1 KR 100249318B1
Authority
KR
South Korea
Prior art keywords
oxide film
isolation region
device isolation
forming
film
Prior art date
Application number
KR1019980003080A
Other languages
English (en)
Other versions
KR19990069061A (ko
Inventor
신현동
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019980003080A priority Critical patent/KR100249318B1/ko
Publication of KR19990069061A publication Critical patent/KR19990069061A/ko
Application granted granted Critical
Publication of KR100249318B1 publication Critical patent/KR100249318B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

p형 웰이 형성되어 있는 n형 기판 위에 패드 산화막과 산화 방지 마스크로 이용되는 질화 규소막을 차례로 증착하고 소자 분리 영역이 될 부분의 질화 규소막과 패드 산화막을 식각하여 제거한다. 다음, 붕소 이온을 주입하여 채널 스톱 영역을 형성하고, NOx(x = 0.5 - 2.0), NH3등의 질소 화합물 기체를 이용하여 규소 기판을 열산화하여 질소를 원자 백분율 0.05 - 1.0 % 포함하는 산화막으로 이루어진 붕소 이온 침투 방지막을 형성한다. 마지막으로 소자 분리 영역에 국부 산화막을 성장시키고 산화 방지 마스크로 사용되었던 질화 규소막을 제거한다. 이러한 방법은 얕은 트랜치로 소자 분리 영역을 형성하는 STI 공정에서도 동일하게 사용될 수 있고, 기판에 직접 질소 이온을 주입하는 방법으로 붕소 이온 침투 방지막을 형성할 수도 있다.

Description

반도체 소자 분리 영역 형성 방법
이 발명은 반도체 소자 분리 영역을 형성하는 방법에 관한 것이며, 더 상세하게는 반도체 소자 분리 영역을 형성하는 과정에서 발생하는 불순물(dopant)의 재분포를 막는 방법에 관한 것이다.
반도체의 소자와 소자 사이를 분리하기 위해서는 통상 LOCOS(local oxidation of silicon) 또는 STI(shallow trench isolation) 방법 등을 사용한다. LOCOS 공정은 소자 분리 영역이 되는 반도체 소자의 주변에 0.3 - 1.0 μm 정도의 두꺼운 국부 산화막을 형성하여 소자와 소자 사이를 분리시키는 기술이고, STI 공정은 반도체 소자의 주변에 1μm 이하의 얕은 트랜치로 해자(moat)를 형성하여 소자와 소자를 분리시키는 기술이다.
도 1에는 LOCOS 방법을 사용하여 소자 분리 영역을 형성한 규소 기판의 단면도가 나타나 있다.
도 1에 나타난 바와 같이, p형 기판(1) 위의 소자 분리 영역이 되는 부분에 국부 산화막(2)이 형성되어 있다. 국부 산화막(2) 아래에는 붕소 이온이 주입되어 채널 스톱 영역(3)이 형성되어 있다.
이제, 이와 같이 국부 산화막을 이용하여 소자 분리 영역을 형성하는 과정을 설명한다. 먼저 규소 기판(1) 위에 규소 기판(1)과 그 위에 형성될 질화 규소막 사이에 발생하는 스트레스(stress)를 흡수하기 위한 패드 산화막(도시하지 않음)을 형성하고, 그 위에 질화 규소막(도시하지 않음)을 형성한 후에 소자 분리 영역이 될 부분의 질화 규소막과 패드 산화막을 식각한다. 다음, 질화 규소막과 패드 산화막이 제거된 부분의 기판에 붕소 이온을 주입하여 채널 스톱 영역(3)을 형성한다. 그리고, 국부 산화막(2)을 성장시킨다.
그런데, 국부 산화막(2)을 성장시키는 과정에서 채널 스톱 영역에 주입되어 있는 붕소 이온은 격리(segregation)되고 산화에 의해 확산된다. 이에 따라 붕소 이온은 원래 주입되었던 범위를 벗어나 넓게 확산되고, 채널 스톱 영역(3) 위쪽에 형성되어 있는 국부 산화막(2) 쪽으로 침투하게 된다.
따라서 채널 스톱 영역(3)을 형성할 때 원하는 정도에 비해 높은 농도의 붕소 이온을 주입해야 하며 주입 깊이도 깊게 되어야 한다. 이 때의 주입 농도는 1012- 1013정도가 되고, 주입 에너지는 60 - 100 keV에 이른다.
또한, 질화 규소막 가장자리의 스트레스에 의해 채널 스톱 영역이 질화 규소막으로 덮인 영역 아래로 침투할 수 있고, 이는 누설 전류의 원인이 된다.
이러한 문제는 n형 기판 위에 p형 웰을 형성하고 그 위에 국부 산화막이 형성되는 경우에도 동일하게 발생한다.
한편, LOCOS 공정을 대신하여 최근 많이 사용되는 STI(shallow trench isolation) 공정에서도 이와 유사한 문제점이 보고되고 있다.
STI 공정을 이용하여 소자 분리 영역을 형성하기 위해서는 p형 기판 위에 패드 산화막과 질화 규소막을 형성한 후 질화 규소막, 패드 산화막, 규소 기판을 식각하여 소자 분리 영역이 될 부분에 트랜치를 형성한다.
다음으로 LOCOS 공정에서와 마찬가지로 채널 스톱 영역을 형성하기 위하여 붕소 이온을 주입하고, 트랜치 내부에 얇은 열산화막을 다시 성장시키게 되는데 이 과정에서 붕소 이온이 열산화막 쪽으로 확산되고 침투된다.
한편, STI 공정을 이용하는 경우에도 LOCOS 공정에서와 마찬가지로 n형 기판 위에 p형 웰을 형성하고 그 위에 트랜치를 형성하여 소자 분리 영역을 형성되는 경우에도 동일한 문제점이 있다.
이 발명이 이루고자 하는 과제는 소자 분리 영역의 소자 분리 특성을 향상시키는 것이다.
이 발명의 또다른 과제는 소자 분리 영역의 경계에서 발생하는 누설 전류를 줄이는 것이다.
도 1은 종래 기술에 따른 LOCOS 공정을 이용하여 형성한 소자 분리 영역의 단면도이고,
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 반도체 소자 분리 영역 형성 방법을 나타낸 단면도이고,
도 3은 본 발명의 제2 실시예에 따른 반도체 소자 분리 영역 형성 방법을 나타낸 단면도이고,
도 4a 내지 도 4e는 본 발명의 제3 실시예에 따른 반도체 소자 분리 영역 형성 방법을 나타낸 단면도이고,
도 5는 본 발명의 제4 실시예에 따른 반도체 소자 분리 영역 형성 방법을 나타낸 단면도이다.
이와 같은 과제를 이루기 위하여 본 발명에서는 국부 산화 공정 또는 STI 공정을 이용해 소자 분리 영역을 형성하는 과정에서 채널 스톱 영역과 국부 산화막 사이 또는 채널 스톱 영역과 트랜치 내부의 열산화막 사이에 질소를 포함하는 붕소 이온 침투 방지막을 형성한다.
붕소 이온 침투 방지막을 형성하기 위하여는 규소 기판에 질소 이온을 주입하거나, 질소 화합물 기체를 이용하여 규소 기판을 열산화하여 질소가 포함된 얇은 산화막을 형성한다.
이 때 사용되는 질소 화합물은 NOx(x = 0.5 - 2.0), NH3등이 될 수 있으며, 산화막은 질소를 원자 백분율 0.05 - 1.0 % 포함하도록 형성한다.
이렇게 형성된 붕소 이온 침투 방지막은 국부 산화막의 형성 과정이나 트랜치 내부에 열산화막을 형성하는 과정에서 채널 스톱 영역의 붕소 이온이 국부 산화막이나 열산화막 쪽으로 침투하거나 확산되는 것을 막는다.
이제 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.
먼저 본 발명의 제1 실시예에서는 LOCOS 공정을 이용하여 소자 분리 영역을 형성하는 방법을 설명한다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 소자 분리 영역의 형성 과정을 나타낸 단면도이다.
먼저 도 2a에 나타난 바와 같이, p형 웰(12)이 형성되어 있는 n형 기판(11) 위에 20 - 60nm 두께의 패드 산화막(40)과 산화 방지 마스크로 이용되는 100 - 200 nm 두께의 질화 규소막(50)을 차례로 증착한다.
다음으로 도 2b에 나타난 바와 같이, 소자 분리 영역이 될 부분, 즉 소자와 소자 사이 영역의 질화 규소막(50)과 패드 산화막(40)을 식각하여 제거한다. 그리고, 붕소 이온을 주입하여 채널 스톱 영역(30)을 형성한다.
그리고, 도 2c에 나타난 바와 같이, NOx(x = 0.5 - 2.0), NH3등의 질소 화합물 기체를 이용하여 규소 기판(12)을 열산화하여 질소를 원자 백분율 0.05 - 1.0 % 포함하는 산화막으로 이루어진 붕소 이온 침투 방지막(60)을 형성한다. 이 산화막(60)이 이후 국부 산화막을 형성하기 위한 열산화 과정에서 국부 산화막 쪽으로 붕소 이온이 확산되거나 침투하는 것을 막는 역할을 한다.
다음, 도 2d에 나타난 바와 같이, 국부 산화막(20)을 성장시킨다. 국부 산화막(20)의 성장은 1,000 ℃ 정도의 온도에서 2 - 4 시간 동안 습식 산화를 통해 하며 이렇게 하여 형성된 국부 산화막(20)은 0.3 - 1.0 μm의 두께를 갖는다.
마지막으로 산화 방지 마스크로 사용되었던 질화 규소막(50)을 제거하면, 도 2e에 나타난 바와 같은 반도체 소자 분리 영역이 완성된다.
본 발명의 제1 실시예에서는 붕소 이온 침투 방지막(60)을 질소 화합물 기체를 이용하여 기판을 열산화하는 방식으로 형성하였지만, 이와는 달리 규소 기판(11)의 p형 웰(12)에 직접 질소 이온을 주입하는 방식으로 붕소 이온 침투 방지막(60)을 형성할 수도 있다.
본 발명의 제2 실시예에서는 제1 실시예에서와 같이 LOCOS 공정을 이용하여 소자 분리 영역을 형성하되 p형 웰 내부가 아닌 p형 기판에 소자 분리 영역이 형성되는 경우를 설명한다.
도 3에 나타난 바와 같이, p형 기판(10) 위에 패드 산화막(40)과 질화 규소막(50)을 차례로 형성한 후, 소자 분리 영역이 될 부분의 질화 규소막(50)과 패드 산화막(40)을 제거한 후 붕소 이온을 주입한다. 이후의 과정은 본 발명의 제1 실시예의 경우와 유사하다.
본 발명의 제2 실시예에서와 같이 p형 기판 위에 소자 분리 영역이 형성되어 있는 경우에도 제1 실시예에서와 같이 기판(10)에 직접 질소 이온을 주입하는 방식으로 붕소 이온 침투 방지막을 형성할 수도 있다.
본 발명의 제3 실시예에서는 제1 및 제2 실시예에서와는 달리 STI 공정을 이용하여 소자 분리 영역을 형성한다.
먼저, 도 4a에 나타난 바와 같이, 본 발명의 제1 실시예에서와 마찬가지로 p형 웰(12)이 형성되어 있는 n형 기판(11) 위에 20 - 60nm 두께의 패드 산화막(40)과 산화 방지 마스크로 이용되는 100 - 200 nm 두께의 질화 규소막(50)을 차례로 증착한다.
그리고 도 4b에 나타난 바와 같이, 소자 분리 영역을 형성하고자 하는 영역의 질화 규소막(50)과 패드 산화막(40), 규소 기판(10)을 건식 식각하여 깊이 1μm 정도의 얕은 트랜치(70)를 형성한다. 이 트랜치(70)는 소자가 형성될 활성 영역을 둘러싸는 해자(moat) 모양으로 형성된다. 트랜치(70)의 바닥 쪽에 붕소 이온을 주입하여 채널 스톱 영역(30)을 형성한다.
다음, 본 발명의 제1 및 제2 실시예에서와 유사하게 NOx(x = 0.5 - 2.0), NH3등의 질소 화합물 기체를 이용하여 소자 분리 영역의 기판(12)을 열산화하여 질소를 원자 백분율 0.05 - 1.0 % 포함하는 산화막(60)을 형성한다(도 4c). 질소를 포함하는 산화막으로 이루어진 붕소 이온 침투 방지막(60)은 트랜치 내부 표면을 모두 덮도록 형성하여 이후에 형성될 트랜치(30) 내부의 얇은 산화막 전체를 가릴 수 있도록 한다.
다음으로, 도 4d에 나타난 바와 같이, 트랜치(70) 내부에 다시 얇은 산화막(80)을 성장시키고, 도 4e에 나타난 바와 같이, 산화막(90) 등을 이용하여 트랜치(70)를 채워 반도체 소자 분리 영역을 완성한다. 이 때 붕소 이온 침투 방지막(60)이 형성되어 있으므로 채널 스톱 영역(30)의 붕소 이온은 산화막(80) 쪽으로 확산되거나 침투하지 않는다.
본 발명의 제3 실시예에서도 다른 실시예에서와 마찬가지로 규소 기판(10)에 직접 질소 이온을 주입하는 방식으로 붕소 이온 침투 방지막(60)을 형성할 수도 있다.
본 발명의 제2 실시예에서와 마찬가지로 p형 기판 위에 STI 공정으로 소자 분리 영역을 형성하는 경우에도 이와 같이 질소 화합물을 포함하는 산화막으로 붕소 이온 침투 방지막을 형성할 수 있다. 본 발명의 제4 실시예에서는 이와 같은 구조를 제시한다.
도 5에 나타난 바와 같이, p형 기판(10) 위에 패드 산화막(40)과 질화 규소막(50)을 차례로 형성한 후, 소자 분리 영역이 될 부분의 질화 규소막(50)과 패드 산화막(40), 기판(10)을 식각하여 트랜치(70)를 형성한다. 이후의 공정은 본 발명의 제3 실시예의 경우와 유사하다.
본 발명의 제4 실시예에서도 다른 실시예에서와 같이 p형 기판(10)에 직접 질소 이온을 주입하는 방식으로 붕소 이온 침투 방지막(60)을 형성할 수도 있다.
이와 같이, 소자 분리 영역에서 채널 스톱 영역에 붕소 이온을 주입한 후에 질소 화합물 기체를 이용하여 열산화하거나 질소 이온을 주입하여 붕소 이온 침투 방지막을 형성하게 되면, 이후의 열산화 공정에서 붕소 이온이 산화막 쪽으로 재분포되지 않고 원래의 분포를 유지하게 되어 소자 분리 영역의 소자 분리 특성을 향상시킬 수 있고, 소자 분리 영역의 경계에서 발생하는 누설 전류를 줄일 수 있다.

Claims (16)

  1. 규소 기판 위에 패드 산화막을 형성하는 단계,
    상기 패드 산화막 위에 질화 규소막을 형성하는 단계,
    소자 분리 영역이 될 부분의 상기 질화 규소막과 상기 패드 산화막을 식각하여 제거하는 단계,
    상기 소자 분리 영역이 될 부분의 규소 기판에 붕소 이온을 주입하는 단계,
    상기 소자 분리 영역이 될 부분에 질소가 포함된 붕소 이온 침투 방지막을 형성하는 단계,
    상기 소자 분리 영역이 될 부분에 국부 산화막을 형성하는 단계,
    상기 질화 규소막을 제거하는 단계를 포함하는 반도체 소자 분리 영역 형성 방법.
  2. 제1항에서, 상기 규소 기판은 p형 기판인 반도체 소자 분리 영역 형성 방법.
  3. 제1항에서, 상기 규소 기판은 p형 웰이 형성되어 있는 n형 기판인 반도체 소자 분리 영역 형성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에서, 상기 붕소 이온 침투 방지막은 상기 소자 분리 영역이 될 부분의 상기 규소 기판에 질소 이온을 주입하여 형성하는 반도체 소자 분리 영역 형성 방법.
  5. 제1항 내지 제3항 중 어느 한 항에서, 상기 붕소 이온 침투 방지막은 질소를 포함하는 산화막으로 형성하는 반도체 소자 분리 영역 형성 방법.
  6. 제5항에서, 상기 붕소 이온 침투 방지막은 질소 화합물 기체를 이용하여 상기 소자 분리 영역이 될 부분의 상기 규소 기판을 열산화하여 형성하는 반도체 소자 분리 영역 형성 방법.
  7. 제6항에서, 상기 질소 화합물은 NOx(x = 0.5 - 2.0), NH3중에서 선택된 하나 이상을 포함하는 반도체 소자 분리 영역 형성 방법.
  8. 제7항에서, 상기 붕소 이온 침투 방지막에 포함되는 질소의 양은 원자 백분율 0.05 - 1.0%인 반도체 소자 분리 영역 형성 방법.
  9. 규소 기판 위에 패드 산화막을 형성하는 단계,
    상기 패드 산화막 위에 질화 규소막을 형성하는 단계,
    소자 분리 영역이 될 부분의 상기 질화 규소막, 패드 산화막, 규소 기판의 일부를 식각하여 트랜치를 형성하는 단계,
    상기 트랜치의 바닥 부분에 붕소 이온을 주입하는 단계,
    상기 트랜치의 내부에 질소 이온이 포함된 붕소 이온 침투 방지막을 형성하는 단계,
    상기 트랜치의 내부에 열산화막을 형성하는 단계,
    상기 트랜치를 메우는 단계를 포함하는 반도체 소자 분리 영역 형성 방법.
  10. 제9항에서, 상기 규소 기판은 p형 기판인 반도체 소자 분리 영역 형성 방법.
  11. 제9항에서, 상기 규소 기판은 p형 웰이 형성되어 있는 n형 기판인 반도체 소자 분리 영역 형성 방법.
  12. 제9항 내지 제11항 중 어느 한 항에서, 상기 붕소 이온 침투 방지막은 상기 트랜치 내부의 규소 기판에 질소 이온을 주입하여 형성하는 반도체 소자 분리 영역 형성 방법.
  13. 제9항 내지 제11항 중 어느 한 항에서, 상기 붕소 이온 침투 방지막은 질소를 포함하는 산화막으로 형성하는 반도체 소자 분리 영역 형성 방법.
  14. 제13항에서, 상기 붕소 이온 침투 방지막은 질소 화합물 기체를 이용하여 상기 트랜치 내부의 규소 기판을 열산화하여 형성하는 반도체 소자 분리 영역 형성 방법.
  15. 제14항에서, 상기 질소 화합물은 NOx(x = 0.5 - 2.0), NH3중에서 선택된 하나 이상을 포함하는 반도체 소자 분리 영역 형성 방법.
  16. 제15항에서, 상기 붕소 이온 침투 방지막에 포함되는 질소의 양은 원자 백분율 0.05 - 1.0%인 반도체 소자 분리 영역 형성 방법.
KR1019980003080A 1998-02-04 1998-02-04 반도체 소자 분리 영역 형성 방법 KR100249318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003080A KR100249318B1 (ko) 1998-02-04 1998-02-04 반도체 소자 분리 영역 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003080A KR100249318B1 (ko) 1998-02-04 1998-02-04 반도체 소자 분리 영역 형성 방법

Publications (2)

Publication Number Publication Date
KR19990069061A KR19990069061A (ko) 1999-09-06
KR100249318B1 true KR100249318B1 (ko) 2000-03-15

Family

ID=19532470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003080A KR100249318B1 (ko) 1998-02-04 1998-02-04 반도체 소자 분리 영역 형성 방법

Country Status (1)

Country Link
KR (1) KR100249318B1 (ko)

Also Published As

Publication number Publication date
KR19990069061A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
US7078324B2 (en) Method of fabricating a semiconductor component with active regions separated by isolation trenches
US4534824A (en) Process for forming isolation slots having immunity to surface inversion
EP1213757B1 (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same
KR100537419B1 (ko) 집적 회로, 이의 소자 및 제조 방법
US5795801A (en) MethodS of fabricating profiled device wells for improved device isolation
US5904541A (en) Method for fabricating a semiconductor device having a shallow trench isolation structure
WO1997041596A1 (en) Nitrogenated trench liner for improved shallow trench isolation
JPH0513566A (ja) 半導体装置の製造方法
US20030170964A1 (en) Oxidation of ion implanted semiconductors
KR100379336B1 (ko) 반도체 소자의 분리영역 제조방법
US5668393A (en) Locos technology with reduced junction leakage
US6057209A (en) Semiconductor device having a nitrogen bearing isolation region
US6258693B1 (en) Ion implantation for scalability of isolation in an integrated circuit
KR100476507B1 (ko) 기판결함이감소된cmos집적회로
JPH022156A (ja) 集積回路の製法
US6727569B1 (en) Method of making enhanced trench oxide with low temperature nitrogen integration
KR100249318B1 (ko) 반도체 소자 분리 영역 형성 방법
KR100567878B1 (ko) 반도체소자의 트렌치 소자분리막 형성 방법
KR0162139B1 (ko) 반도체 장치의 소자 분리방법
KR100191713B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR19990074005A (ko) 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법
KR100365740B1 (ko) 질소확산을이용한트렌치소자분리방법
US5914517A (en) Trench-isolation type semiconductor device
KR100188092B1 (ko) 반도체 소자 및 그 제조 방법
KR100401527B1 (ko) 반도체장치의소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee