KR0162139B1 - 반도체 장치의 소자 분리방법 - Google Patents
반도체 장치의 소자 분리방법 Download PDFInfo
- Publication number
- KR0162139B1 KR0162139B1 KR1019940039096A KR19940039096A KR0162139B1 KR 0162139 B1 KR0162139 B1 KR 0162139B1 KR 1019940039096 A KR1019940039096 A KR 1019940039096A KR 19940039096 A KR19940039096 A KR 19940039096A KR 0162139 B1 KR0162139 B1 KR 0162139B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- thermal oxide
- silicon substrate
- trench
- forming
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 150000004767 nitrides Chemical class 0.000 claims abstract description 25
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 35
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 5
- 229910015900 BF3 Inorganic materials 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 229910019142 PO4 Inorganic materials 0.000 claims 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 239000010452 phosphate Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 54
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 210000003323 beak Anatomy 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- -1 ion ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 장치의 소자 분리방법에 관한 것으로, 특히 소자분리영역을 최소화 하여 활성영역을 충분히 확보할 수 있는 소자 분리방법으로, 이와 같은 본 발명은 실리콘 기판상에 소자분리영역을 이루는 돌출부를 형성하는 단계; 상기 돌출부를 포함하는 실리콘 기판의 표면에 제1 열산화막과 질화막을 증착한 다음, 소정의 트렌치를 형성하는 단계; 상기 트렌치에 채널저지이온을 주입하는 단계; 상기 채널저지이온이 주입된 트렌치 저면의 실리콘 기판을 열산화 성장시켜 제2 열산화막을 형성하는 단계; 상기 질화막과 제1 열산화막을 제거하여 제2 열산화막 양측의 실리콘 기판을 노출시키는 단계, 및 상기노출된 실리콘 기판에 단결정 에피택셜 실리콘층을 형성하여 최종의 필드 산화막을 이루는 단계로 구성된다.
Description
제1도는 종래 기술에 의한 소자 분리 구조를 보인 단면도.
제2도는 (a) 내지 (d)는 본 발명의 소자 분리방법을 설명하기 위한 공정도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘 기판 2 : 패드산화막
3,14 : 질화막 4 : 필드산화막
12 : 돌출부 13 : 제1 열산화막
15 : 제2 열산화막 16 : 단결정 에피택셜 실리콘층
T : 트렌치
본 발명은 반도체 장치의 소자 분리방법에 관한 것으로, 특히 소자분리영역을 최소화 하여 활성영역을 충분히 확보할 수 있는 반도체 장치의 소자 분리방법에 관한 것이다.
최근 반도체 제조 기술의 발달과 메모리 소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자 개발이 진척되고 있는데, 이러한 메모리 소자의 대용량화는 각 세대마다 2배로 진행하는 미세 프로세스 기술을 기본으로한 메모리 셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자 분리 영역의 축소는 메모리 소자의 미세화 기술에 있어서 중요한 항목중의 하나이다.
현재 반도체 소자 분리를 위해 가장 널리 알려진 기술은 소위 선택 산화법에 의한 로코스(LOCOS : local oxidation of silicon)법과 이의 개량 기술이다. 로코스는 개략적으로 설명하면 패드산화막, 실리콘질화막 및 기타 막을 마스크로 사용하여 실리콘기판을 선택적으로 산화시켜 비활성 영역인 필드산화막을 형성시키는 기술이다. 여기서 비활성 영역에 대한 활성 영역은 필드산화막 간의, 이를테면 소망의 반도체 소자 형성 영역을 의미하고, 각각의 소자는 분리된 영역을 경계로 전기적으로 분리된다.
소자 분리라는 중대한 목적하에 이미 확립된 로코스 공정에 대해 제1도를 참조하여 설명하면 다음과 같다.
도면은 로코스 공정이 의한 소자 분리 구조를 보인 단면도이다.
공정의 수순을 구체적으로 도식화 하지는 않았으나, 로코스 공정의 제1단계는 준비된 실리콘기판(1) 상에 패드산화막(2)과 질화막(3)을 성장시킨 후, 소자 분리 영역 또는 비활성 영역을 정의하기 위해 사진 식각 공정을 사용하여 개구부를 형성하는 단계이다. 이때 식각되는 층은 질화막(3)이다. 그런 다음 개구된 영역을 통해 필드 인버젼의 방지를 위하여 반도체 기판의 도전형과 동일 도전형의 이온 주입을 행하여 채널 저지층을 형성한다. 이어서 선택적 산화에 의한 열산화 공정으로 산화층을 침적시킴으로써 열산화막으로 이루어진 필드산화막(4)을 형성한다. 이와 같은 방법으로 필드산화막(4)을 형성하여 소자를 분리하는 것이다.
그러나, 상기한 바와 같은 종래 로코스 기술에 의한 소자 분리방법은 다음과 같은 문제점을 안고 있다 : 즉, 질화막(3)의 하부로 필드산화막(4)이 침투하면서 버즈 비크(bird's beak)를 발생하는 문제가 있고, 또 상기와 같은 버즈 비크의 발생과 열산화 공정을 위한 고온 처리로 주입된 이온충의 이온들이 활성화됨과 아울러 기판 내로 확산을 일으키게 되어 필드산화막(4), 즉 소자 분리 영역과 기판 실리콘과의 경계면에서 불순물 농도를 높게 유지시킬 수 없다는 문제가 지적되었으며, 더욱이 선택적 열산화 공정에 따라 실리콘 기판에 기계적인 스트레스가 가해지는 문제가 지적되었다. 따라서 비교적 저밀도 집적회로 형성시 상기 기술은 만족스럽게 적용되겠지만 점차 고집적화 되는 반도체 장치의 제조 경향에 따라서 협소한 면적에 소자를 형성해야 되고 이는 소자 분리 영역간 활성 영역의 축소를 의미한다. 협소해진 활성 영역으로의 버즈 비크 침식은 소망하는 반도체 장치의 실현이 어렵게 되고, 형성하더라도 요구되는 전기적 특성을 얻을 수 없게 되며, 또한 채널저지 이온의 공정중 확산에 의해 소자의 전기적 특성이 악화된다.
또한, 종래의 소자 분리방법은 상기한 문제 이외에도, 이온 주입시 마스크로 작용했던 패드산화막(2) 및 질화막(3)이 제거되면서 소자 분리 영역이 형성되는데, 이때 패드산화막(2)의 식각 용액에 의한 과다 식각으로 기판과 필드산화막(4)과의 표면 경계에서 함몰부가 형성되는 문제를 안고 있어, 고집적화된 반도체 장치의 실현에 있어 소자의 전기적인 특성을 저하시키는 요인이 된다.
이러한 많은 문제점을 안고 있는 종래의 로코스법은 고집적화된 반도체 장치의 실현에 있어 적용할 수 없기 때문에 근자에는 개선된 로코스(즉, ALOCOS) 방법이 개발되고 있다.
상기한 개선된 로코스 기술은 선택 산화와 달리 버퍼 산화층과 질화막층 간에 다결정 실리콘층을 넣어 기판을 산화하는 대신 그 결정 실리콘층을 산화하여 필드산화막으로 하는 것을 주요지로 하고 있는 것으로써, 언급한 제문제를 해결하지 못한다.
본 발명은 상기와 같은 로코스 기술이 가지는 제반 문제점을 해결하기 위하여 창안된 것으로, 버즈 비크의 침식이 없어 충분한 활성영역을 확보할 수 있고, 또한 채널 저지층의 농도를 유지하여 고집적화의 반도체 장치의 소자 분리시 적용되는 반도체 장치의 소자 분리방법을 제공하는데 그 주된 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판상에 소자 분리 영역을 이루는 돌출부를 형성하는 단계; 상기 돌출부를 포함하는 실리콘 기판의 표면에 제1 열산화막과 질화막을 증착한 다음, 소정의 트렌치를 형성하는 단계; 상기 트렌치에 채널저지이온을 주입하는 단계; 상기 채널저지이온이 주입된 트렌치 저면의 실리콘 기판을 열산화 성장시켜 제2 열산화막을 형성하는 단계; 상기 질화막과 제1 열산화막을 제거하여 제2 열산화막 양측의 실리콘 기판을 노출시키는 단계; 및 상기 노출된 실리콘 기판에 단결정 에피택셜 실리콘층을 형성하여 최종의 필드 산화막을 이루는 단계로 구성함을 특징으로 하는 반도체 장치의 소자 분리방법을 제공한다.
여기서, 상기 제1 열산화막은 100∼300Å의 두께로, 상기 질화막은 1,000∼2,000Å의 두께로 형성함이 바람직하다. 이어서, 사진식각법으로 상기 질화막과 제1 열산화막, 및 돌출부를 동시에 식각하여 트렌치를 형성한다. 이때 트렌치의 깊이는 상기 돌출부의 높이와 같은 그키로 형성한다.
그런다음, 소자상의 문턱전압을 조절하기 위한 채널스토퍼용 채널저지이온을 주입하되, 불화붕소(BF2)를 10∼30KeV, 1×1011∼1×1017원자/㎠의 조건으로 주입하는 것이 적당하다. 이후, 소정의 열산화공정을 실시하여 제2 열산화막을 형성한다. 상기 질화막과 제1 열산화막은 습식식각 또는 건식식각법에 의해 제거하되, 질화막 제거시에는 인산(H3PO4) 용액을 식각액으로 사용하고 제1 열산화막 제거시에는 불산(HF)을 식각액으로 이용하여 제거한다.
그런다음, 실리콘기판을 성장시켜 소정 두께의 단결정 에피택셜 실리콘층을 형성하는 바, 이는 제2 열산화막을 성장의 장벽으로 하여 형성한다.
이하, 상기한 바와 같은 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 제2도의 (a) 내지 (d)는 본 발명에 따른 소자 분리방법의 공정도이다.
도시한 바와 같이, 본 발명의 일 실시예에 의한 반도체 장치의 소자 분리방법은 먼저, (a)도에 도시된 바와같이 실리콘 기판(11)상에 사진식각법으로 돌출부(12)를 형성한 다음, 전체구조의 상부에 제1 열산화막(13)과 질화막(14)을 형성한다. 여기서, 제1 열산화막(13)의 두께는 100∼300Å 정도가 바람직하며, 또한, 질화막(14)의 두께는 1,000∼2,000Å 정도로 함이 바람직하다. 이때, 상기한 박막을 형성함에 있어서는, 예를 들어, CVD법 등에 의한다. 그런다음, 사진식각법으로 상기 질화막(14), 제1 열산화막(13), 및 돌출부(12)를 함께 식각하여 소정의 트렌치(T)를 형성함으로써 소자 분리 영역을 구축한다. 이와 같은 소자 분리 영역 구축 단계를 (b)도에 도시하였다.
이때, 상기 트렌치(T)의 깊이는 상기 돌출부(12)의 높이와 같은 크기로 형성한다.
이와 같은 소자 분리 영역의 형성 후에는 실리콘기판(11)에 형성된 트렌치(T)에 채널저지이온을 주입하는 바, BF2를 10∼30 KeV, 1×1011∼1×1017원자/㎠의 조건으로 주입하는 것이 적당하다. 이후, (c)도에 도시된 바와 같이, 소정의 열산화공정을 실시하여 제2 열산화막(15)을 형성하는 단계를 수행하는 바, 반도체 박막을 증착하는 어떠한 종류의 장치를 이용하여 형성할 수 있다. 이와 같은 제2 열산화막의 형성 후에는 상기 질화막과 제1 열산화막을 습식식각하여 제거하는 바, 질화막(14))은 인산(H3PO4) 용액을 식각액으로 사용하여 제거하고, 제1 열산화막(13)은 불산(HF) 용액을 식각액으로 이용하여 제거한다. 그런다음, (d)도에 도시된 바와 같이, 질화막 및 제1 열산화막의 제거로 노출된 실리콘기판(11)을 성장시켜 소정 두께의 단결정 에피택셜 실리콘층(16)을 형성하는 바, 이때, 단결정 에피택셜 실리콘층(16)은 제 2열산화막(15)을 성장의 장벽으로 이용하여 형성한다.
이와 같은 과정으로 진행하여 버즈 비크의 침식이 없으며 채널 저지층의 농도를 유지하는 소자 분리 구조를 이루는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 버즈 비크 및 단차 없는 소자 분리 구조가 가능하게 되므로 활성 영역을 충분히 확보할 수 있고, 이에 따른 소자의 전기적 특성 및 신뢰성 향상의 효과를 얻을 수 있다. 또한, 본 발명은 점차 고집적화 되어 가고 있는 반도체 장치의 제조에 매우 유리하게 적용되어 디바이스의 경박단소형화에 기여하는 효과도 있다.
Claims (9)
- 실리콘 기판상에 소자분리영역을 이루는 돌출부를 형성하는 단계; 상기 돌출부를 포함하는 실리콘 기판의 표면에 제1 열산화막과 질화막을 증착한 다음, 소정의 트렌치를 형성하는 단계; 상기 트렌치에 채널저지이온을 주입하는 단계; 상기 채널저지이온이 주입된 트렌치 저면의 실리콘 기판을 열산화 성장시켜 제2 열산화막을 형성하는 단계; 상기 질화막과 제1열산화막을 제거하여 제2 열산화막 양측의 실리콘 기판을 노출시키는 단계; 및 상기 노출된 실리콘 기판에 단결정 에피택셜 실리콘층을 형성하여 최종의 필드 산화막을 이루는 단계로 구성함을 특징으로 하는 반도체 장치의 소자 분리 방법.
- 제1항에 있어서, 상기 질화막, 제1 열산화막, 및 돌출부를 함께 식각하여 트렌치를 형성함을 특징으로 하는 반도체 장치의 소자 분리방법.
- 제1항 또는 제2항에 있어서, 상기 트렌치는 상기 돌출부의 높이와 동일한 크기를 갖는 깊이로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
- 제1항에 있어서, 상기 채널저지이온은 불화붕소인 것을 특징으로 하는 반도체 장치의 소자 분리방법.
- 제4항에 있어서, 상기 불화붕소는 10∼30KeV, 1×1011∼1×1017원자/㎠의 조건으로 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
- 제1항 또는 제2항에 있어서, 상기 트렌치는 사진 식각법으로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
- 제1항에 있어서, 상기 제1 열산화막과 질화막의 제거는 습식식각에 의하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
- 제7항에 있어서, 상기 제1 열산화막은 인산용액을, 질화막은 불화수소용액을 식각액으로 하여 습식식각을 진행하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
- 제1항에 있어서, 상기 단결정 에피택셜 실리콘층은 제2 열산화막을 성장의 장벽으로 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039096A KR0162139B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 소자 분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039096A KR0162139B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 소자 분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026595A KR960026595A (ko) | 1996-07-22 |
| KR0162139B1 true KR0162139B1 (ko) | 1999-02-01 |
Family
ID=19405276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039096A KR0162139B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 소자 분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162139B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004608A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102478848B1 (ko) | 2022-09-20 | 2022-12-20 | (주)비엠오피스퍼니처 | 원터치 교합형 선반 탄지체결부재를 구비한 수납가구 |
| KR102577988B1 (ko) | 2023-03-10 | 2023-09-14 | 주식회사 네오퍼스 | 수납가구용 선반 체결부재 |
-
1994
- 1994-12-30 KR KR1019940039096A patent/KR0162139B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004608A (ko) * | 1997-06-28 | 1999-01-15 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026595A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5445989A (en) | Method of forming device isolation regions | |
| JPH088297B2 (ja) | 半導体装置の素子分離方法 | |
| US5374584A (en) | Method for isolating elements in a semiconductor chip | |
| KR100379336B1 (ko) | 반도체 소자의 분리영역 제조방법 | |
| EP0641022B1 (en) | Isolation structure and method for making same | |
| KR0162139B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JP3385981B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0964323A (ja) | 半導体基板の製造方法 | |
| KR0140655B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR101033359B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0179555B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| KR0162145B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR930000197B1 (ko) | 필드산화막 형성방법 | |
| KR100336567B1 (ko) | 반도체장치의소자분리방법 | |
| KR0167600B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR100192164B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| KR0167599B1 (ko) | 반도체 장치의 소자 분리방법 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| KR0162138B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100191713B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR930008873B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR0125312B1 (ko) | 반도체 소자의 필드산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |