KR0167600B1 - 반도체 장치의 소자 분리 방법 - Google Patents

Abstract

본 발명은 반도체 장치의 소자 분리 방법에 관한 것이다. 종래의 반도체 장치의 소자 분리 방법의 경우, 질화막 하부로 확산되는 열산화 공정에 의해 발생하는 버즈 비크에 의해 활성영역이 감소되는 문제점이 있었다. 이에 본 발명은 이러한 문제점을 해결하기 위하여, 실리콘기판상에 제1열산화막과 질화막을 순차적으로 형성하는 단계; 상기 제1열산화막과 질화막의 일부만을 남기고, 상기 질화막, 제1열산화막 및 실리콘기판을 식각하여 실리콘기판상에 돌출부를 형성하는 단계; 상기 실리콘기판상에 제2열산화막을 형성하는 단계; 상기 질화막을 마스크로 하여 제2열산화막을 식각하여 실리콘기판이 노출되도록 하는 단계, 상기 노출된 실리콘기판상에 단결정 에피택셜실리콘층을 형성하는 단계; 및, 상기 질화막 및 제1열산화막을 식각하여 필드산화막을 완성하는 단계를 구비하는 반도체 장치의 소자 분리 방법을 제공한다.

Description

반도체 장치의 소자 분리방법

제1도는 종래 기술에 의한 소자 분리 구조를 보인 단면도.

제2도의 (a) 내지 (e)는 본 발명의 소자 분리 방법을 설명하기 위한 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1,11 : 실리콘기판 2 : 열산화막

3,13 : 질화막 4,15' : 필드산화막

12 : 제1열산화막 14 : 돌출부

15 : 제2열산화막 16 : 단결정 에피택셜실리콘층

본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로, 특히 소자 분리영역을 최소화 하여 활성영역을 충분히 확보할 수 있는 반도체 장치의 소자 분리 방법에 관한 것이다.

최근 반도체 제조 기술의 발달과 메모리 소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자 개발이 진척되고 있는데, 이러한 메모리 소자의 대용량화는 각 세대마다 2배로 진행하는 미세 프로세스 기술을 기본으로 한 메모리 셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자분리영역의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나이다.

현재 반도체 소자 분리를 위해 가장 널리 알려진 기술은 소위 선택 산화법에 의한 로코스(LOCOS : local oxidation of silicon)법과 이의 개량 기술이다. 로코스는 개략적으로 설명하면 패드 산화, 실리콘 나이트라이드 및 기타 막을 마스크로 사용하여 실리콘기판을 선택적으로 산화시켜 비활성 영역인 필드산화막을 형성시키는 기술이다. 여기서 비활성 영역에 대한 활성영역은 필드산화막 간의, 이를테면 소망의 반도체 소자 형성 영역을 의미하고, 각각의 소자는 분리된 영역을 경계로 전기적으로 분리된다.

소자 분리라는 중대한 목적하에 이미 확립된 로코스 공정에 대해 제1도를 참조하여 설명하면 다음과 같다.

제1도는 로코스 공정에 의한 소자 분리 구조를 보인 단면도로서, 공정의 수순을 구체적으로 도식화 하지는 않았으나, 로코스 공정의 제1단계는 준비된 실리콘기판(1)상에 열산화막(2)과 질화막(3)을 성장시킨 후, 소자 분리 영역 또는 비활성 영역을 정의하기 위해 사진 식각 공정을 사용하여 개구부를 형성하는 단계이다. 이때 식각되는 층은 질화막(3)이다. 그런 다음, 개구된 영역을 통해 필드 인버젼의 방지를 위하여 반도체기판의 도전형과 동일 도전형의 이온 주입을 행하여 채널저지층을 형성한다. 이어서 선택적 산화에 의한 열산화 공정으로 산화층을 침적시킴으로써 필드산화막(4)을 형성한다. 이와같은 방법으로 필드산화막(4)을 형성하여 소자를 분리하는 것이다.

그러나, 상기한 바와 같은 종래 로코스 기술에 의한 소자 분리 방법은 다음과 같은 문제점을 안고 있다.

즉, 질화막(3)의 하부로 필드산화막(4)이 침투하면서 버즈 비크(bird's beak)를 발생하는 문제가 있고, 또 상기와 같은 버즈 비크의 발생과 열산화 공정을 위한 고온처리로 주입된 이온층의 이온들이 활성화됨과 아울러 기판내로 확산을 일으키게 되어 필드산화막(4), 즉 소자 분리 영역과 기판 실리콘과의 경계면에서 불순물 농도를 높게 유지시킬 수 없다는 문제가 지적되었으며, 더욱이 선택적 열산화 공정에 따라 실리콘기판에 기계적인 스트레스가 가해지는 문제가 지적되었다. 따라서 비교적 저밀도 집적회로 형성시 상기 기술은 만족스럽게 적용되겠지만 점차 고집적화 되는 반도체 장치의 제조 경향에 따라서 협소한 면적에 소자를 형성해야 되고 이는 소자 분리 영역간 활성 영역의 축소를 의미한다. 협소해진 활성 영역으로의 버즈 비크 침식은 소망하는 반도체 장치의 실현이 어렵게 되고, 형성하더라도 요구되는 전기적 특성을 얻을 수 없게 되며, 또한 채널저지 이온의 공정중 확산에 의해 소자의 전기적 특성이 악화된다.

또한, 종래의 소자 분리 방법은 상기한 문제 이외에도, 이온 주입시 마스크로 작용했던 열산화막(2) 및 질화막(3)이 제거되면서 소자 분리 영역이 형성되는데, 이때 열산화막(2)의 식각 용액에 의한 과다식각으로 기판과 필드산화막(4)과의 표면 경계에서 함몰부가 형성되는 문제를 안고 있어, 고립적화된 반도체 장치의 실현에 있어 소자의 전기적인 특성을 저하시키는 요인이 된다.

이러한 많은 문제점을 안고 있는 종래의 로코스법은 고집적화된 반도체 장치의 실현에 있어 적용할 수 없기 때문에, 근자에는 개선된 로코스(즉, ALOCOS) 방법이 개발되어 있다.

상기한 개선된 로코스 기술은 선택 산화와 달리 버퍼 산화층과 질화실리콘층 간에 다결정 실리콘층을 넣어 기판을 산화하는 대신 그 결정 실리콘층을 산화하여 필드산화막으로 하는 것을 주요지로 하고 있는 것으로써, 언급한 제문제를 해결하지 못한다.

본 발명은 상기와 같은 로코스 기술이 가지는 제반 문제점을 해결하기 위하여 창안된 것으로, 버즈 비크의 침식을 제거함으로써 충분한 활성영역을 확보할 수 있는 반도체 장치의 소자 분리 방법을 제공하는데 그 주된 목적이 있다.

따라서, 본 발명의 목적은 질화막 하부로 확산되는 열산화 공정에 의해 발생하는 버즈 비크를 제거하면서, 필드산화막과 실리콘기판과의 단차를 완화시킬 수 있는 반도체 소자의 필드산화막의 형성 방법을 제공함에 있다.

상기한 본 발명의 목적을 달성하기 위하여 본 발명은, 실리콘기판상에 제1열산화막과 질화막을 순차적으로 형성하는 단계; 상기 제1열산화막과 질화막의 일부만을 남기고, 상기 질화막, 제1열산화막 및 실리콘기판을 식각하여 실리콘기판상에 돌출부를 형성하는 단계; 상기 실리콘기판상에 제2열산화막을 형성하는 단계; 상기 질화막을 마스크로 하여 제2열산화막을 식각하여 실리콘기판이 노출되도록 하는 단계; 상기 노출된 실리콘기판상에 단결정 에피택셜실리콘층을 형성하는 단계; 및 상기 질화막 및 제1열산화막을 식각하여 필드산화막을 완성하는 단계를 구비하는 것을 특징으로 한다.

이하, 본 발명의 반도체 장치의 소자 분리 방법에 대한 일실시예를 첨부한 도면에 의거하여 보다 구체적으로 설명하면 다음과 같다.

제2도는 본 발명의 반도체 장치의 소자 분리를 위한 공정 단면도이다.

우선, 제2도(a)에 도시된 바와 같이, 실리콘기판(11)상에 100 내지 300Å 두께의 제1열산화막(12)을 형성하고, 그 제1열산화막(12)의 상부에 1,000 내지 2,000Å 두께의 질화막(13)을 형성한 다음, 사진식각법으로 상기 질화막(13) 및 제1열산화막(12)의 소정 부분과, 그 하부에 위치된 실리콘기판 부분을 식각하여 상기 실리콘기판(11)에 0.5 내지 1.2㎛의 높이를 가지는 돌출부(14)를 형성한다.

이어서, 제2도(d)에 도시된 바와 같이, 전체구조의 상부에 제2열산화막(15)을 3,000 내지 8,000Å의 두께로 형성한다.

그런다음, 제2도(c)에 도시된 바와 같이, 질화막(13)을 식각마스크로 하는 건식식각에 의한 이방성식각을 행하여 노출된 제2열산화막 부분을 제거함으로써, 소정의 필드산화막(15')을 형성하고, 아울러, 실리콘기판(11)을 노출시킨다. 이때 식각 가스로는 CF₄, CHF₃, Ar를 일정 비율로 조합한 것을 사용한다.

이어서, 제2도(e)에 도시된 바와 같이, 노출된 실리콘기판 부분을 성장시켜 단결정 에피택셜 실리콘층(16)을 형성하는 바, 이때, 단결정 에피택셜 실리콘층(16)의 높이는 제1열산화막(12)보다 낮게 형성한다.

이후, 돌출부 상부에 잔류되어 있는 질화막(13)은 인산용액을 이용한 습식식각으로 제거하고, 그런다음, 제1열산화막(12)은 HF를 이용한 습식식각으로 제거하여 제2도(e)에 도시된 바와 같이 버즈 비크에 의한 침식이 없는 소자 분리 구조를 완성한다.

이상, 본 발명의 반도체 장치의 소자 분리 방법은, 열산화 공정에 의해 발생하는 버즈비크를 제거함과 동시에 필드산화막과 실리콘기판간의 단차를 완화시킴으로써 충분한 활성 영역을 확보할 수 있다.

Claims (6)

1. 실리콘 기판상에 제1열산화막층과 질화막을 순차적으로 형성하는 단계; 상기 제1열산화막과 질화막의 일부만을 남기고, 상기 질화막, 제1열산화막 및 실리콘기판을 식각하여 실리콘기판상에 돌출부를 형성하는 단계; 상기 실리콘기판상에 제2열산화막을 형성하는 단계; 상기 질화막을 마스크로 하여 제2열산화막을 식각하여 실리콘기판이 노출되도록 하는 단계; 상기 노출된 실리콘기판상에 단결정 에피택셜실리콘층을 형성하는 단계; 및 상기 질화막 및 제1열산화막을 식각하여 필드산화막을 완성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
2. 제1항에 있어서, 상기 돌출부는 상기 실리콘기판상에 0.5 내지 1.2㎛의 높이로 형성됨을 특징으로 하는 반도체 장치의 소자 분리 방법.
3. 제1항에 있어서, 상기 제2열산화막은 3,000 내지 8,000Å의 두께인 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
4. 제1항에 있어서, 상기 단결정 에피택셜실리콘층의 높이는 상기 제1열산화막보다 낮게 형성함을 특징으로 하는 반도체 장치의 소자 분리 방법.
5. 제1항에 있어서, 상기 제2열산화막의 식각단계에서 이방성식각함을 특징으로 하는 반도체 장치의 소자 분리 방법.
6. 제5항에 있어서, 상기 제2열산화막의 이방성식각시, 노출된 실리콘기판이 부분적으로 식각됨을 특징으로 하는 반도체 장치의 소자 분리 방법