KR0167599B1 - 반도체 장치의 소자 분리방법 - Google Patents

반도체 장치의 소자 분리방법 Download PDF

Info

Publication number
KR0167599B1
KR0167599B1 KR1019940039093A KR19940039093A KR0167599B1 KR 0167599 B1 KR0167599 B1 KR 0167599B1 KR 1019940039093 A KR1019940039093 A KR 1019940039093A KR 19940039093 A KR19940039093 A KR 19940039093A KR 0167599 B1 KR0167599 B1 KR 0167599B1
Authority
KR
South Korea
Prior art keywords
oxide film
thermal oxide
film
device isolation
silicon substrate
Prior art date
Application number
KR1019940039093A
Other languages
English (en)
Other versions
KR960026592A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940039093A priority Critical patent/KR0167599B1/ko
Priority to JP7349078A priority patent/JP2686735B2/ja
Priority to TW084113796A priority patent/TW290713B/zh
Priority to US08/579,880 priority patent/US5786229A/en
Priority to DE19549155A priority patent/DE19549155C2/de
Priority to CN95118829A priority patent/CN1052113C/zh
Publication of KR960026592A publication Critical patent/KR960026592A/ko
Application granted granted Critical
Publication of KR0167599B1 publication Critical patent/KR0167599B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 장치의 소자 분리 방법에 관한 것이다. 종래의 반도체 장치의 소자 분리 방법의 경우, 질화막 하부로 확산되는 열산화 공정에 의해 발생하는 버즈 비크에 의해 활성영역이 감소되는 문제점이 있었다. 이에 본 발명은 이러한 문제점을 해결하기 위하여, 실리콘 기판상에 제1열산화막과 질화막층과 소정 높이의 실리콘층을 갖는 돌출부로 이루어지는 소자분리영역을 구축하는 단계; 상기 소자분리영역 양측의 실리콘 기판상에 제2열산화막을 증착하는 단계; 상기 제2열산화막 위에 형성된 감광막을 마스크로 질화막과 제1열산화막을 제거하고 이어서 노출된 제2열산화막을 비등방성 식각하여 제거하는 단계; 상기 단계로부터 노출된 소자분리영역의 실리콘기판을 성장시켜 단결정 에피택셜 실리콘층을 형성한 후 그 위에 절연막을 형성하는 단계; 및 상기 단결성 에피택셜 실리콘층이 노출되도록 절연막을 연마하여 소정의 필드산화막을 형성하는 단계로 구성함을 특징으로 한다.

Description

반도체 장치의 소자 분리방법
제1도는 종래 기술에 의한 소자 분리 구조를 보인 단면도.
제2도의 (a)(b)(c)(d)(e)(f)는 본 발명의 소자 분리 방법을 설명하기 위한 공정도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘기판 2 : 열산화막
3,13 : 질화막 4 : 필드산화막
12 : 제1열산화막 14 : 돌출부
15 : 제2열산화막 16 : 감광막
17 : 에피택셜실리콘층 18 : 절연막
본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로, 특히 소자 분리영역을 최소화 하여 활성영역을 충분히 확보할 수 있는 반도체 장치의 소자 분리 방법에 관한 것이다.
최근 반도체 제조 기술의 발달과 메모리 소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자 개발이 진척되고 있는데, 이러한 메모리 소자의 대용량화는 각 세대마다 2배로 진행하는 미세 프로세스 기술을 기본으로 한 메모리 셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자분리영역의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나이다.
현재 반도체 소자 분리를 위해 가장 널리 알려진 기술은 소위 선택 산화법에 의한 로코스(LOCOS : local oxidation of silicon)법과 이의 개량 기술이다. 로코스는 개략적으로 설명하면 패드 산화, 실리콘 나이트라이드 및 기타 막을 마스크로 사용하여 실리콘기판을 선택적으로 산화시켜 비활성 영역인 필드산화막을 형성시키는 기술이다. 여기서 비활성 영역에 대한 활성영역은 필드산화막 간의, 이를테면 소망의 반도체 소자 형성 영역을 의미하고, 각각의 소자는 분리된 영역을 경계로 전기적으로 분리된다.
소자 분리라는 중대한 목적하에 이미 확립된 로코스 공정에 대해 제1도를 참조하여 설명하면 다음과 같다.
도면은 로코스 공정에 의한 소자 분리 구조를 보인 단면도이다.
공정의 수순을 구체적으로 도식화 하지는 않았으나, 로코스 공정의 제1단계는 준비된 실리콘기판(1)상에 열산화막(2)과 질화막(3)을 성장시킨 후, 소자 분리 영역 또는 비활성 영역을 정이하기 위해 사진 식각 공정을 사용하여 개구부를 형성하는 단계이다. 이때 식각되는 층은 질화막(3)이다. 그런다음, 개구된 영역을 통해 필드 인버젼의 방지를 위하여 반도체기판의 도전형과 동일 도전형의 이온 주입을 행하여 채널저지층을 형성한다. 이어서 선택적 산화에 의한 열산화 공정으로 산화층을 침적시킴으로써 필드산화막(4)을 형성한다. 이와같은 방법으로 필드산화막(4)을 형성하여 소자를 분리하는 것이다.
그러나, 상기한 바와 같은 종래 로코스 기술에 의한 소자 분리 방법은 다음과 같은 문제점을 안고 있다.
즉, 질화막(3)의 하부로 필드산화막(4)이 침투하면서 버즈 비크(bird's beak)를 발생하는 문제가 있고, 또 상기와 같은 버즈 비크의 발생과 열산화 공정을 위한 고온처리로 주입된 이온층의 이온들이 활성화됨과 아울러 기판내로 확산을 일으키게 되어 필드산화막(4), 즉 소자 분리 영역과 기판 실리콘과의 경계면에서 불순물 농도를 높게 유지시킬 수 없다는 문제가 지적되었으며, 더욱이 선택적 열산화 공정에 따라 실리콘기판에 기계적인 스트레스가 가해지는 문제가 지적되었다. 따라서 비교적 저밀도 집적회로 형성시 상기 기술은 만족스럽게 적용되겠지만 점차 고집적화 되는 반도체 장치의 제조 경향에 따라서 협소한 면적에 소자를 형성해야 되고 이는 소자 분리 영역간 활성 영역의 축소를 의미한다. 협소해진 활성 영역으로의 버즈 비크 침식은 소망하는 반도체 장치의 실현이 어렵게 되고, 형성하더라도 요구되는 전기적 특성을 얻을 수 없게 되며, 또한 채널저지 이온의 공정중 확산에 의해 소자의 전기적 특성이 악화된다.
또한, 종래의 소자 분리 방법은 상기한 문제 이외에도, 이온 주입시 마스크로 작용했던 열산화막(2) 및 질화막(3)이 제거되면서 소자 분리 영역이 형성되는데, 이때 열산화막(2)의 식각 용액에 의한 과다식각으로 기판과 필드산화막(4)과의 표면 경계에서 함몰부가 형성되는 문제를 안고 있어, 고립적화된 반도체 장치의 실현에 있어 소자의 전기적인 특성을 저하시키는 요인이 된다.
이러한 많은 문제점을 안고 있는 종래의 로코스법은 고집적화된 반도체 장치의 실현에 있어 적용할 수 없기 때문에, 근자에는 개선된 로코스(즉, ALOCOS) 방법이 개발되고 있다.
상기한 개선된 로코스 기술은 선택 산화와 달리 버퍼 산화층과 질화실리콘층 간에 다결정 실리콘층을 넣어 기판을 산화하는 대신 그 결정 실리콘층을 산화하여 필드산화막으로 하는 것을 주요지로 하고 있는 것으로써, 언급한 제문제를 해결하지 못한다.
본 발명은 상기와 같은 로코스 기술이 가지는 제반 문제점을 해결하기 위하여 창안된 것으로, 버즈 비크의 침식이 없어 충분한 활성영역을 확보할 수 있고, 또한 채널 저지층의 농도를 유지하여 고집적화의 반도체 장치에 유리하게 적용할 수 있는 반도체 장치의 소자 분리방법을 제공하는데 그 주된 목적이 있다.
본 발명의 다른 목적은 질화막 하부로 확산되는 열산화 공정에 의해 발생하는 버즈 비크를 제거하면서 필드산화막롸 실리콘기판과의 단차를 완화시킬 수 있는 반도체 장치의 소자 분리방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판상에 제1열산화막층과 질화막층과 소정 높이의 실리콘층을 갖는 돌출부로 이루어지는 소자 분리영역을 구축하는 단계; 상기 소자분리영역 양측의 실리콘 기판상에 제2열산화막을 증착하는 단계; 상기 제2열산화막 위에 형성된 감광막을 마스크로 질화막과 제2열산화막을 제거하고 이어서 노출된 제2열산화막을 비등방성 식각하여 제거하는 단계; 상기 단계로부터 노출된 소자분리영역의 실리콘기판을 성장시켜 단결정 에피택셜 실리콘층을 형성한 후 그 위에 절연막을 형성하는 단계; 및 상기 단결정 에피택셜 실리콘층이 노출되도록 절연막을 연마하여 소정의 필드산화막을 형성하는 단계로 구성함을 특징으로 한다.
이하, 본 발명의 반도체 장치의 소자 분리방법에 대한 일 실시예를 첨부한 도면에 의거하여 보다 구체적으로 설명하면 다음과 같다.
제2도는 본 발명의 소자 분리방법을 설명하기 위한 공정도이다.
이를 참조하면 본 발명은 우선, 제2도(a)에 도시된 바와 같이, 실리콘기판(11)상에 약 100 내지 300Å의 제1열산화막(12)을 형성하고, 그 제1열산화막(12)의 상부에 약 1,000 내지 2,000Å의 질화막(13)을 형성한 다음, 사진식각법으로 실리콘기판(11)상에 약 0.5 내지 1.2㎛의 높이를 가지는 돌출부(14)를 형성한다.
이어서, 제2도(b)에 도시된 바와 같이 전체구조의 상부에 제2열산화막(15)을 약 3,000 내지 8,000Å의 두께로 형성한다.
상기 소정의 감광막(16)으로써 상기 돌출부(14)의 상부를 제외한 나머지 전체 구조에 매립한다. 이때, 감광막(16)의 높이는 질화막(13)과 같거나 낮게 형성한다. 이에 관련된 것이 제2도(c)에 도시되어 있다. 그런다음, 제2도(d)에 도시된 바와 같이, 상기 질화막(13) 및 제1열산화막(12)을 습식식각 또는 건식각법으로써 제거한 다음, 노출된 제2열산화막(15)을 이방성식각법으로 제거한다. 이때, 노출된 실리콘기판(11)도 약간 식각된다.
상기 감광막(16)을 제거한다음, 제2도(e)에 도시된 바와 같이, 소정 두께의 단결정 에피택셜 실리콘층(17)을 형성하고, 전체 구조의 상부에 약 3,000 내지 10,000Å의 절연막(18)을 형성한다. 이어서, 제2도(f)에 도시된 바와 같이, 단결정 에피택셜 실리콘층(17)이 노출되도록 공지의 CMP(chemical mechanical polishing)방법으로 절연막(18)을 연마한다.
이상, 본 발명의 초고집적 반도체 장치의 소자 분리 방법은 절연 효과가 우수하며, 반도체 소자의 선택적인 열산화 공정에 의해 발생하는 버즈비크를 제거하여 필드산화막과 실리콘기판과의 단차를 완화하여 활성 영역을 확보할 수 있다.
상기 방법은 본 발명의 바람직한 일 실시예로서, 본 발명의 범위를 벗어나지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

  1. 실리콘 기판상에 제1열산화막층과 질화막층과 소정 높이의 실리콘층을 갖는 돌출부로 이루어지는 소자분리영역을 구축하는 단계; 상기 소자분리영역 양측의 실리콘 기판상에 제2열산화막을 증착하는 단계; 상기 제2열산화막 위에 형성된 감광막을 마스크로 질화막과 제1열산화막을 제거하고 이어서 노출된 제2열산화막을 이방성 식각하여 제거하는 단계; 상기 단계로부터 노출된 소자분리영역의 실리콘기판을 성장시켜 단결정 에피택셜 실리콘층을 형성한 후 그 위에 절연막을 형성하는 단계; 및 상기 단결정 에피택셜 실리콘층이 노출되도록 절연막을 연마하여 소정의 필드산화막을 형성하는 단계로 구성함을 특징으로 하는 반도체 장치의 소자 분리방법.
  2. 제1항에 있어서, 상기 소자분리영역 구축 단계는 실리콘기판상에 제1열산화막과 질화막을 증착한 후 사진 식각법으로 돌출부 형성 부분 이외의 실리콘 기판을 식각하여 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  3. 제2항에 있어서, 상기 돌출부의 높이는 0.5~1.2㎛ 정도인 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2열산화막은 3,000 내지 8,000Å의 두께로 형성함을 특징으로 하는 반도체 장치의 소자 분리방법.
  5. 제1항에 있어서, 상기 감광막은 질화막의 높이와 같거나 그보다 낮게 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  6. 제1항에 있어서, 상기 단결정 에피택셜 실리콘층은 제2열산화막을 성장의 장벽으로 제2열산화막과 동일 높이로 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
  7. 제1항에 있어서, 상기 절연막은 3,000 내지 10,000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리방법.
KR1019940039093A 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법 KR0167599B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940039093A KR0167599B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법
JP7349078A JP2686735B2 (ja) 1994-12-30 1995-12-20 半導体装置の素子分離方法
TW084113796A TW290713B (ko) 1994-12-30 1995-12-23
US08/579,880 US5786229A (en) 1994-12-30 1995-12-28 Method for providing isolation between semiconductor devices using epitaxial growth and polishing
DE19549155A DE19549155C2 (de) 1994-12-30 1995-12-29 Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat
CN95118829A CN1052113C (zh) 1994-12-30 1995-12-30 在半导体器件间设置隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039093A KR0167599B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법

Publications (2)

Publication Number Publication Date
KR960026592A KR960026592A (ko) 1996-07-22
KR0167599B1 true KR0167599B1 (ko) 1999-02-01

Family

ID=19405271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039093A KR0167599B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리방법

Country Status (1)

Country Link
KR (1) KR0167599B1 (ko)

Also Published As

Publication number Publication date
KR960026592A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5880004A (en) Trench isolation process
JP3701326B2 (ja) 集積回路の素子分離方法
KR930010987B1 (ko) 반도체 장치의 소자분리방법
KR100256830B1 (ko) 평탄화된 필드 분리 영역 형성 방법
KR0140655B1 (ko) 반도체 장치의 소자 분리방법
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
JPH0628282B2 (ja) 半導体装置の製造方法
KR0167599B1 (ko) 반도체 장치의 소자 분리방법
KR0179555B1 (ko) 반도체 장치의 소자 분리방법
KR0167600B1 (ko) 반도체 장치의 소자 분리 방법
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
KR100336567B1 (ko) 반도체장치의소자분리방법
KR0162139B1 (ko) 반도체 장치의 소자 분리방법
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH1092806A (ja) 半導体素子の分離領域形成方法
KR0162145B1 (ko) 반도체 장치의 소자 분리 방법
KR0162138B1 (ko) 반도체 장치의 소자 분리방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
KR100769127B1 (ko) 반도체 소자의 격리막 형성방법
KR0172732B1 (ko) 반도체 소자 분리방법
KR950001302B1 (ko) 반도체 소자분리방법
JP2707901B2 (ja) 半導体装置の製造方法
KR100240273B1 (ko) 반도체 소자의 필드 산화막 형성 방법
KR0125312B1 (ko) 반도체 소자의 필드산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee